JP6907670B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6907670B2
JP6907670B2 JP2017081446A JP2017081446A JP6907670B2 JP 6907670 B2 JP6907670 B2 JP 6907670B2 JP 2017081446 A JP2017081446 A JP 2017081446A JP 2017081446 A JP2017081446 A JP 2017081446A JP 6907670 B2 JP6907670 B2 JP 6907670B2
Authority
JP
Japan
Prior art keywords
electrode terminal
surface electrode
semiconductor chip
case
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017081446A
Other languages
English (en)
Other versions
JP2018182131A (ja
Inventor
山下　哲生
哲生 山下
智宏 稗田
智宏 稗田
雅臣 宮澤
雅臣 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017081446A priority Critical patent/JP6907670B2/ja
Priority to US15/841,355 priority patent/US10347593B2/en
Priority to DE102018200161.8A priority patent/DE102018200161B4/de
Priority to CN201810343019.4A priority patent/CN108735614B/zh
Publication of JP2018182131A publication Critical patent/JP2018182131A/ja
Priority to US16/385,683 priority patent/US10790242B2/en
Application granted granted Critical
Publication of JP6907670B2 publication Critical patent/JP6907670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１では、外部電極からパワーデバイスチップに通電する手法として、ワイヤボンドが採用されている。ワイヤボンドでは、ワイヤを用いてパワーデバイスの電極部と外部電極とを接続する。
特開２００３−２２４２４３号公報
一般に、パワーデバイスチップにおいて電流バランスによる冷熱サイクルによって、ワイヤの接合部がストレスを受ける。また、接合部の長寿命化を実現するために、パッケージの大型化または高コスト化を招く場合がある。このため、特に、複数のパワーデバイスチップを有する大容量モジュールでは、安価かつ小型であり、長寿命化が可能なパッケージを得ることが課題となる。
本発明は、上述の課題を解決するためになされたもので、長寿命化および小型化が可能な半導体装置および半導体装置の製造方法を得ることを目的とする。
本発明に係る半導体装置は、上面に金属パターンを有する基板と、該金属パターンの上に設けられた半導体チップと、該金属パターンとワイヤで接続された平板状の裏面電極端子と、該裏面電極端子の上方において該裏面電極端子と並行し、該半導体チップの直上まで伸び、該半導体チップの上面と接合された平板状の表面電極端子と、該基板を囲むケースと、該ケースの内部を封止する封止材と、を備え、該裏面電極端子は、該ケースと一体化され、該表面電極端子は、該ケースの上に取り付けられることで該裏面電極端子の上方に設けられる。
本発明に係る半導体装置の製造方法は、基板の上面に設けられた金属パターンの上に半導体チップを搭載する工程と、該基板を囲むケースと、平板状の裏面電極端子と、を設ける工程と、該裏面電極端子と該金属パターンとをワイヤで接続するワイヤボンド工程と、該裏面電極端子と並行し該半導体チップの直上まで伸びる平板状の表面電極端子を、該裏面電極端子の上方に設け、該表面電極端子と該半導体チップの上面とを接合する工程と、ワイヤボンド工程よりも後に、該ケースの内部を封止材で封止する封止工程と、を備え、該ケースと該裏面電極端子とは一体成形され、該表面電極端子を該ケースの上に取り付けることで、該表面電極端子は該裏面電極端子の上方に設けられる。
本発明に係る半導体装置の製造方法は、基板の上面に設けられた金属パターンの上に半導体チップを搭載する工程と、該基板を囲むケースと、平板状の裏面電極端子と、を設ける工程と、該裏面電極端子と該金属パターンとをワイヤで接続するワイヤボンド工程と、該裏面電極端子と並行し該半導体チップの直上まで伸びる平板状の表面電極端子を、該裏面電極端子の上方に設け、該表面電極端子と該半導体チップの上面とを接合する工程と、ワイヤボンド工程よりも後に、該ケースの内部を封止材で封止する封止工程と、を備え、該封止工程よりも後に、該表面電極端子を該裏面電極端子の上方に設ける。
本発明に係る半導体装置では、表面電極端子が半導体チップの上面と直接接合される。このため、ワイヤによる接続と比較して、表面電極端子と半導体チップとの接合部の熱サイクルストレスに対する耐性を高めることができる。また、一般に表面電極端子側と比較して低温となる裏面電極端子をワイヤで接続することにより、裏面電極端子を半導体チップと直接接合する場合と比較して半導体装置を小型化できる。従って、半導体装置を長寿命化および小型化できる。
本発明に係る半導体装置の製造方法では、表面電極端子が半導体チップの上面と直接接合される。このため、ワイヤによる接続と比較して、表面電極端子と半導体チップとの接合部の熱サイクルストレスに対する耐性を高めることができる。また、一般に表面電極端子側と比較して低温となる裏面電極端子をワイヤで接続することにより、裏面電極端子を半導体チップと直接接合する場合と比較して半導体装置を小型化できる。従って、半導体装置を長寿命化および小型化できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 比較例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の製造方法を示すフローチャートである。 実施の形態２の変形例に係る半導体装置の製造方法を示すフローチャートである。 実施の形態３に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、ベース板１０を備える。ベース板１０は、銅またはアルミ等から形成される。ベース板１０の上には基板１６が設けられる。基板１６の裏面には金属パターン１８が設けられる。基板１６は金属パターン１８を介してはんだ１４によりベース板１０に接合されている。基板１６は上面に金属パターン２０を有する。基板１６および金属パターン１８、２０は絶縁基板を構成する。
半導体装置１００は複数の半導体チップ２２を備える。複数の半導体チップ２２は、スイッチング素子とダイオードとを含む。本実施の形態ではスイッチング素子はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。複数の半導体チップ２２は、金属パターン２０の上に設けられる。半導体装置１００が備える半導体チップ２２の数は１つ以上であれば良い。また、１つの半導体チップ２２にスイッチング素子とダイオードが設けられていても良い。各々の半導体チップ２２ははんだ２４によって金属パターン２０と接合されている。
ベース板１０の上には、ケース２６が設けられる。ケース２６はベース板１０の外周部に設けられる。基板１６はケース２６に囲まれている。ケース２６は樹脂から形成される。
半導体装置１００は裏面電極端子２８を備える。裏面電極端子２８はケース２６に埋め込まれている。裏面電極端子２８は平板状である。裏面電極端子２８は、基板１６の上面と平行に伸びる水平部３９を備える。水平部３９の一端は、ケース２６から露出する。水平部３９の一端は、基板１６の端部に隣接して設けられる。裏面電極端子２８は、水平部３９の一端において、金属パターン２０とワイヤ３０で接続される。ワイヤ３０は銅またはアルミ等から形成される。
水平部３９の他端からは、基板１６の上面と垂直な垂直部３８が伸びる。垂直部３８の上端は、ケース２６から露出する。垂直部３８の上端には外部接続部４０が設けられる。外部接続部４０は外部の装置と裏面電極端子２８とを接続するための部分である。
ケース２６の裏面電極端子２８が設けられる側には、基板１６の上面と平行に伸びる台座部分２７が設けられる。台座部分２７は、裏面電極端子２８の水平部３９の一部を覆う。台座部分２７の上には表面電極端子３２が設けられる。表面電極端子３２は平板状である。表面電極端子３２は、裏面電極端子２８の上方において裏面電極端子２８と並行する。
表面電極端子３２は、基板１６の上面と平行に伸びる水平部４３を備える。表面電極端子３２の水平部４３は、半導体チップ２２の直上まで伸びる。表面電極端子３２は、半導体チップ２２の上面と、はんだ３４によって直接接合される。水平部４３の半導体チップ２２と反対側の端部からは、基板１６の上面と垂直な垂直部４２が伸びる。垂直部４２はケース２６に埋め込まれている。垂直部４２の上端は、ケース２６から露出する。垂直部４２の上端は、外部の装置と接続される。また、水平部４３は、ケース２６から露出している。
表面電極端子３２はリードフレームを備える。リードフレームは、複数の半導体チップ２２の上面と接合される。つまり、１つの表面電極端子３２により複数の半導体チップ２２の上面に対して通電している。
表面電極端子３２と裏面電極端子２８は、半導体装置１００の主端子電極を構成する。主端子電極は並行平板構造を備える。裏面電極端子２８およびワイヤ３０は、表面電極端子３２に覆われる。
ケース２６の内部は封止材４４によって封止される。封止材４４は絶縁材とも呼ばれる。基板１６、金属パターン２０、半導体チップ２２、裏面電極端子２８および表面電極端子３２は、封止材４４に封止される。封止材４４は、例えば、ゲルまたは樹脂である。ここで、半導体チップ２２がシリコンまたはシリコンカーバイトから形成されるパワーデバイスチップである場合、リードフレームとの間の線膨脹差が大きくなる場合がある。線膨脹差により発生する熱応力を分散するために、封止材４４としてゲルよりも硬い樹脂を採用することが望ましい。これにより、信頼性を向上できる。
ケース２６の上には、フタ４６が設けられる。フタ４６によって、ケース２６に囲まれた領域は塞がれる。ケース２６のフタ４６が設けられる部分は、フタ４６の厚さの分だけ低く形成されている。これにより、フタ４６の上面の高さと、ケース２６のフタ４６が設けられない部分の高さを揃えることができる。なお、外部接続部４０はフタ４６の上まで伸びる。
次に、本実施の形態に係る半導体装置１００の製造方法を説明する。図２は、実施の形態１に係る半導体装置１００の製造方法を示すフローチャートである。まず、基板１６の上面に設けられた金属パターン２０の上に半導体チップ２２を搭載する。ここで、金属パターン２０上に予めはんだ２４を設けておく。これにより、はんだ２４によって金属パターン２０と半導体チップ２２とが接合される。従って、ＩＧＢＴおよびダイオードを含む複数の半導体チップ２２が基板１６に搭載される。次に、半導体チップ２２の上にはんだ３４を設ける。はんだ３４は予め半導体チップ２２に搭載されていても良い。
次に、ベース板１０に基板１６を搭載する。ここで、予めはんだ１４をベース板１０上に搭載しておく。これにより、はんだ１４によってベース板１０と基板１６とが接合される。ここで、ベース板１０に基板１６を搭載した後に、基板１６に半導体チップ２２を搭載しても良い。
次に、ベース板１０にケース２６を搭載する。ここで、予め裏面電極端子２８、表面電極端子３２およびケース２６を一体化させておく。このとき、表面電極端子３２が裏面電極端子２８の上方に設けられるように、裏面電極端子２８、表面電極端子３２およびケース２６を形成する。このため、ベース板１０にケース２６を搭載する工程により、半導体装置１００にケース２６、表面電極端子３２および裏面電極端子２８が設けられる。
ここで、表面電極端子３２は、ケース２６と一体化されていなくても良い。この場合、後述するワイヤボンド工程の後に、ケース２６の上に表面電極端子３２を設けても良い。また、本実施の形態では、裏面電極端子２８はケース２６に埋め込まれているが、これに限らず、裏面電極端子２８は例えば台座部分２７の上に設けられても良い。
次に、ワイヤボンド工程を実施する。ワイヤボンド工程では、裏面電極端子２８と金属パターン２０とをワイヤ３０で接続する。ワイヤボンド工程において、さらに、半導体チップ２２と半導体装置１００の端子との間、半導体チップ２２と半導体チップ２２との間、半導体チップ２２と金属パターン２０との間をワイヤまたはリードフレームで接続するものとしても良い。次に、表面電極端子３２と半導体チップ２２の上面とをはんだ３４で直接接合する。
次に、封止工程を実施する。封止工程では、ケース２６の内部に封止材４４を注入し、封止する。次に、封止材４４を硬化させる。この工程は、キュアとも呼ばれる。次に、フタ４６を取り付ける。以上で、本実施の形態に係る半導体装置１００の製造工程が終了する。
図３は、比較例に係る半導体装置２００の断面図である。半導体装置２００は、表面電極端子２３２の構造が半導体装置１００と異なる。表面電極端子２３２は、半導体チップ２２の上面とワイヤ２４８によって接続される。半導体装置２００では、上下に重なった２段のワイヤ３０、２４８が形成されている。この構造によれば、上段のワイヤ２４８のワイヤ長は、ワイヤ３０よりも長くなる。このため、ワイヤ２４８の抵抗およびインダクタンス成分が大きくなる。従って、ワイヤ２４８の接合部は、半導体チップ２２のＯＮ／ＯＦＦの繰り返しによる熱ストレスの影響を大きく受ける可能性がある。このため、ワイヤ２４８の接合部の寿命が短くなり、半導体装置２００の機能が停止する可能性がある。
これに対し、本実施の形態では、半導体チップ２２上に表面電極端子３２をはんだ接合する。このため、接合部の熱ストレスに対する耐性を、ワイヤ２４８で接続する場合よりも向上できる。また、裏面電極端子２８と金属パターン２０との間の接続にワイヤボンディングを採用することで、裏面電極端子２８と金属パターン２０とをリードフレームで接続する場合と比較して、パッケージを小型化できる。
ここで、一般に、裏面電極端子２８と金属パターン２０を接続するワイヤボンディング部分は、表面電極端子３２側と比較して低温となる。このため、裏面電極端子２８側をワイヤ３０で接続し、高温となり易い表面電極端子３２を半導体チップ２２と直接接合することで、信頼性を確保しつつパッケージを小型化できる。従って、本実施の形態では、半導体装置１００の長寿命化および小型化が可能となる。
また、裏面電極端子２８と金属パターン２０とをワイヤ３０で接続することで、裏面電極端子２８と金属パターン２０とをリードフレームで接続する場合と比較して、半導体装置１００の製造コストを低減できる。従って、本実施の形態では接合部の信頼性を確保しつつ、半導体装置１００を安価で製造できる。
また、裏面電極端子２８と金属パターン２０とをワイヤ３０で接続することで、裏面電極端子２８と金属パターン２０をリードフレームで接続する場合と比較して、表面電極端子３２の下の隙間を大きく確保できる。このため、封止材４４を回り込み易くできる。従って、ケース２６の内部を確実に封止できる。
また、表面電極端子３２と裏面電極端子２８とは平板状であり、互いに並行する。この構造では、電流の変動に伴い表面電極端子３２および裏面電極端子２８において発生する磁束が、互いに打ち消しあうこととなる。このため、半導体装置１００において発生する磁束を抑制できる。従って、半導体装置１００のインダクタンスを低減できる。このため、半導体装置１００で発生する熱ストレスを抑制できる。また、半導体装置１００において高速のスイッチングが可能となる。
また、比較例に係る半導体装置２００では、複数の半導体チップ２２と複数の表面電極端子２３２との間を複数のワイヤで接続することとなる。これに対し、本実施の形態では、１つのリードフレームが複数の半導体チップ２２と直接接続される。つまり、複数のワイヤおよび複数の表面電極端子２３２を１つのリードフレームに置き換えることができる。従って、半導体装置１００を容易に製造できる。
本実施の形態の変形例として、半導体チップ２２はワイドバンドギャップ半導体によって形成されても良い。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。ワイドバンドギャップ半導体により半導体チップ２２を形成することで、半導体チップ２２の耐電圧性および許容電流密度を向上できる。このため、半導体チップ２２を小型化できる。従って、半導体装置１００をさらに小型化できる。
また、ワイドバンドギャップ半導体により半導体チップ２２を形成することで、半導体チップ２２の電力損失を低減できる。このため、半導体チップ２２を高効率化できる。従って、半導体装置１００を高効率化できる。また、この変形例として、複数の半導体チップ２２のうち、スイッチング素子とダイオードの一方が、ワイドバンドギャップ半導体によって形成されていても良い。この場合も、半導体装置１００と小型化と高効率化の効果を得ることができる。
これらの変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図４は実施の形態２に係る半導体装置３００の断面図である。半導体装置３００において、裏面電極端子２８は、ケース３２６と一体化されている。また、表面電極端子３２はケース３２６および裏面電極端子２８とは別に設けられる。表面電極端子３２は、ケース３２６の上に取り付けられる。これにより、表面電極端子３２は裏面電極端子２８の上方に設けられる。図４は、表面電極端子３２がケース３２６から取り外された状態を示す。また、図４において、便宜上、封止材４４およびフタ４６は省略されている。
表面電極端子３２の垂直部４２の一部は樹脂部３３６に覆われる。表面電極端子３２と樹脂部３３６は一体化されている。樹脂部３３６は、ねじまたはプレスフィット等により、ケース３２６に嵌合される。これにより、表面電極端子３２は、ケース３２６の上に取り付けられる。つまり、樹脂部３３６および表面電極端子３２は、ケース３２６にアウトサートされる。
次に、本実施の形態に係る半導体装置３００の製造方法を説明する。図５は、実施の形態２に係る半導体装置３００の製造方法を示すフローチャートである。まず、ケース３２６と裏面電極端子２８とを一体成形する。本実施の形態では、インサート成形により、ケース３２６と裏面電極端子２８とを形成する。インサート成形では、金型に裏面電極端子２８をインサートした状態で、金型に樹脂を注入する。その後、樹脂を固化させることで、ケース３２６を裏面電極端子２８と一体化させ成形する。
同様に、樹脂部３３６と表面電極端子３２とを一体成形する。ケース３２６と裏面電極端子２８の成形方法は、インサート成形に限らず、ケース３２６と裏面電極端子２８とを一体化できれば良い。また、樹脂部３３６と表面電極端子３２の成形方法は、インサート成形に限らず、樹脂部３３６と表面電極端子３２とを一体化できれば良い。
次に、実施の形態１と同様に、基板１６に半導体チップ２２を搭載する。次に、実施の形態１と同様に、ベース板１０に基板１６を搭載する。次に、ベース板１０にケース３２６を搭載する。ここで、裏面電極端子２８とケース２６とは一体化されているため、この工程により半導体装置１００にケース２６および裏面電極端子２８が設けられる。
次に、ワイヤボンド工程を実施し、裏面電極端子２８と金属パターン２０とをワイヤ３０で接続する。次に、ケース３２６に表面電極端子３２をアウトサートする。このとき、製造工程内で樹脂部３３６をケース３２６に嵌合する。これにより、表面電極端子３２は、ケース３２６に取り付けられる。この変形例として、表面電極端子３２を直接ケース３２６に取り付けても良い。表面電極端子３２をケース３２６の上に取り付けることで、表面電極端子３２は裏面電極端子２８の上方に設けられる。
次に、表面電極端子３２と半導体チップ２２の上面とをはんだ３４で直接接合する。次に、実施の形態１と同様に封止工程を実施する。その後、フタ４６をケース３２６に取り付ける。以上で、本実施の形態に係る半導体装置３００の製造工程が終了する。
本実施の形態では、表面電極端子３２がケース３２６と別に設けられる。このため、ワイヤボンド工程の後に、製造工程内でケース３２６の上に表面電極端子３２を取り付けることができる。このため、実施の形態１と比較してワイヤボンド工程が容易になる。
図６は、実施の形態２の変形例に係る半導体装置３００の製造方法を示すフローチャートである。実施の形態２では、表面電極端子３２と半導体チップ２２を接合したあとに、封止工程を実施した。封止工程はこれに限らず、ワイヤボンド工程よりも後に実施されれば良い。例えば、図６に示すように、封止工程よりも後に、表面電極端子３２を裏面電極端子２８の上方に設けても良い。
変形例に係る半導体装置３００の製造方法では、ワイヤボンド工程の後に封止工程が実施される。封止工程では、半導体チップ２２の上面が露出する高さまで封止材４４が形成される。封止工程の後に、ケース３２６に表面電極端子３２をアウトサートする。その後、表面電極端子３２と半導体チップ２２とを接合する。
変形例において、表面電極端子３２が搭載されていない状態で封止工程が実施される。このため、表面電極端子３２よりも下のスペースにおいて、封止材４４を回り易くできる。つまり、封止材４４と部品との間に生じる隙間を抑制して封止材４４を充填できる。これにより、半導体装置３００の信頼性を向上できる。また、本変形例において表面電極端子３２と半導体チップ２２とを接合した後に、さらにケース３２６内を封止材４４で充填しても良い。
実施の形態３．
図７は、実施の形態３に係る半導体装置４００の断面図である。半導体装置４００は、ベース板１０とはんだ１４を備えない。本実施の形態に係る基板４１６は、ベース板をかねる構造を備える。基板４１６の裏面には金属パターン４１８が設けられる。基板４１６の上面には金属パターン４２０が設けられる。基板４１６および金属パターン４１８、４２０は絶縁基板を構成する。
ケース４２６は基板４１６を隙間なく囲む。ケース４２６は、基板４１６の側面および金属パターン４１８と接触して設けられる。これにより、ベース板１０を設けなくても、ケース４２６と基板４１６からパッケージを構成できる。従って、半導体装置４００の構造を簡略化できる。また、半導体装置４００をさらに小型化できる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、３００、４００ 半導体装置、１６、４１６ 基板、２０、４２０ 金属パターン、２２ 半導体チップ、２８ 裏面電極端子、３０ ワイヤ、３２ 表面電極端子、２６、３２６、４２６ ケース、４４ 封止材

Claims (10)

  1. 上面に金属パターンを有する基板と、
    前記金属パターンの上に設けられた半導体チップと、
    前記金属パターンとワイヤで接続された平板状の裏面電極端子と、
    前記裏面電極端子の上方において前記裏面電極端子と並行し、前記半導体チップの直上まで伸び、前記半導体チップの上面と接合された平板状の表面電極端子と、
    前記基板を囲むケースと、
    前記ケースの内部を封止する封止材と、
    を備え、
    前記裏面電極端子は、前記ケースと一体化され、
    前記表面電極端子は、前記ケースの上に取り付けられることで前記裏面電極端子の上方に設けられることを特徴とする半導体装置。
  2. 前記半導体チップを複数備え、
    前記表面電極端子は、リードフレームを備え、
    前記リードフレームは、前記複数の半導体チップの上面と接合されることを特徴とする請求項１に記載の半導体装置。
  3. 前記ケースは、前記基板を隙間なく囲むことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体チップは、ワイドバンドギャップ半導体によって形成されることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記半導体チップは、スイッチング素子とダイオードとを備え、
    前記スイッチング素子と前記ダイオードの一方はワイドバンドギャップ半導体によって形成されることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  6. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項４または５に記載の半導体装置。
  7. 前記表面電極端子は、前記半導体チップの上面とはんだで接合されることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
  8. 基板の上面に設けられた金属パターンの上に半導体チップを搭載する工程と、
    前記基板を囲むケースと、平板状の裏面電極端子と、を設ける工程と、
    前記裏面電極端子と前記金属パターンとをワイヤで接続するワイヤボンド工程と、
    前記裏面電極端子と並行し前記半導体チップの直上まで伸びる平板状の表面電極端子を、前記裏面電極端子の上方に設け、前記表面電極端子と前記半導体チップの上面とを接合する工程と、
    ワイヤボンド工程よりも後に、前記ケースの内部を封止材で封止する封止工程と、
    を備え、
    前記ケースと前記裏面電極端子とは一体成形され、
    前記表面電極端子を前記ケースの上に取り付けることで、前記表面電極端子は前記裏面電極端子の上方に設けられることを特徴とする半導体装置の製造方法。
  9. 基板の上面に設けられた金属パターンの上に半導体チップを搭載する工程と、
    前記基板を囲むケースと、平板状の裏面電極端子と、を設ける工程と、
    前記裏面電極端子と前記金属パターンとをワイヤで接続するワイヤボンド工程と、
    前記裏面電極端子と並行し前記半導体チップの直上まで伸びる平板状の表面電極端子を、前記裏面電極端子の上方に設け、前記表面電極端子と前記半導体チップの上面とを接合する工程と、
    ワイヤボンド工程よりも後に、前記ケースの内部を封止材で封止する封止工程と、
    を備え、
    前記封止工程よりも後に、前記表面電極端子を前記裏面電極端子の上方に設けることを特徴とする半導体装置の製造方法。
  10. 前記表面電極端子は、前記半導体チップの上面とはんだで接合されることを特徴とする請求項８または９に記載の半導体装置の製造方法。
JP2017081446A 2017-04-17 2017-04-17 半導体装置および半導体装置の製造方法 Active JP6907670B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017081446A JP6907670B2 (ja) 2017-04-17 2017-04-17 半導体装置および半導体装置の製造方法
US15/841,355 US10347593B2 (en) 2017-04-17 2017-12-14 Semiconductor device and method of manufacturing the semiconductor device
DE102018200161.8A DE102018200161B4 (de) 2017-04-17 2018-01-08 Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
CN201810343019.4A CN108735614B (zh) 2017-04-17 2018-04-17 半导体装置及半导体装置的制造方法
US16/385,683 US10790242B2 (en) 2017-04-17 2019-04-16 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081446A JP6907670B2 (ja) 2017-04-17 2017-04-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018182131A JP2018182131A (ja) 2018-11-15
JP6907670B2 true JP6907670B2 (ja) 2021-07-21

Family

ID=63678940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081446A Active JP6907670B2 (ja) 2017-04-17 2017-04-17 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US10347593B2 (ja)
JP (1) JP6907670B2 (ja)
CN (1) CN108735614B (ja)
DE (1) DE102018200161B4 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218243B2 (ja) 2002-01-30 2009-02-04 株式会社豊田自動織機 半導体装置
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP4829690B2 (ja) * 2006-06-09 2011-12-07 本田技研工業株式会社 半導体装置
JP5239291B2 (ja) * 2007-10-24 2013-07-17 富士電機株式会社 半導体装置およびその製造方法
JP5119139B2 (ja) * 2008-12-12 2013-01-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2011121756A1 (ja) * 2010-03-31 2013-07-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5842489B2 (ja) * 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
JP5656907B2 (ja) 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
CN104412382B (zh) * 2012-07-05 2017-10-13 三菱电机株式会社 半导体装置
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
CN105765715B (zh) * 2013-11-26 2018-08-03 三菱电机株式会社 功率模块以及功率模块的制造方法
DE112015002348T5 (de) * 2014-05-20 2017-02-16 Mitsubishi Electric Corporation Halbleitervorrichtung für elektrische Energie
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
CN104617414B (zh) * 2015-01-19 2017-06-09 株洲南车时代电气股份有限公司 叠层功率端子
JP6600228B2 (ja) 2015-10-29 2019-10-30 株式会社エフテック 車両用サブフレーム

Also Published As

Publication number Publication date
US10347593B2 (en) 2019-07-09
US10790242B2 (en) 2020-09-29
DE102018200161A1 (de) 2018-10-18
US20180301421A1 (en) 2018-10-18
JP2018182131A (ja) 2018-11-15
US20190244913A1 (en) 2019-08-08
DE102018200161B4 (de) 2022-07-07
CN108735614B (zh) 2022-02-25
CN108735614A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5656907B2 (ja) パワーモジュール
JP6139330B2 (ja) 電力用半導体装置
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US20120306086A1 (en) Semiconductor device and wiring substrate
JP2008288414A (ja) 半導体モジュール及び半導体モジュールの製造方法
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JP6699742B2 (ja) 半導体装置
JP2006253516A (ja) パワー半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US10163752B2 (en) Semiconductor device
JP2008141140A (ja) 半導体装置
US20110012251A1 (en) Semiconductor device and method for manufacturing same
JP7067255B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009070934A (ja) パワー半導体モジュール及びその製法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
KR20160035916A (ko) 전력 모듈 패키지 및 그 제조방법
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
JP4515810B2 (ja) 半導体装置およびその製造方法
JP3191112U (ja) 半導体装置及び半導体装置用ケース
JP7131436B2 (ja) 半導体装置及びその製造方法
JP5898575B2 (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP2004048084A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210329

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210405

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6907670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150