JP5239291B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5239291B2 JP5239291B2 JP2007276455A JP2007276455A JP5239291B2 JP 5239291 B2 JP5239291 B2 JP 5239291B2 JP 2007276455 A JP2007276455 A JP 2007276455A JP 2007276455 A JP2007276455 A JP 2007276455A JP 5239291 B2 JP5239291 B2 JP 5239291B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin case
- solder
- lead frame
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールなどの半導体装置およびその製造方法に関し、半導体チップ上に接合された金属ブロックから電流を取り出すためのワイヤ配線を無くし、樹脂ケースに一部が埋設され樹脂ケースと一体化された外部導出端子（リードフレーム一体型エミッタ端子）の先端付近と金属ブロックとを直接接合した半導体装置およびその製造方法に関する。
図１１〜図１３は、従来の半導体装置の組立工程を工程順に示した工程断面図である。ここでは、はんだ組立工程から示す。
図１１において、放熱ベース１の上面にはんだ２を配置し、この上面に裏面銅箔３・セラミック４・エミッタ銅箔５・コレクタ銅箔６で構成される絶縁基板５１を乗せる。
さらに、この絶縁基板５１上面にはんだ７を配置し、はんだ７の上面に半導体チップ８を配置し、半導体チップ８の上面にはんだ９を配置し、この上に金属ブロック１０を配置する。
この状態で図示しない加熱炉に入れ、各部のはんだ２、７、９を溶融させた後に冷却し、再凝固させる。このとき、放熱ベース１・絶縁基板５１・半導体チップ８・金属ブロック１０は図示しない治具により位置決めをした状態で加熱炉に入れられる。加熱炉の温度は使用するはんだ２・はんだ７およびはんだ９の融点以上に設定され、場合によっては溶融したはんだ２・はんだ７およびはんだ９中に存在する気泡を取り除くために真空雰囲気とすることもある。
つぎに、図１２において、はんだ組立後の金属ブロック１０の上面とエミッタ銅箔５とをアルミワイヤ１１にて接続する。アルミワイヤ１１は超音波振動により金属ブロック１０およびエミッタ銅箔５に接合される。
図１１において、放熱ベース１の上面にはんだ２を配置し、この上面に裏面銅箔３・セラミック４・エミッタ銅箔５・コレクタ銅箔６で構成される絶縁基板５１を乗せる。
さらに、この絶縁基板５１上面にはんだ７を配置し、はんだ７の上面に半導体チップ８を配置し、半導体チップ８の上面にはんだ９を配置し、この上に金属ブロック１０を配置する。
この状態で図示しない加熱炉に入れ、各部のはんだ２、７、９を溶融させた後に冷却し、再凝固させる。このとき、放熱ベース１・絶縁基板５１・半導体チップ８・金属ブロック１０は図示しない治具により位置決めをした状態で加熱炉に入れられる。加熱炉の温度は使用するはんだ２・はんだ７およびはんだ９の融点以上に設定され、場合によっては溶融したはんだ２・はんだ７およびはんだ９中に存在する気泡を取り除くために真空雰囲気とすることもある。
つぎに、図１２において、はんだ組立後の金属ブロック１０の上面とエミッタ銅箔５とをアルミワイヤ１１にて接続する。アルミワイヤ１１は超音波振動により金属ブロック１０およびエミッタ銅箔５に接合される。
その後、シリコーン系接着剤１５が裏面部分に塗布された樹脂ケース１２を放熱ベース１に嵌合し、シリコーン系接着剤を加熱硬化させる。樹脂ケース１２の素材としてはポリブチレンテレフタレート（Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＢＴ）またはポリフェニレンサルファイド（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ 、ＰＰＳ）が使用される。この樹脂ケース１２の側壁には予めエミッタ端子１３及びコレクタ端子１４が埋設（インサート）され固定されており、エミッタ端子１３およびコレクタ端子１４の一方の端部は、半導体チップ８からの電気的配線のために樹脂ケース１２から露出している。また他方の端部は外部回路（電気機器）の接続端子とねじによる接続のために同じく樹脂ケース１２から露出し図示しないねじ穴が形成されている。
つぎに、図１３において、エミッタ銅箔５とエミッタ電極１３とをアルミワイヤ１６にて接続し、コレクタ銅箔６とコレクタ電極１４はアルミワイヤ１７にて接続する。これらのアルミワイヤ１６およびアルミワイヤ１７はアルミワイヤ１１と同様に超音波振動によって接合される。最後に絶縁保護のためにこの半導体装置内部に液状のシリコーン樹脂またはエポキシ樹脂などの封止樹脂１８を流し込み、加熱硬化して完成される。
図１４は、従来の半導体装置の要部平面図である。この図は，内部状態が分かり易いように樹脂封止前の状態を示した。このように、アルミワイヤ１１、アルミワイヤ１６およびアルミワイヤ１７は複数打たれている。アルミワイヤ１１、１６、１７の本数は半導体チップ８の電流容量により適宜決められる。
つぎに、図１３において、エミッタ銅箔５とエミッタ電極１３とをアルミワイヤ１６にて接続し、コレクタ銅箔６とコレクタ電極１４はアルミワイヤ１７にて接続する。これらのアルミワイヤ１６およびアルミワイヤ１７はアルミワイヤ１１と同様に超音波振動によって接合される。最後に絶縁保護のためにこの半導体装置内部に液状のシリコーン樹脂またはエポキシ樹脂などの封止樹脂１８を流し込み、加熱硬化して完成される。
図１４は、従来の半導体装置の要部平面図である。この図は，内部状態が分かり易いように樹脂封止前の状態を示した。このように、アルミワイヤ１１、アルミワイヤ１６およびアルミワイヤ１７は複数打たれている。アルミワイヤ１１、１６、１７の本数は半導体チップ８の電流容量により適宜決められる。
また、特許文献１には、並列接続されたＩＧＢＴで不均等な電流分担と大きなサージ電圧が発生しにくくするために、各半導体チップと外部導出端子であるビームリードとを導電性ブロックを介して電気的に接続することが記載されている。
また、特許文献２には、樹脂ケースにインサートされた電極端子を絶縁基板上の導電パターンに半田付けする製造方法が記載されている。
特開２０００−２０９８４６号公報
特開平９−３２１２１７号公報
また、特許文献２には、樹脂ケースにインサートされた電極端子を絶縁基板上の導電パターンに半田付けする製造方法が記載されている。
従来の半導体装置においては組み立ての工程上、図１３で示すようにエミッタ銅箔５が必要であり、半導体装置の小型化を行う上でエミッタ銅箔５の占有面積分は小型化ができない。また、内部配線をアルミワイヤ１１、１６、１７で行うと工数が多くコストアップとなっていた。
また、特許文献１では、外部導出端子であるビートリードは外囲器（樹脂ケースに相当する）を貫通して固定されており、外囲器の側壁に埋設される構造ではない。そのため、ビームリードが外部回路の接続端子とねじなどで接続されるとき、ビームリードに加わった力が導電性ブロック（金属ブロックに相当する）を介して半導体チップに伝達されて半導体チップを損傷する恐れがある。また、ビームリードを外囲器に貫通させる方法については言及していないが、組み立てが困難なように推測される。また、この文献ではビートリードと導電性ブロックの固着方法について具体的に言及されていない。
また、特許文献２においては、外部導出端子は導電パターンに半田で固着されており、外部導出端子が半導体チップに導電ブロックを介して固着される構造ではない。
この発明の目的は、前記の課題を解決して、低コストで小型化が図れる半導体装置およびその製造方法を提供することである。
また、特許文献１では、外部導出端子であるビートリードは外囲器（樹脂ケースに相当する）を貫通して固定されており、外囲器の側壁に埋設される構造ではない。そのため、ビームリードが外部回路の接続端子とねじなどで接続されるとき、ビームリードに加わった力が導電性ブロック（金属ブロックに相当する）を介して半導体チップに伝達されて半導体チップを損傷する恐れがある。また、ビームリードを外囲器に貫通させる方法については言及していないが、組み立てが困難なように推測される。また、この文献ではビートリードと導電性ブロックの固着方法について具体的に言及されていない。
また、特許文献２においては、外部導出端子は導電パターンに半田で固着されており、外部導出端子が半導体チップに導電ブロックを介して固着される構造ではない。
この発明の目的は、前記の課題を解決して、低コストで小型化が図れる半導体装置およびその製造方法を提供することである。
前記の目的を達成するために、放熱ベースと、該放熱ベース上に固着された導電パターン（回路パターン）付き絶縁基板と、前記導電パターン上に固着された半導体チップと、該半導体チップ上に固着された導電ブロックと、前記半導体チップおよび前記導電ブロックが収納された樹脂ケースと、該樹脂ケースの側壁に一部が埋設され該樹脂ケースと一体となった外部導出端子とを備え、前記導電ブロックが前記外部導出端子に超音波接合またはレーザ溶接接合され、前記外部導出端子に下方向に向かってコの字型又はＵ字型、あるいは蛇腹状の伸縮部が設けられている構成とする。
このように、外部導出端子が樹脂ケースの側壁に埋設されることで埋設箇所で外部導出端子の一方の端がしっかり固定され、この外部導出端子の一方の端が外部配線にねじなどによって固定される場合、この外部導出端子の他方の端に固着される導電ブロックにねじ締めの異常な力が伝達されず、従って導電ブロックに固着される半導体チップにも異常な力が加わらない。そのため半導体チップにクラックや割れなどの発生が起こらない。
また、前記外部導出端子が、リードフレームであると製造が容易で好ましい。
また、前記導電ブロックが、金属ブロックであると熱伝導と電気伝導が良好であり好ましい。
このように、外部導出端子が樹脂ケースの側壁に埋設されることで埋設箇所で外部導出端子の一方の端がしっかり固定され、この外部導出端子の一方の端が外部配線にねじなどによって固定される場合、この外部導出端子の他方の端に固着される導電ブロックにねじ締めの異常な力が伝達されず、従って導電ブロックに固着される半導体チップにも異常な力が加わらない。そのため半導体チップにクラックや割れなどの発生が起こらない。
また、前記外部導出端子が、リードフレームであると製造が容易で好ましい。
また、前記導電ブロックが、金属ブロックであると熱伝導と電気伝導が良好であり好ましい。
また、前記の超音波接合において、超音波周波数を２０ｋＨｚ〜８０ｋＨｚするとよい。
また、前記のレーザ溶接接合において、レーザ光の波長を、半導体レーザ光の波長である６００ｎｍ〜９００ｎｍ、ＹＡＧレーザ光の波長である１０６４ｎｍまたはＹＡＧレーザ光の第２高調波である５３２ｎｍのいずれかとするよい。
また、前記のレーザ溶接接合において、レーザ光の波長を、半導体レーザ光の波長である６００ｎｍ〜９００ｎｍ、ＹＡＧレーザ光の波長である１０６４ｎｍまたはＹＡＧレーザ光の第２高調波である５３２ｎｍのいずれかとするよい。
この発明によれば、外部導出端子（リードフレーム一体化エミッタ端子）を導電ブロック（金属ブロック）に接合することで、エミッタ銅箔が不要になり、半導体装置の小型化を図ることができる。
また、樹脂ケースの側壁に外部導出端子を埋設することで、外部回路の接続端子とねじなどで接続するときの力が半導体チップに伝達するのが防止されて、半導体チップに不具合が生じるのを防ぎ、組立て時の信頼性を高めることができる。
また、配線にアルミワイヤの代わりに外部導出端子を用いることで、大幅に製造工数が削減され、またエミッタ銅箔が不要となることから半導体装置の低コスト化を図ることができる。
また、樹脂ケースの側壁に外部導出端子を埋設することで、外部回路の接続端子とねじなどで接続するときの力が半導体チップに伝達するのが防止されて、半導体チップに不具合が生じるのを防ぎ、組立て時の信頼性を高めることができる。
また、配線にアルミワイヤの代わりに外部導出端子を用いることで、大幅に製造工数が削減され、またエミッタ銅箔が不要となることから半導体装置の低コスト化を図ることができる。
実施の形態を以下の実施例で説明する。以下の説明で従来の構造と同一部位には同一の符号を付した。
図１〜図４は、この発明の第１実施例の半導体装置の製造方法を示す図であり、工程順に示した要部製造工程断面図である。図４は、完成したこの半導体装置の要部断面図である。
図１において、半導体チップのはんだ組立後の図を示す。放熱ベース１（半導体チップで発生した熱を放熱する金属板のこと）の上面にはんだ２を配置し、この上面に裏面銅箔３・セラミック４・コレクタ銅箔６で構成される絶縁基板５０（導電パターン（回路パターン）が形成された絶縁基板）を乗せる。
さらに、この絶縁基板５０上面にはんだ７を配置し、はんだ７の上面に半導体チップ８を配置し、半導体チップ８の上面にはんだ９を配置し、この上に金属ブロック１０を配置する。
続いて、図示しない加熱炉に入れ、各部のはんだ２、７、９を溶融させた後に冷却し、再凝固させる。このとき、放熱ベース１・絶縁基板５０・半導体チップ８・金属ブロック１０は図示しない治具により位置決めをした状態で加熱炉に入れられる。加熱炉の温度は使用するはんだ２・はんだ７およびはんだ９の融点以上に設定され、場合によっては溶融したはんだ２・はんだ７およびはんだ９中に存在する気泡を取り除くために真空雰囲気とすることもある。
図１において、半導体チップのはんだ組立後の図を示す。放熱ベース１（半導体チップで発生した熱を放熱する金属板のこと）の上面にはんだ２を配置し、この上面に裏面銅箔３・セラミック４・コレクタ銅箔６で構成される絶縁基板５０（導電パターン（回路パターン）が形成された絶縁基板）を乗せる。
さらに、この絶縁基板５０上面にはんだ７を配置し、はんだ７の上面に半導体チップ８を配置し、半導体チップ８の上面にはんだ９を配置し、この上に金属ブロック１０を配置する。
続いて、図示しない加熱炉に入れ、各部のはんだ２、７、９を溶融させた後に冷却し、再凝固させる。このとき、放熱ベース１・絶縁基板５０・半導体チップ８・金属ブロック１０は図示しない治具により位置決めをした状態で加熱炉に入れられる。加熱炉の温度は使用するはんだ２・はんだ７およびはんだ９の融点以上に設定され、場合によっては溶融したはんだ２・はんだ７およびはんだ９中に存在する気泡を取り除くために真空雰囲気とすることもある。
基本的な構造は図１１に示した従来の半導体装置（半導体チップ８をはんだ組立てした状態の図）と同様であるが、図１１における絶縁基板５１を構成するエミッタ銅箔５が無いところが相違する。従来と同様な手順で放熱ベース１、裏面銅箔２・セラミック３・コレクタ銅箔６からなる絶縁基板５０、半導体チップ８、金属ブロック１０がそれぞれはんだ２、はんだ７およびはんだ９にて接合される。
図２において、図１の工程の後で樹脂ケース１２を接着する状態を示す。金属ブロック１０の上面にはんだ１９を塗布し、放熱ベース１に対峙した面にシリコーン系接着剤１５が塗布された樹脂ケース１２が放熱ベース１に嵌合され、加熱硬化される。この樹脂ケース１２にはリードフレーム一体型エミッタ端子２０（外部導出端子）およびコレクタ端子１４とが埋設されている（インサート成型されている）。リードフレーム一体型エミッタ端子２０の先端付近の位置は金属ブロック１０の上面に来るような形状とする。
この後、図３において、コレクタ銅箔６とコレクタ端子１４とをアルミワイヤ１７にて接続する。
最後に、図４において、絶縁保護のために液状のシリコーン樹脂またはエポキシ樹脂などの封止樹脂１８を樹脂ケース１２内部に流し込み、加熱硬化させて半導体装置が完成する。
図２において、図１の工程の後で樹脂ケース１２を接着する状態を示す。金属ブロック１０の上面にはんだ１９を塗布し、放熱ベース１に対峙した面にシリコーン系接着剤１５が塗布された樹脂ケース１２が放熱ベース１に嵌合され、加熱硬化される。この樹脂ケース１２にはリードフレーム一体型エミッタ端子２０（外部導出端子）およびコレクタ端子１４とが埋設されている（インサート成型されている）。リードフレーム一体型エミッタ端子２０の先端付近の位置は金属ブロック１０の上面に来るような形状とする。
この後、図３において、コレクタ銅箔６とコレクタ端子１４とをアルミワイヤ１７にて接続する。
最後に、図４において、絶縁保護のために液状のシリコーン樹脂またはエポキシ樹脂などの封止樹脂１８を樹脂ケース１２内部に流し込み、加熱硬化させて半導体装置が完成する。
前記のように、リードフレーム一体型エミッタ端子２０（外部導出端子）を金属ブロック１０（導電ブロック）にはんだ１９で接合することで、図１１のエミッタ銅箔５が不要になり、半導体装置の小型化を図ることができる。
また、樹脂ケース１２の側壁にリードフレーム一体型エミッタ端子２０（外部導出端子）の一部を埋設することで、図示しない外部回路の接続端子とねじなどで接続するときの力が金属ブロック１０を介して半導体チップ８に伝達するのが防止されて、組み立て信頼性を高めることができる。
また、配線にアルミワイヤの代わりにリードフレーム一体型エミッタ端子２０（外部導出端子）を用いることで、大幅に製造工数が削減され、またエミッタ銅箔５が不要となることから半導体装置の低コスト化を図ることができる。
また、樹脂ケース１２の側壁にリードフレーム一体型エミッタ端子２０（外部導出端子）の一部を埋設することで、図示しない外部回路の接続端子とねじなどで接続するときの力が金属ブロック１０を介して半導体チップ８に伝達するのが防止されて、組み立て信頼性を高めることができる。
また、配線にアルミワイヤの代わりにリードフレーム一体型エミッタ端子２０（外部導出端子）を用いることで、大幅に製造工数が削減され、またエミッタ銅箔５が不要となることから半導体装置の低コスト化を図ることができる。
図５は、この発明の第２実施例の半導体装置の製造方法を示す要部製造工程断面図である。この図は半導体チップのはんだ組立後、超音波接合時の状態を示す。
第１実施例との違いは、金属ブロック１０上に図２で示すようなはんだ１９塗布をせずに、金属ブロック１０とリードフレーム一体型エミッタ端子２０の先端付近を超音波ホーン２１にて超音波接合する点である。
超音波ホーン２１に負荷される超音波振動周波数は２０ｋＨｚ〜８０ｋＨｚが用いることで良好な超音波接合を得ることができる。２０ｋＨｚ未満の周波数では時間あたりの摺動回数が少ないために金属ブロック１０とリードフレーム一体型エミッタ端子２０との界面に生じる摩擦熱が小さく、金属ブロック１０及びリードフレーム一体型エミッタ端子２０が接した界面に充分な塑性流動を起こすことができず、未接合となるからである。また、振動周波数が８０ｋＨｚを超えた場合に、周波数が高すぎて超音波ホーン２１の振幅を塑性流動を起こすことができる数１０μｍの振幅にすることができず超音波接合が困難になる。そのため、超音波振動周波数としては２０ｋＨｚ〜８０ｋＨｚの範囲がよい。さらに、好ましい周波数範囲としては４０ｋＨｚ〜６０ｋＨｚがよい。
図５では、リードフレーム一体型エミッタ端子２０の樹脂ケース１２から内部に突出した部分の形状は直線状のものとしたが、リードフレーム一体型エミッタ端子２０の厚みによっては、その剛性から超音波振動が充分に金属ブロック１０とリードフレーム一体型エミッタ端子２０の界面に伝達できない場合がある。これを解決する方法をつぎに説明する。
第１実施例との違いは、金属ブロック１０上に図２で示すようなはんだ１９塗布をせずに、金属ブロック１０とリードフレーム一体型エミッタ端子２０の先端付近を超音波ホーン２１にて超音波接合する点である。
超音波ホーン２１に負荷される超音波振動周波数は２０ｋＨｚ〜８０ｋＨｚが用いることで良好な超音波接合を得ることができる。２０ｋＨｚ未満の周波数では時間あたりの摺動回数が少ないために金属ブロック１０とリードフレーム一体型エミッタ端子２０との界面に生じる摩擦熱が小さく、金属ブロック１０及びリードフレーム一体型エミッタ端子２０が接した界面に充分な塑性流動を起こすことができず、未接合となるからである。また、振動周波数が８０ｋＨｚを超えた場合に、周波数が高すぎて超音波ホーン２１の振幅を塑性流動を起こすことができる数１０μｍの振幅にすることができず超音波接合が困難になる。そのため、超音波振動周波数としては２０ｋＨｚ〜８０ｋＨｚの範囲がよい。さらに、好ましい周波数範囲としては４０ｋＨｚ〜６０ｋＨｚがよい。
図５では、リードフレーム一体型エミッタ端子２０の樹脂ケース１２から内部に突出した部分の形状は直線状のものとしたが、リードフレーム一体型エミッタ端子２０の厚みによっては、その剛性から超音波振動が充分に金属ブロック１０とリードフレーム一体型エミッタ端子２０の界面に伝達できない場合がある。これを解決する方法をつぎに説明する。
図６は、この発明の第３実施例の半導体装置の製造方法を示す要部製造工程断面である。
リードフレーム一体型エミッタ端子２２には、超音波振動によるリードフレーム一体型エミッタ端子２２の樹脂ケース１２内部に突出した部分の変位がしやすいように、伸縮部２３が設けられている。この伸縮部２３により、超音波ホーン２１による振幅がリードフレーム一体型エミッタ端子２２の樹脂ケース１２に埋設された部分に拘束されることがなく、金属ブロック１０とリードフレーム一体型エミッタ端子２２との界面に充分な変位を生じされることができるようになる。そのため、リードフレーム一体型エミッタ端子２２の厚みが厚い場合においても良好な接合状態を得ることができる。
また、図６ではリードフレーム一体型エミッタ端子２２に形成した伸縮部２３は下方向に向かってコの字型（Ｕ字型）としたが、上方向に向かった形状にしても構わない。これらのコの字（Ｕ字）部分の形成は、プレスによる曲げ加工により行う。また、コの字部分の角度は図示したような直角でなくても、９０°以上でも以下でも構わないが、曲げ加工のし易さ及び半導体装置内部のスペースを考慮して作製するとよい。
リードフレーム一体型エミッタ端子２２には、超音波振動によるリードフレーム一体型エミッタ端子２２の樹脂ケース１２内部に突出した部分の変位がしやすいように、伸縮部２３が設けられている。この伸縮部２３により、超音波ホーン２１による振幅がリードフレーム一体型エミッタ端子２２の樹脂ケース１２に埋設された部分に拘束されることがなく、金属ブロック１０とリードフレーム一体型エミッタ端子２２との界面に充分な変位を生じされることができるようになる。そのため、リードフレーム一体型エミッタ端子２２の厚みが厚い場合においても良好な接合状態を得ることができる。
また、図６ではリードフレーム一体型エミッタ端子２２に形成した伸縮部２３は下方向に向かってコの字型（Ｕ字型）としたが、上方向に向かった形状にしても構わない。これらのコの字（Ｕ字）部分の形成は、プレスによる曲げ加工により行う。また、コの字部分の角度は図示したような直角でなくても、９０°以上でも以下でも構わないが、曲げ加工のし易さ及び半導体装置内部のスペースを考慮して作製するとよい。
図７は、この発明の第４実施例の半導体装置の製造方法を示す要部製造工程平面図である。この図はリードフレーム一体型エミッタ端子２４の平面図である。
金属ブロック１０、リードフレーム一体型エミッタ端子２４、樹脂ケース１２および超音波ホーン２１の上面図を示す。
図６に示したリードフレーム一体型エミッタ端子２２との相違点は、図６で示したリードフレーム一体型エミッタ端子２２が横断面図において下方向（または上方向）に曲げられた形状であるのに対し、図７に示した本発明のリードフレーム一体型エミッタ端子２４の形状は、リードフレームを曲げ加工して作製したのではなく、リードフレームの樹脂ケース１２内部へ突き出した箇所でリードフレーム自身に切れ込みを入れて蛇腹状の伸縮部２５を有している点である。このような形状にした場合でも、図６で説明した伸縮部２３の機能と同様な効果が得られる。伸縮部２５の形成はプレス打ち抜きで行うか、放電加工によって行うことができる。
上記のような伸縮部２３及び伸縮部２５の形成は、樹脂ケース１２にリードフレーム一体型エミッタ端子２２、２４を埋設（インサート）する前に実施しておくことが望ましい。その理由は、樹脂ケース１２にリードフレーム一体型エミッタ端子２２、２４をインサート成型した後にプレス加工や曲げ加工及び放電加工を行う場合には、樹脂ケース１２自身が加工上邪魔となり、作業性が悪くなるばかりか、加工ができなくなる場合が生じるからである。
金属ブロック１０、リードフレーム一体型エミッタ端子２４、樹脂ケース１２および超音波ホーン２１の上面図を示す。
図６に示したリードフレーム一体型エミッタ端子２２との相違点は、図６で示したリードフレーム一体型エミッタ端子２２が横断面図において下方向（または上方向）に曲げられた形状であるのに対し、図７に示した本発明のリードフレーム一体型エミッタ端子２４の形状は、リードフレームを曲げ加工して作製したのではなく、リードフレームの樹脂ケース１２内部へ突き出した箇所でリードフレーム自身に切れ込みを入れて蛇腹状の伸縮部２５を有している点である。このような形状にした場合でも、図６で説明した伸縮部２３の機能と同様な効果が得られる。伸縮部２５の形成はプレス打ち抜きで行うか、放電加工によって行うことができる。
上記のような伸縮部２３及び伸縮部２５の形成は、樹脂ケース１２にリードフレーム一体型エミッタ端子２２、２４を埋設（インサート）する前に実施しておくことが望ましい。その理由は、樹脂ケース１２にリードフレーム一体型エミッタ端子２２、２４をインサート成型した後にプレス加工や曲げ加工及び放電加工を行う場合には、樹脂ケース１２自身が加工上邪魔となり、作業性が悪くなるばかりか、加工ができなくなる場合が生じるからである。
図８および図９は、この発明の第５実施例の半導体装置の製造方法を示す図で、工程順に示した要部製造工程断面図である。
この場合は、図５で説明したような金属ブロック１０とリードフレーム一体型エミッタ端子２０の接合に超音波振動を用いず、レーザ光２６を用いている。尚、図６、図７で説明したような金属ブロック１０とリードフレーム一体型エミッタ端子２２、２４の接合にレーザ光２６を用いても構わない。
レーザ光２６はリードフレーム一体型エミッタ端子２０の上面に照射され、下部に位置する金属ブロック１０と溶接される。
図８にはレーザ光２６の照射は１点（溶接点２７が１点）としているが、得られる溶接面積により、複数の溶接点としても良い。また、レーザ光２６の照射方法としては、パルス照射（スポット状の溶接点）または連続照射（ビード状の溶接部）を用いることができる。レーザ光は半導体レーザ（波長６００ｎｍ〜９００ｎｍ）またはＹＡＧレーザ（波長１０６４ｎｍ）またはＹＡＧレーザの第２高調波（波長５３２ｎｍ）を用いるのが良い。波長がこれ以下の場合には、半導体装置に用いられるリードフレーム一体型エミッタ端子（厚さは０．５ｍｍ〜１．５ｍｍ程度が用いられる）と金属ブロックとの溶接に対してレーザパワー密度が足りず、溶接が不可能である。また、波長がこれ以上の場合にはレーザパワー密度が足りないのと、材料のレーザ吸収率が低下するために溶接が不可能である。
この場合は、図５で説明したような金属ブロック１０とリードフレーム一体型エミッタ端子２０の接合に超音波振動を用いず、レーザ光２６を用いている。尚、図６、図７で説明したような金属ブロック１０とリードフレーム一体型エミッタ端子２２、２４の接合にレーザ光２６を用いても構わない。
レーザ光２６はリードフレーム一体型エミッタ端子２０の上面に照射され、下部に位置する金属ブロック１０と溶接される。
図８にはレーザ光２６の照射は１点（溶接点２７が１点）としているが、得られる溶接面積により、複数の溶接点としても良い。また、レーザ光２６の照射方法としては、パルス照射（スポット状の溶接点）または連続照射（ビード状の溶接部）を用いることができる。レーザ光は半導体レーザ（波長６００ｎｍ〜９００ｎｍ）またはＹＡＧレーザ（波長１０６４ｎｍ）またはＹＡＧレーザの第２高調波（波長５３２ｎｍ）を用いるのが良い。波長がこれ以下の場合には、半導体装置に用いられるリードフレーム一体型エミッタ端子（厚さは０．５ｍｍ〜１．５ｍｍ程度が用いられる）と金属ブロックとの溶接に対してレーザパワー密度が足りず、溶接が不可能である。また、波長がこれ以上の場合にはレーザパワー密度が足りないのと、材料のレーザ吸収率が低下するために溶接が不可能である。
図９は、半導体装置における完成状態であり、樹脂ケース１２内部に液状のシリコーン樹脂またはエポキシ樹脂などの封止樹脂１８を流し入れた後に加熱硬化を行った状態である。図には示していないが、最後に樹脂ケース１２の上面に樹脂製のフタをかぶせ、樹脂ケース１２と接着される。これは、説明を省いた第１、２、３、４実施例の完成状態でも同様である。
このようにして作製された本発明の半導体装置によれば、従来の半導体装置に比べ設置面積が大幅に縮小でき、顧客の小型化要求に対応することが可能となる。
図１０は、小型化状態の比較を示す図であり、同図（ａ）は従来の要部断面図、同図（ｂ）は本発明の要部断面図である。本発明ではエミッタ銅箔５が必要なくなった分、半導体装置全体が小型化される。同図（ｂ）のＡ線は同図（ａ）の樹脂ケース１２の外端線Ａである。
このようにして作製された本発明の半導体装置によれば、従来の半導体装置に比べ設置面積が大幅に縮小でき、顧客の小型化要求に対応することが可能となる。
図１０は、小型化状態の比較を示す図であり、同図（ａ）は従来の要部断面図、同図（ｂ）は本発明の要部断面図である。本発明ではエミッタ銅箔５が必要なくなった分、半導体装置全体が小型化される。同図（ｂ）のＡ線は同図（ａ）の樹脂ケース１２の外端線Ａである。
１ 放熱ベース
２ はんだ（放熱ベース上）
３ 裏面銅箔
４ セラミック
５ エミッタ銅箔
６ コレクタ銅箔
７ はんだ（半導体チップ下）
８ 半導体チップ
９ はんだ（半導体チップ上）
１０ 金属ブロック
１１ アルミワイヤ（半導体チップ上）
１２ 樹脂ケース
１３ エミッタ端子
１４ コレクタ端子
１５ シリコーン接着剤
１６ アルミワイヤ（エミッタ銅箔-エミッタ端子部）
１７ アルミワイヤ（コレクタ銅箔-コレクタ端子部）
１８ 封止樹脂
１９ はんだ（金属ブロック上）
２０ リードフレーム一体型エミッタ端子（伸縮部を有さない）
２１ 超音波ホーン
２２ リードフレーム一体型エミッタ端子（伸縮部２３を有した）
２３、２５ 伸縮部
２４ リードフレーム一体型エミッタ端子（伸縮部２５を有した）
２６ レーザ光
２７ 溶接点
５０、５１ 絶縁基板
２ はんだ（放熱ベース上）
３ 裏面銅箔
４ セラミック
５ エミッタ銅箔
６ コレクタ銅箔
７ はんだ（半導体チップ下）
８ 半導体チップ
９ はんだ（半導体チップ上）
１０ 金属ブロック
１１ アルミワイヤ（半導体チップ上）
１２ 樹脂ケース
１３ エミッタ端子
１４ コレクタ端子
１５ シリコーン接着剤
１６ アルミワイヤ（エミッタ銅箔-エミッタ端子部）
１７ アルミワイヤ（コレクタ銅箔-コレクタ端子部）
１８ 封止樹脂
１９ はんだ（金属ブロック上）
２０ リードフレーム一体型エミッタ端子（伸縮部を有さない）
２１ 超音波ホーン
２２ リードフレーム一体型エミッタ端子（伸縮部２３を有した）
２３、２５ 伸縮部
２４ リードフレーム一体型エミッタ端子（伸縮部２５を有した）
２６ レーザ光
２７ 溶接点
５０、５１ 絶縁基板
Claims (6)
- 放熱ベースと、該放熱ベース上に固着された導電パターン付き絶縁基板と、前記導電パターン上に固着された半導体チップと、該半導体チップ上に固着された導電ブロックと、前記半導体チップおよび前記導電ブロックが収納された樹脂ケースと、該樹脂ケースの側壁に一部が埋設され該樹脂ケースと一体となった外部導出端子とを備え、前記導電ブロックが前記外部導出端子に超音波接合またはレーザ溶接接合され、前記外部導出端子に下方向に向かってコの字型又はＵ字型、あるいは蛇腹状の伸縮部が設けられていることを特徴とする半導体装置。
- 前記伸縮部が、前記外部導出端子の前記樹脂ケースの側壁に埋設された部位と前記導電ブロックに接合された部位との間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記外部導出端子が、リードフレームであることを特徴とする請求項１に記載の半導体装置。
- 前記導電ブロックが、金属ブロックであることを特徴とする請求項１に記載の半導体装置。
- 請求項１の半導体装置の製造方法において、超音波接合するときの超音波周波数が２０ｋＨｚ〜８０ｋＨｚであることを特徴とする半導体装置の製造方法。
- 請求項１の半導体装置の製造方法において、レーザ溶接接合するときのレーザ光の波長が、半導体レーザ光の波長である６００ｎｍ〜９００ｎｍ、ＹＡＧレーザ光の波長である１０６４ｎｍまたはＹＡＧレーザ光の第２高調波である５３２ｎｍのいずれかであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007276455A JP5239291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007276455A JP5239291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009105267A JP2009105267A (ja) | 2009-05-14 |
| JP5239291B2 true JP5239291B2 (ja) | 2013-07-17 |
Family
ID=40706661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007276455A Expired - Fee Related JP5239291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5239291B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6304974B2 (ja) | 2013-08-27 | 2018-04-04 | 三菱電機株式会社 | 半導体装置 |
| JP6600263B2 (ja) * | 2016-02-24 | 2019-10-30 | 京セラ株式会社 | 半導体装置 |
| US10510642B2 (en) | 2016-06-03 | 2019-12-17 | Mitsubishi Electric Corporation | Semiconductor device module |
| US10770376B2 (en) | 2016-11-11 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device, inverter unit and automobile |
| JP6907670B2 (ja) * | 2017-04-17 | 2021-07-21 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102018214059A1 (de) * | 2018-08-21 | 2020-02-27 | Robert Bosch Gmbh | Gehäuserahmen für ein Steuergerät, welcher zur elektrischen Außenkontaktierung eines Schaltungsträgers des Steuergeräts geeignet ist |
| DE112018008155T5 (de) * | 2018-11-20 | 2021-07-29 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US12040301B2 (en) | 2018-11-22 | 2024-07-16 | Rohm Co., Ltd. | Semiconductor device |
| CN113491010B (zh) * | 2019-03-05 | 2024-05-03 | 罗姆股份有限公司 | 半导体装置以及接合方法 |
| JP6667737B1 (ja) | 2019-06-03 | 2020-03-18 | 三菱電機株式会社 | 半導体モジュールおよび電力変換装置 |
| JP2022037739A (ja) | 2020-08-25 | 2022-03-09 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2024111058A1 (ja) * | 2022-11-22 | 2024-05-30 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000209846A (ja) * | 1999-01-11 | 2000-07-28 | Toshiba Corp | 電力変換装置 |
| JP3469840B2 (ja) * | 2000-02-22 | 2003-11-25 | 株式会社三社電機製作所 | 半導体装置 |
| JP2002076259A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | パワーモジュール |
| JP2005223229A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Electric Holdings Co Ltd | 接合方法およびこれを用いた半導体装置の製造方法並びに半導体装置 |
| JP4976688B2 (ja) * | 2005-12-15 | 2012-07-18 | 富士電機株式会社 | ヒートスプレッダと金属板との接合方法 |
-
2007
- 2007-10-24 JP JP2007276455A patent/JP5239291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009105267A (ja) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5239291B2 (ja) | 半導体装置およびその製造方法 | |
| JP4985012B2 (ja) | 半導体装置およびその製造方法 | |
| JP5183642B2 (ja) | 半導体装置およびその製造方法 | |
| JP4438489B2 (ja) | 半導体装置 | |
| US8779584B2 (en) | Semiconductor apparatus | |
| US20030106924A1 (en) | Electronic circuit device and method for manufacturing the same | |
| JP4775327B2 (ja) | 半導体装置の製造方法 | |
| JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
| JP2009105266A (ja) | 半導体装置の製造方法 | |
| CN109075149A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP4798020B2 (ja) | 半導体装置およびその製造方法 | |
| JP5119139B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007073782A (ja) | 大電力用半導体装置 | |
| JP2008205058A (ja) | 半導体装置 | |
| CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
| JP2010287726A (ja) | 半導体装置 | |
| JP2015119121A (ja) | パワー半導体装置 | |
| JP2018046164A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11605568B2 (en) | Semiconductor apparatus and manufacturing method of semiconductor apparatus | |
| US20170288564A1 (en) | Power conversion apparatus and method for manufacturing the same | |
| JP2022103052A (ja) | 半導体モジュール、半導体装置および半導体装置の製造方法 | |
| JP2017017204A (ja) | 半導体装置の製造方法 | |
| WO2021187156A1 (ja) | 回路構成体 | |
| JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
| JP2020102543A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100812 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5239291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |