WO2024111058A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2024111058A1 WO2024111058A1 PCT/JP2022/043190 JP2022043190W WO2024111058A1 WO 2024111058 A1 WO2024111058 A1 WO 2024111058A1 JP 2022043190 W JP2022043190 W JP 2022043190W WO 2024111058 A1 WO2024111058 A1 WO 2024111058A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- metal block
- lead electrode
- semiconductor chip
- bonding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本開示に係る半導体装置は、半導体チップと、第1面と前記第1面と反対側の第2面とを有し、前記第1面が前記半導体チップと接合材で接合された金属ブロックと、前記金属ブロックの前記第2面と接合されたリード電極と、を備え、前記リード電極の前記金属ブロックと接合された面と反対側の面には、複数の凹凸が形成されている。
Description
本開示は、半導体装置および半導体装置の製造方法に関する。
特許文献1には、半導体装置において、パッド部と導電性のスペーサが接合された構造が開示されている。パッド部とスペーサとの接合は、例えば超音波接合などにより行われる。
電力半導体装置などの半導体装置において、半導体チップとリード電極などの配線部材を接合することがある。リード電極と半導体チップを接合する方法として、例えば半導体チップの1つの主面に溶融金属を吐出する方法がある。また、絶縁基板上の回路パターンに予め接合された半導体チップ上に、接合材及びリード電極を配置してリフローする方法がある。このようなリード電極と半導体チップを接合する方法では、金属ワイヤと半導体チップを接合して回路形成する方法と比較して、接合面積が大きい。このため、大電流化および長寿命化が期待できる。
しかし、上記の方法では、リード電極と半導体チップ上面を接合する工程において半導体装置全体を加熱する必要がある。このため、予め接合されている半導体チップと絶縁基板との接合部の接合材が再溶融するおそれがある。このとき、半導体チップ裏面の接合部の再検査が必要となる可能性がある。また、半導体チップ裏面と絶縁基板との接合材として、はんだを用いている場合は、半導体チップの裏面電極がはんだ中に拡散して、接合強度が低下してしまうという課題があった。
一方、上記のような課題を避けるために、半導体チップとリード電極とを超音波振動を印可することにより接合すること、つまり超音波接合することが考えられる。しかし、半導体チップの上面を超音波接合の被接合部にすると、半導体チップが損傷するおそれがあり、超音波接合を適用できないという課題があった。
本開示は、超音波接合時に半導体チップの損傷を抑制できる半導体装置および半導体装置の製造方法を得ることを目的とする。
本開示に係る半導体装置は、半導体チップと、第1面と前記第1面と反対側の第2面とを有し、前記第1面が前記半導体チップと接合材で接合された金属ブロックと、前記金属ブロックの前記第2面と接合されたリード電極と、を備え、前記リード電極の前記金属ブロックと接合された面と反対側の面には、複数の凹凸が形成されている。
本開示に係る半導体装置の製造方法は、半導体チップと、第1面と前記第1面と反対側の第2面とを有する金属ブロックの前記第1面とを、接合材で接合した後に、リード電極のうち前記金属ブロックと反対側の面から超音波振動を加えて、前記金属ブロックの前記第2面と前記リード電極とを超音波接合する。
本開示に係る半導体装置および半導体装置の製造方法では、金属ブロックとリード電極との間を超音波接合することにより、超音波接合時に半導体チップの損傷を抑制できる。
各実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体装置100の断面図である。図2は、実施の形態1に係る半導体装置100の平面図である。図1では、半導体装置100のうち半導体チップ20、金属ブロック24およびリード電極の代表的な接合部の構成が示されている。なお、図1では半導体装置100は簡略化されて図示されており、例えば半導体チップ20と電気的に接続される信号線であるワイヤ、信号端子等は省略されている。
図1は、実施の形態1に係る半導体装置100の断面図である。図2は、実施の形態1に係る半導体装置100の平面図である。図1では、半導体装置100のうち半導体チップ20、金属ブロック24およびリード電極の代表的な接合部の構成が示されている。なお、図1では半導体装置100は簡略化されて図示されており、例えば半導体チップ20と電気的に接続される信号線であるワイヤ、信号端子等は省略されている。
半導体装置100は例えば電力半導体装置である。半導体装置100において、ベース板12上にケース10が設けられている。ベース板12は、アルミ合金、銅などの熱伝導に優れる材料で形成されている。ベース板12の上面のうちケース10に囲まれた領域には、絶縁基板14がはんだ、軟ろう等の接合材により接合されている。絶縁基板14は、窒化アルミニウム、窒化ケイ素などの熱伝導性に優れたセラミックまたは樹脂などから形成される絶縁層と、絶縁層の両面に設けられた回路パターン16を有する。回路パターン16は、アルミ合金、銅など形成される。図1では、絶縁基板14のうち、絶縁層の上面に設けられた回路パターン16が示されている。
半導体チップ20は、基板と、基板上面に設けられた電極20aと、基板裏面に設けられた電極20bを有する。半導体チップ20の電極20bは、回路パターン16に接合材18を用いて接合される。接合材18は、例えばはんだ、軟ろう等である。半導体チップ20は例えばシリコン(Si)素材のIGBT、ダイオード、逆導通IGBT等である。半導体チップ20は、シリコンカーバイド(SiC)、窒化ガリウム(GaN)系の様なSiに比べてバンドギャップの大きい素材で形成されたMOSFETまたはショットキーダイオード等であっても良い。絶縁基板14上の半導体チップ20の数は限定されない。半導体装置100の用途に応じて、必要な個数または種類の半導体チップ20を搭載しても良い。
金属ブロック24は、第1面と、第1面と反対側の第2面とを有する。第1面は、半導体チップ20の電極20aと接合材22で接合される。接合材22は、はんだ、軟ろう等である。金属ブロック24は銅、アルミなどの熱伝導性に優れ、電気抵抗値の低い金属で形成される。これに限らず、金属ブロック24は所望の特性を有した金属であれば良い。
金属で形成されたリード電極26の下面は、金属ブロック24の第2面と接合されている。リード電極26と金属ブロック24との接合は、超音波接合である。金属ブロック24とリード電極26とは接合材を介さずに接合されている。リード電極26の金属ブロック24と接合された面と反対側の面には、複数の凹凸50が形成されている。複数の凹凸50は超音波接合痕である。複数の凹凸50は、リード電極26のうち、平面視で金属ブロック24と重なる位置に形成される。
超音波接合痕は超音波振動印可痕とも呼ばれる。超音波接合痕である複数の凹凸50の形状は、超音波加振ツール60の先端形状および振動方向によって異なる。例えばリード電極26の上面に単一方向の往復振動を印可することにより、図2に示されるように、複数の凹凸50として平行な凹凸が連続した印加痕が形成され得る。また、超音波加振ツール60の先端形状に依存して、複数の凹凸50として四角錐が複数連続して形成される場合もある。図3は、超音波接合痕の他の例を説明する図である。図3の例では、複数の凹凸50aが2方向に並んでいる。複数の凹凸50aは、例えば4mm×8mmの範囲に形成される。複数の凹凸50aに含まれる各凹凸の幅は、例えば0.1mm~10mm程度である。
一つの半導体チップ20に対し複数の金属ブロック24が接合されていても良い。超音波接合痕は金属ブロック24の数に対応する数だけ形成される。図2の例では、一つの半導体チップ20に対し2つの金属ブロック24が接合されている。
リード電極26は、ケース10に予めインサートされた外部電極28が半導体チップ20上まで延びることで形成されても良い。リード電極26は、ケース10に予め設けられた外部電極28と、はんだ接合、レーザー溶接、超音波接合などにより接合されても良い。また、リード電極26の一部は、回路パターン16と超音波接合、はんだ接合、レーザー溶接等により接続されて、回路を形成しても良い。また、一つのリード電極26が複数の半導体チップ20上の複数の金属ブロック24にまたがって接合されても良い。
次に、本実施の形態における半導体装置100の組み立て手順を以下に示す。まず、絶縁基板14の回路パターン16と半導体チップ20、および、半導体チップ20と金属ブロック24の第1面を、板はんだ、はんだペースト、軟ろう等の接合材18、22で接合する。接合工程では、まず接合材18、22を回路パターン16上および半導体チップ20上に搭載する。一般に、接合材18、22にははんだを用いることが多い。接合材18、22であるはんだペースト等は、スクリーン印刷により搭載されても良く、ディスペンス等を用いて塗布されても良い。次に、半導体装置100を接合材18、22の融点を超える温度に加熱することで、接合が実施される。
金属ブロック24と半導体チップ20は、半導体チップ20を回路パターン16に接合する工程で同時に接合されても良い。また、半導体チップ20を回路パターン16に接合した後に、半導体チップ20と金属ブロック24を接合しても良い。この場合、半導体チップ20上に接合材22をスクリーン印刷またはディスペンス等で配置し、接合材22の上に金属ブロック24を配置した後に、レーザー加熱または熱風加熱等で接合材22を局所的に加熱して、接合しても良い。これにより、接合材18が再度溶融することを抑制できる。
次に、ケース10をベース板12に接合する。この工程では、まずケース10のベース板12との接合面にシリコーン系またはエポキシ系の接着剤を塗布する。その後、半導体チップ20および絶縁基板14が接合されたベース板12とケース10を嵌合させ、ケース10に荷重を加えてケース10とベース板12とを密着させる。ケース10とベース板12はタッピンねじ等で締結されても良い。ケース10とベース板12をクランプ治具等で固定した状態で、接着剤を加熱して固化させても良い。
次に、金属ブロック24の第2面にリード電極26を配置する。次に、図1に示されるように、リード電極26のうち金属ブロック24と反対側の面から超音波振動を加えて、金属ブロック24の第2面とリード電極26とを超音波接合する。リード電極26は金属ブロック24と接する面と反対側の面から超音波加振ツール60で加圧される。一定の荷重で加圧されながら超音波振動が印加されることで、リード電極26と金属ブロック24は接合される。
次に、半導体チップ20を制御するための信号回路を形成するために、半導体チップ20上の制御電極と、外部信号端子とを、超音波接合を用いてワイヤで接続する。一般に、ワイヤには熱伝導性および電気伝導率の高いアルミニウム等が用いられることが多い。
次に、ケース10内を封止樹脂にて封止する。封止樹脂として、シリコーンゲルまたはエポキシ樹脂を用いることが多い。これに限らず、所望の弾性率、耐熱性、接着性、線膨張係数などの物性を有しているものであれば、封止樹脂として用いることができる。次に、封止樹脂を硬化させるために半導体装置100をキュア炉などに入れ、必要な硬化を行って半導体装置100の形状は完成する。その後、電気的特性などの検査を行い、半導体装置100は完成する。
本実施の形態では、半導体チップ20とリード電極26との間に金属ブロック24がある。金属ブロック24とリード電極26とを超音波接合することにより、超音波接合時に半導体チップ20の損傷を抑制できる。つまり、半導体チップ20の上面が超音波接合の接合部とならないため、リード電極26に加圧しながら超音波振動を印可しても半導体チップ20へのダメージを抑制できる。この結果、本実施の形態ではリード電極26と半導体チップ20の間で回路形成する際に、超音波接合を適用でき、半導体装置100全体を加熱する必要がない。このため、予め接合されている半導体チップ20と絶縁基板14との接合部が再溶融することを抑制できる。従って、半導体チップ20裏面の接合部の再検査を回避でき、半導体装置100を低コストで製造できる。また、半導体チップ20裏面の接合強度の低下を抑制できる。
上述した通り、半導体チップ20は、ワイドバンドギャップ半導体で形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。本実施の形態によれば、半導体チップ20がワイドバンドギャップ半導体で形成されて高電流が流れる場合にも、接合強度の低下を抑制でき、半導体装置100の信頼性の低下を抑制できる。
上述した変形は、以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図4は、実施の形態2に係る半導体装置200の断面図である。半導体装置200は、金属ブロック224とリード電極226の構造が、実施の形態1の半導体装置100と異なる。他の構成は、実施の形態1の構成と同様である。金属ブロック224の第2面には、リード電極226と嵌合する嵌合部が形成されている。具体的には、金属ブロック224の第2面には凸部224aが形成され、リード電極226の下面には凹部226aが形成されている。金属ブロック224の凸部224aが、リード電極226の凹部226aに入り込んだ状態で、金属ブロック224とリード電極226とは超音波接合される。これにより、金属ブロック224の凸部224aの上面の平坦部と、リード電極226の凹部226aの平坦な底部とが超音波接合される。
図4は、実施の形態2に係る半導体装置200の断面図である。半導体装置200は、金属ブロック224とリード電極226の構造が、実施の形態1の半導体装置100と異なる。他の構成は、実施の形態1の構成と同様である。金属ブロック224の第2面には、リード電極226と嵌合する嵌合部が形成されている。具体的には、金属ブロック224の第2面には凸部224aが形成され、リード電極226の下面には凹部226aが形成されている。金属ブロック224の凸部224aが、リード電極226の凹部226aに入り込んだ状態で、金属ブロック224とリード電極226とは超音波接合される。これにより、金属ブロック224の凸部224aの上面の平坦部と、リード電極226の凹部226aの平坦な底部とが超音波接合される。
本実施の形態では、金属ブロック224とリード電極226とが嵌合することで、リード電極226が接合前に固定されていない場合でも、リード電極226の水平方向の位置決めを容易に実施できる。また、リード電極226の水平方向の位置決め精度を向上でき、安定して半導体装置200を製造できる。
なお、金属ブロック224とリード電極226が嵌合できれば、凸部224aと凹部226aの形状は限定されない。また、金属ブロック224に凹部が形成され、リード電極226に凸部が形成されても良い。
実施の形態3.
図5は、実施の形態3に係る半導体装置300の断面図である。半導体装置300は、リード電極326の構造が、実施の形態1の半導体装置100と異なる。他の構成は実施の形態1の構成と同様である。リード電極326の金属ブロック24と接合された面と反対側の面には、凹部327が形成されている。超音波接合痕である複数の凹凸50は、凹部327の底面に形成されている。
図5は、実施の形態3に係る半導体装置300の断面図である。半導体装置300は、リード電極326の構造が、実施の形態1の半導体装置100と異なる。他の構成は実施の形態1の構成と同様である。リード電極326の金属ブロック24と接合された面と反対側の面には、凹部327が形成されている。超音波接合痕である複数の凹凸50は、凹部327の底面に形成されている。
本実施の形態では、リード電極326の上面に凹部327が形成されているため、リード電極26と金属ブロック24とを超音波接合する際に発生する金属屑の飛散を抑制することができる。従って、半導体装置300を安定して製造できる。凹部327の深さは、複数の凹凸50の最大深さよりも大きいことが好ましい。これにより、金属屑の飛散の抑制効果を高めることができる。複数の凹凸50の最大深さは例えば0.5mm~0.8mmである。
また、凹部327の幅は、リード電極326のうち金属ブロック24と接する領域の幅よりも広くても良い。凹部327の面積は、リード電極326のうち金属ブロック24と接する領域の面積より広くても良い。これにより、凹部327を形成した場合にも超音波接合部の面積を十分に確保できる。
実施の形態4.
図6は、実施の形態4に係る半導体装置400の断面図である。半導体装置400は、金属ブロック424の構造が実施の形態1の半導体装置100と異なる。他の構成は実施の形態1の構成と同様である。金属ブロック424は、半導体チップ20と接合材22で接合された銅層424aと、リード電極26と超音波接合されたアルミ層424bとを有する。金属ブロック424は、例えば銅材とアルミ材の表面に圧力を加えて圧延接合して形成されたクラッド材である。
図6は、実施の形態4に係る半導体装置400の断面図である。半導体装置400は、金属ブロック424の構造が実施の形態1の半導体装置100と異なる。他の構成は実施の形態1の構成と同様である。金属ブロック424は、半導体チップ20と接合材22で接合された銅層424aと、リード電極26と超音波接合されたアルミ層424bとを有する。金属ブロック424は、例えば銅材とアルミ材の表面に圧力を加えて圧延接合して形成されたクラッド材である。
本実施の形態では、金属ブロック424の一部に柔らかいアルミ層424bがあることで、リード電極26と金属ブロック424を超音波接合する際に、超音波振動が半導体チップ20に与えるダメージを緩和できる。一方、アルミ材ははんだ等の接合材22との間に金属間化合物を生成しにくい。半導体チップ20と接合材22で接合される面に銅層424aがあることで、半導体チップ20との金属ブロック424とを容易に接合できる。従って、半導体装置400を安定して製造できる。なお、金属ブロック424は、銅層424aとアルミ層424bを有すれば良い。例えば銅層424aとアルミ層424bとの間に他の金属層が設けられても良い。
実施の形態5.
図7は、実施の形態4に係る半導体装置500の断面図である。半導体装置500の金属ブロック524の厚さbは、リード電極26のうち金属ブロック524と接合された部分の厚さ以上である。他の構成は実施の形態1の構成と同様である。例えばリード電極26の厚さが0.6mmの場合、金属ブロック524の厚さbは0.6mm以上である。本実施の形態では、リード電極26と金属ブロック524とを超音波接合する工程において、半導体チップ20とリード電極26の間にリード電極26よりも厚い金属ブロック524がある。これにより、リード電極26に加圧しながら超音波振動を印可する際に、半導体チップ20へのダメージを更に抑制できる。従って、半導体装置500を安定して製造できる。
図7は、実施の形態4に係る半導体装置500の断面図である。半導体装置500の金属ブロック524の厚さbは、リード電極26のうち金属ブロック524と接合された部分の厚さ以上である。他の構成は実施の形態1の構成と同様である。例えばリード電極26の厚さが0.6mmの場合、金属ブロック524の厚さbは0.6mm以上である。本実施の形態では、リード電極26と金属ブロック524とを超音波接合する工程において、半導体チップ20とリード電極26の間にリード電極26よりも厚い金属ブロック524がある。これにより、リード電極26に加圧しながら超音波振動を印可する際に、半導体チップ20へのダメージを更に抑制できる。従って、半導体装置500を安定して製造できる。
各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
10 ケース、12 ベース板、14 絶縁基板、16 回路パターン、18 接合材、20 半導体チップ、20a、20b 電極、22 接合材、24 金属ブロック、26 リード電極、28 外部電極、50、50a 凹凸、60 超音波加振ツール、100、200 半導体装置、224 金属ブロック、224a 凸部、226 リード電極、226a 凹部、300 半導体装置、326 リード電極、327 凹部、400 半導体装置、424 金属ブロック、424a 銅層、424b アルミ層、500 半導体装置、524 金属ブロック
Claims (12)
- 半導体チップと、
第1面と前記第1面と反対側の第2面とを有し、前記第1面が前記半導体チップと接合材で接合された金属ブロックと、
前記金属ブロックの前記第2面と接合されたリード電極と、
を備え、
前記リード電極の前記金属ブロックと接合された面と反対側の面には、複数の凹凸が形成されていることを特徴とする半導体装置。 - 前記複数の凹凸は超音波接合痕であることを特徴とする請求項1に記載の半導体装置。
- 前記金属ブロックと前記リード電極とは接合材を介さずに接合されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記金属ブロックの前記第2面には、前記リード電極と嵌合する嵌合部が形成されていることを特徴とする請求項1から3の何れか1項に記載の半導体装置。
- 前記リード電極の前記金属ブロックと接合された面と反対側の面には、凹部が形成され、
前記複数の凹凸は、前記凹部の底面に形成されていることを特徴とする請求項1から4の何れか1項に記載の半導体装置。 - 前記凹部の幅は、前記リード電極のうち前記金属ブロックと接する領域の幅よりも広いことを特徴とする請求項5に記載の半導体装置。
- 前記凹部の深さは、前記複数の凹凸の最大深さよりも大きいことを特徴とする請求項5または6に記載の半導体装置。
- 前記金属ブロックは、前記リード電極と接合されたアルミ層と、前記半導体チップと接合された銅層を有する。ことを特徴とする請求項1から7の何れか1項に記載の半導体装置。
- 前記金属ブロックの厚さは、前記リード電極のうち前記金属ブロックと接合された部分の厚さ以上であることを特徴とする請求項1から8の何れか1項に記載の半導体装置。
- 前記半導体チップは、ワイドバンドギャップ半導体で形成されていることを特徴とする請求項1から9の何れか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項10に記載の半導体装置。
- 半導体チップと、第1面と前記第1面と反対側の第2面とを有する金属ブロックの前記第1面とを、接合材で接合した後に、リード電極のうち前記金属ブロックと反対側の面から超音波振動を加えて、前記金属ブロックの前記第2面と前記リード電極とを超音波接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2022/043190 WO2024111058A1 (ja) | 2022-11-22 | 2022-11-22 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2022/043190 WO2024111058A1 (ja) | 2022-11-22 | 2022-11-22 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2024111058A1 true WO2024111058A1 (ja) | 2024-05-30 |
Family
ID=91195888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/043190 WO2024111058A1 (ja) | 2022-11-22 | 2022-11-22 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2024111058A1 (ja) |
-
2022
- 2022-11-22 WO PCT/JP2022/043190 patent/WO2024111058A1/ja unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
JP4635564B2 (ja) | 半導体装置 | |
JP6139710B2 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6305302B2 (ja) | 半導体装置およびその製造方法 | |
KR20000057810A (ko) | 반도체 장치 | |
JP5525024B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20040049775A (ko) | 수지밀봉형 반도체장치 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP6448388B2 (ja) | 電力用半導体装置 | |
JPWO2020071185A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3832334B2 (ja) | 半導体チップ実装基板およびその製造方法 | |
JP2019216214A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
JP2012059927A (ja) | 半導体装置および半導体装置の製造方法 | |
US10497586B2 (en) | Semiconductor device and a method of manufacturing the same | |
US20210407954A1 (en) | Semiconductor device | |
JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
JP5218009B2 (ja) | 半導体装置 | |
JP2017135183A (ja) | 半導体装置 | |
JP4586508B2 (ja) | 半導体装置およびその製造方法 | |
WO2024111058A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003133329A (ja) | 半導体装置 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2000277557A (ja) | 半導体装置 | |
JP2021125546A (ja) | 半導体モジュール及び半導体モジュールの製造方法 |