JPWO2020071185A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2020071185A1
JPWO2020071185A1 JP2020550319A JP2020550319A JPWO2020071185A1 JP WO2020071185 A1 JPWO2020071185 A1 JP WO2020071185A1 JP 2020550319 A JP2020550319 A JP 2020550319A JP 2020550319 A JP2020550319 A JP 2020550319A JP WO2020071185 A1 JPWO2020071185 A1 JP WO2020071185A1
Authority
JP
Japan
Prior art keywords
main surface
semiconductor device
substrate
electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020550319A
Other languages
English (en)
Other versions
JP7326314B2 (ja
Inventor
舞子 畑野
舞子 畑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020071185A1 publication Critical patent/JPWO2020071185A1/ja
Application granted granted Critical
Publication of JP7326314B2 publication Critical patent/JP7326314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本開示の半導体装置Ａ１は、素子主面１０１および素子裏面１０２を有しており、素子主面１０１に主面電極１１および素子裏面１０２に裏面電極１２が形成された半導体素子１０Ａと、素子裏面１０２に対向する主面２２１Ａを有しており、裏面電極１２が導通接合された導電性基板２２Ａと、主面２２１Ｂを有しており、幅方向ｘにおいて導電性基板２２Ａと離間して配置された導電性基板２２Ｂと、幅方向ｘに延びており、主面電極１１と導電性基板２２Ｂとを導通接続するリード部材５１と、を備えている。リード部材５１は、主面２２１Ｂよりも主面２２１Ｂが向く方向に配置され、かつ、リード接合層３２を介して主面電極１１に接合されている。導電性基板２２Ａ、半導体素子１０Ａ、および、リード接合層３２は、幅方向ｘに見て、導電性基板２２Ｂに重なる。このような構成により、信頼性が低下することを抑制することができる。

Description

本開示は、半導体装置およびその製造方法に関する。
半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、基板と、第１回路層と、第２回路層と、半導体チップと、ビームリードとを備えている。基板は、絶縁材料で構成される。第１回路層および第２回路層は、基板上に配設され、互いに離間している。半導体チップは、第１回路層の上に接合されている。ビームリードは、金属板であって、半導体チップの上面と第２回路層の上面とを接続する接続部材である。ビームリードは、一端が焼結接合材を介して半導体チップの上面に形成された電極に接合され、他端が焼結接合材を介して第２回路層に接合されている。これにより、半導体チップと第２回路層とが導通している。また、ビームリードは、チップ側接合部および回路側接合部を有する。チップ側接合部は、半導体チップに接合されている。回路側接合部は、第２回路層に接合されている。これらのチップ側接合部および回路側接合部が、２つの立ち上がり部および連結部を介して一体に結合した構成となっている。ビームリードは、チップ側接合部と回路側接合部との間で屈曲している。
焼結接合材によってビームリードを接合する際、焼結接合材の基となるペースト材を加熱し、このペースト材を焼結接合材にする。このとき、ビームリードを加圧部材で押し付ける。この押圧力によって、ペースト材に圧力を加える場合がある。このように加圧しつつ加熱することで、ペースト材に含まれる銀粒子同士の結合を促し、接合強度を向上させることができる。
特開２０１６−２１９６８１号公報
焼結接合材の基となるペースト材を加圧する際、ペースト材を均等に加圧しなければ、強度不足や焼結接合材の破壊などの要因となりうる。しかしながら、屈曲したビームリードを均等に押圧することは容易ではない。たとえば、ビームリードを屈曲する工程における製造誤差により、ビームリードの形状にばらつきがあるため、均等な押圧が困難である。また、ビームリードを均等に押圧できず、半導体チップに押圧力が集中すると、半導体チップが破損する可能性もある。したがって、従来の半導体装置は、信頼性が低下する恐れがあった。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、信頼性が低下することを抑制することができる半導体装置を提供することにある。
本開示の第１の側面によって提供される半導体装置は、第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、前記素子裏面に対向する第１主面を有しており、前記裏面電極が導通接合された第１電極部材と、前記第１主面と同じ方向を向く第２主面を有しており、前記第１方向に直交する第２方向において前記第１電極部材と離間して配置された第２電極部材と、前記第２方向に延びており、前記主面電極と前記第２電極部材とを導通接続する接続部材と、を備えており、前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置され、かつ、導電性接合層を介して前記主面電極に接合されており、前記第１電極部材、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なることを特徴とする。
本開示の第２の側面によって提供される製造方法は、第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、前記素子主面と同じ方向を向く第１主面を有する第１電極部材と、前記第１主面と同じ方向を向く第２主面を有し、前記第１方向に直交する第２方向において前記第１電極部材と離間する第２電極部材と、を備えた半導体装置の製造方法であって、前記素子裏面と前記第１主面とが互い対向した姿勢で、前記半導体素子を前記第１電極部材に載置するマウント工程と、導電性接合層を介して前記主面電極と接続部材とを導通させる接続工程と、前記接続部材を前記第２電極部材に接合する接合工程と、を有しており、前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置されており、前記第１電極部材の少なくとも一部、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なることを特徴とする。
本開示の半導体装置およびその製造方法によれば、当該半導体装置の信頼性の低下を抑制することができる。
第１実施形態にかかる半導体装置を示す斜視図である。 第１実施形態にかかる半導体装置を示す平面図である。 図２に示す平面図において、封止樹脂を省略したものである。 図３の一部を拡大した部分拡大図である。 第１実施形態にかかる半導体装置を示す正面図である。 第１実施形態にかかる半導体装置を示す底面図である。 第１実施形態にかかる半導体装置を示す左側面図である。 第１実施形態にかかる半導体装置を示す右側面図である。 図３のＩＸ−ＩＸ線に沿う断面図である。 図３のＸ−Ｘ線に沿う断面図である。 図１０の一部を拡大した部分拡大図である。 第１実施形態にかかる半導体装置の製造方法の一工程（第１加圧加熱工程）を示す図である。 第１実施形態にかかる半導体装置の製造方法の一工程（第１加圧加熱工程）を示す図である。 第１実施形態にかかる半導体装置の製造方法の一工程（第２加圧加熱工程）を示す図である。 第１実施形態にかかる半導体装置の他の製造方法の一工程（第１加圧加熱工程）を示す図である。 第１実施形態の変形例にかかる半導体装置を示す断面図である。 第１実施形態の変形例にかかる半導体装置を示す断面図である。 第１実施形態の変形例にかかる半導体装置を示す断面図である。 第１実施形態の変形例にかかる半導体装置を示す断面図である。 第２実施形態にかかる半導体装置を示す要部断面図である。 第２実施形態の変形例にかかる半導体装置を示す要部断面図である。 第３実施形態にかかる半導体装置を示す要部断面図である。 第３実施形態の変形例にかかる半導体装置を示す要部断面図である。 第４実施形態にかかる半導体装置を示す要部断面図である。 第４実施形態の変形例にかかる半導体装置を示す要部断面図である。 第５実施形態にかかる半導体装置を示す要部断面図である。 第６実施形態にかかる半導体装置を示す平面図であって、封止樹脂を省略したものである。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。
本開示の半導体装置および半導体装置の製造方法について、図面を参照して、以下に説明する。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態＞
図１〜図１１は、本開示の第１実施形態にかかる半導体装置を示している。第１実施形態の半導体装置Ａ１は、複数の半導体素子１０、支持基板２０、複数の導電性接合層３、入力端子４１，４２、出力端子４３、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６、一対の側方端子４７Ａ，４７Ｂ、複数のブロック電極４８、絶縁板４９、複数のリード部材５１、複数のワイヤ部材６、および、封止樹脂７を備えている。なお、入力端子４１，４２、出力端子４３、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６、および、一対の側方端子４７Ａ，４７Ｂを総称して端子４０ということがある。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、図２に示す平面図において、封止樹脂７を省略した図である。なお、図３においては、封止樹脂７を想像線（二点鎖線）で示している。図４は、図３の一部を拡大した部分拡大図である。図５は、半導体装置Ａ１を示す正面図である。図６は、半導体装置Ａ１を示す底面図である。図７は、半導体装置Ａ１を示す側面図（左側面図）である。図８は、半導体装置Ａ１を示す側面図（右側面図）である。図９は、図３のＩＸ−ＩＸ線に沿う断面図である。図１０は、図３のＸ−Ｘ線に沿う断面図である。図１１は、図１０の一部を拡大した部分拡大図である。なお、図１１においては、ワイヤ部材６を省略している。
説明の便宜上、図１〜図１１において、互いに直交する３つの方向を、幅方向ｘ、奥行き方向ｙ、厚さ方向ｚと定義する。幅方向ｘは、半導体装置Ａ１の平面図（図２および図３参照）における左右方向である。奥行き方向ｙは、半導体装置Ａ１の平面図（図２および図３参照）における上下方向である。なお、必要に応じて、幅方向ｘの一方を幅方向ｘ１、幅方向ｘの他方を幅方向ｘ２とする。同様に、奥行き方向ｙの一方を奥行き方向ｙ１、奥行き方向ｙの他方を奥行き方向ｙ２とし、厚さ方向ｚの一方を厚さ方向ｚ１、厚さ方向ｚの他方を厚さ方向ｚ２とする。また、厚さ方向ｚ１を下、厚さ方向ｚ２を上という場合もある。さらに、厚さ方向ｚの寸法を「厚み」あるいは「厚さ」という場合もある。厚さ方向ｚが、特許請求の範囲に記載の「第１方向」に相当する。また、本実施形態においては、幅方向ｘが、特許請求の範囲に記載の「第２方向」に相当する。
複数の半導体素子１０の各々は、ＳｉＣ（炭化ケイ素）を主とする半導体材料を用いて構成されている。なお、当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。また、本実施形態において、各半導体素子１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、複数の半導体素子１０は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタ、ＬＳＩなどのＩＣチップ、ダイオード、コンデンサなどであってもよい。本実施形態においては、各半導体素子１０は、いずれも同一素子であり、かつ、ｎチャネル型のＭＯＳＦＥＴである場合を示す。各半導体素子１０は、厚さ方向ｚに見て（以下、「平面視」ともいう。）、矩形状であるが、これに限定されない。また、各半導体素子１０は、その厚さがおよそ５０〜３７０μｍである。なお、各半導体素子１０の厚さは、これに限定されない。
複数の半導体素子１０の各々は、図１１に示すように、素子主面１０１および素子裏面１０２を有する。なお、図１１においては、半導体素子１０Ａが示されているが、半導体素子１０Ｂも同等に構成されている。各半導体素子１０において、素子主面１０１および素子裏面１０２は、厚さ方向ｚにおいて離間し、かつ、互いに反対側を向く。本実施形態において、素子主面１０１は、厚さ方向ｚ２を向き、素子裏面１０２は、厚さ方向ｚ１を向く。
複数の半導体素子１０の各々は、図１１に示すように、主面電極１１、裏面電極１２および絶縁膜１３を有する。
主面電極１１は、素子主面１０１に設けられている。主面電極１１は、図４および図１１に示すように、第１電極１１１および第２電極１１２を含む。本実施形態においては、第１電極１１１は、ソース電極であって、ソース電流が流れる。また、本実施形態においては、第２電極１１２は、ゲート電極であって、各半導体素子１０を駆動させるためのゲート電圧が印加される。第１電極１１１は、第２電極１１２よりも大きい。また、本実施形態においては、第１電極１１１は、１つの領域で構成されている場合を示すが、複数の領域に分割されていてもよい。
裏面電極１２は、素子裏面１０２に設けられている。本実施形態においては、裏面電極１２は、素子裏面１０２の全体にわたって形成されている。本実施形態においては、裏面電極１２は、ドレイン電極であって、ドレイン電流が流れる。
絶縁膜１３は、図４に示すように、素子主面１０１に設けられている。絶縁膜１３は、電気絶縁性を有する。絶縁膜１３は、平面視において主面電極１１を囲んでいる。絶縁膜１３は、第１電極１１１と第２電極１１２とを絶縁する。絶縁膜１３は、たとえばＳｉＯ2（二酸化ケイ素）層、ＳｉＮ4（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１０１からこの順番で積層されたものである。なお、絶縁膜１３においては、ポリベンゾオキサゾール層に代えてポリイミド層でもよい。絶縁膜１３の構成は、上記したものに限定されない。
複数の半導体素子１０は、複数の半導体素子１０Ａおよび複数の半導体素子１０Ｂを含んでいる。本実施形態において、半導体装置Ａ１は、ハーフブリッジ型のスイッチング回路を構成している。複数の半導体素子１０Ａは、このスイッチング回路における上アーム回路を構成し、複数の半導体素子１０Ｂは、このスイッチング回路における下アーム回路を構成する。半導体装置Ａ１は、図３に示すように、４つの半導体素子１０Ａおよび４つの半導体素子１０Ｂを含んでいる。なお、半導体素子１０の数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて自在に設定可能である。
複数の半導体素子１０Ａの各々は、図３、図４、図１０および図１１に示すように、支持基板２０（後述する導電性基板２２Ａ）に搭載されている。本実施形態においては、複数の半導体素子１０Ａは、奥行き方向ｙに並んでおり、互いに離間している。各半導体素子１０Ａは、導電性基板２２Ａに搭載された際、素子裏面１０２が導電性基板２２Ａに対向する。各半導体素子１０Ａは、図３、図４、図１０および図１１に示すように、導電性接合層３（後述する素子接合層３１Ａ）を介して、支持基板２０（導電性基板２２Ａ）に導通接合されている。各半導体素子１０Ａは、幅方向ｘに見て、そのすべてが導電性基板２２Ｂに重なっている。
複数の半導体素子１０Ｂの各々は、図３、図４および図９に示すように、支持基板２０（後述する導電性基板２２Ｂ）に搭載されている。本実施形態においては、複数の半導体素子１０Ｂは、奥行き方向ｙに並んでおり、互いに離間している。各半導体素子１０Ｂは、導電性基板２２Ｂに搭載された際、素子裏面１０２が導電性基板２２Ｂに対向する。各半導体素子１０Ｂは、図３、図４および図９に示すように、導電性接合層３（後述する素子接合層３１Ｂ）を介して、支持基板２０（導電性基板２２Ｂ）に導通接合されている。本実施形態においては、幅方向ｘに見て、複数の半導体素子１０Ａと複数の半導体素子１０Ｂとは交互に配列しているが、幅方向ｘに見て、複数の半導体素子１０Ａと複数の半導体素子１０Ｂとが重なるように、配置してもよい。
支持基板２０は、複数の半導体素子１０を支持する支持部材である。支持基板２０は、絶縁基板２１、複数の導電性基板２２、一対の絶縁層２３Ａ，２３Ｂ、一対のゲート層２４Ａ，２４Ｂおよび一対の検出層２５Ａ，２５Ｂを備えている。
絶縁基板２１は、図９および図１０に示すように、複数の導電性基板２２が配置されている。絶縁基板２１は、電気絶縁性を有する。絶縁基板２１の構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ2Ｏ3（酸化アルミニウム）などが挙げられる。本実施形態においては、絶縁基板２１は、図３に示すように、平面視矩形状である。また、絶縁基板２１は、１つの平板状である。本実施形態においては、絶縁基板２１が特許請求の範囲に記載の「絶縁部材」に相当する。
絶縁基板２１は、図９および図１０に示すように、主面２１１および裏面２１２を有している。主面２１１と裏面２１２とは、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く。主面２１１は、厚さ方向ｚにおいて複数の導電性基板２２が配置される側、すなわち、厚さ方向ｚ２を向く。主面２１１は、複数の導電性基板２２および複数の半導体素子１０とともに封止樹脂７に覆われている。裏面２１２は、厚さ方向ｚ１を向く。裏面２１２は、図６、図９および図１０に示すように、封止樹脂７から露出している。裏面２１２には、たとえば図示しないヒートシンクなどが接続されうる。なお、絶縁基板２１の構成は、上記したものに限定されず、複数の導電性基板２２ごとに個別に設けてもよい。本実施形態においては、主面２１１が特許請求の範囲に記載の「絶縁部材主面」に相当する。
複数の導電性基板２２の各々は、導電性を有する板状部材である。各導電性基板２２の構成材料は、銅または銅合金である。すなわち、各導電性基板２２は、銅基板である。あるいは、各導電性基板２２は、グラファイト基板と当該グラファイト基板の厚さ方向ｚの両面に銅材が形成された複合基板であってもよい。なお、各導電性基板２２の表面は、銀めっきで覆われていてもよい。複数の導電性基板２２は、複数の端子４０とともに、複数の半導体素子１０への導通経路を構成している。複数の導電性基板２２は、互いに離間しており、かつ、各々が絶縁基板２１の主面２１１に配置されている。
複数の導電性基板２２は、導電性基板２２Ａおよび導電性基板２２Ｂを含んでいる。本実施形態においては、導電性基板２２Ａ，２２Ｂは、図３、図９、図１０および図１１に示すように、絶縁基板２１上において、幅方向ｘに離間し、かつ、並んでいる。また、導電性基板２２Ａ，２２Ｂはともに、図３に示すように、平面視矩形状である。
導電性基板２２Ａは、図９、図１０および図１１に示すように、接合材２２０Ａを介して、絶縁基板２１の主面２１１に接合されている。なお、接合材２２０Ａは、たとえば、銀ペーストやはんだ、あるいは焼結金属材などの導電性材料であってもよいし、絶縁性材料であってもよい。導電性基板２２Ａは、図３、図９、図１０および図１１に示すように、導電性基板２２Ｂよりも幅方向ｘ２に位置する。導電性基板２２Ａは、図９、図１０および図１１に示すように、厚さ方向ｚ２を向く主面２２１Ａを有しており、当該主面２２１Ａ上に複数の半導体素子１０Ａを搭載する。導電性基板２２Ａは、幅方向ｘに見て、そのすべてが導電性基板２２Ｂに重なっている。導電性基板２２Ａの厚さ方向ｚの寸法Ｔ22Aは、およそ０．４〜３．０ｍｍである。本実施形態においては、導電性基板２２Ａが特許請求の範囲に記載の「第１電極部材」および「第１導電性基板」に相当する。また、主面２２１Ａが特許請求の範囲に記載の「第１主面」に相当し、接合材２２０Ａが特許請求の範囲に記載の「第１接合材」に相当する。
導電性基板２２Ｂは、図９、図１０および図１１に示すように、接合材２２０Ｂを介して、絶縁基板２１の主面２１１に接合されている。なお、接合材２２０Ｂは、たとえば、銀ペーストやはんだ、あるいは焼結金属などの導電性材料であってもよいし、絶縁性材料であってもよい。導電性基板２２Ｂは、図９、図１０および図１１に示すように、厚さ方向ｚ２を向く主面２２１Ｂを有しており、当該主面２２１Ｂ上に複数の半導体素子１０Ｂを搭載する。また、主面２２１Ｂには、複数のリード部材５１の一端がそれぞれ接合されている。導電性基板２２Ｂの厚さ方向ｚの寸法Ｔ22Bは、およそ０．４〜３．０ｍｍである。本実施形態においては、導電性基板２２Ｂが特許請求の範囲に記載の「第２電極部材」および「第２導電性基板」に相当する。また、主面２２１Ｂが特許請求の範囲に記載の「第２主面」に相当し、接合材２２０Ｂが特許請求の範囲に記載の「第２接合材」に相当する。
本実施形態において、導電性基板２２Ａの主面２２１Ａと、導電性基板２２Ｂの主面２２１Ｂとは、図１１に示すように、厚さ方向ｚにおいて離れている。これにより、支持基板２０は、厚さ方向ｚにおいて段差が生じている。本実施形態において、主面２２１Ａと主面２２１Ｂとの厚さ方向ｚの離間距離ΔＴ１（図１１参照）は、およそ１００〜５００μｍである。本実施形態において、導電性基板２２Ａと導電性基板２２Ｂとの厚さ方向ｚの寸法を変えることで、上記離間距離ΔＴ１を設けている。よって、導電性基板２２Ａの厚さ方向ｚの寸法Ｔ22Aと導電性基板２２Ｂの厚さ方向ｚの寸法Ｔ22Bとの寸法差が、およそ１００〜５００μｍである。また、離間距離ΔＴ１は、各半導体素子１０の厚さ方向ｚの寸法、素子接合層３１Ａの厚さ方向ｚの寸法、およびリード接合層３２の厚さ方向ｚの寸法、の総和に相当する。そのため、各半導体素子１０の厚みが大きい場合、離間距離ΔＴ１を大きくし、各半導体素子１０の厚みが小さい場合、離間距離ΔＴ１を小さくする。なお、各素子接合層３１Ａおよび各リード接合層３２においても同様に、それらの厚みに応じて、離間距離ΔＴ１を変えればよい。
一対の絶縁層２３Ａ，２３Ｂは、電気絶縁性を有しており、その構成材料は、たとえばガラスエポキシ樹脂である。一対の絶縁層２３Ａ，２３Ｂは、図３に示すように、各々が奥行き方向ｙに延びる帯状である。絶縁層２３Ａは、図３、図９および図１０に示すように、導電性基板２２Ａの主面２２１Ａに接合されている。絶縁層２３Ａは、複数の半導体素子１０Ａよりも幅方向ｘ２に位置する。絶縁層２３Ｂは、図３、図９および図１０に示すように、導電性基板２２Ｂの主面２２１Ｂに接合されている。絶縁層２３Ｂは、半導体素子１０Ｂよりも幅方向ｘ１に位置する。
一対のゲート層２４Ａ，２４Ｂは、導電性を有しており、その構成材料は、たとえば銅あるいは銅合金である。一対のゲート層２４Ａ，２４Ｂは、図３に示すように、各々が奥行き方向ｙに延びる帯状である。ゲート層２４Ａは、図３、図９および図１０に示すように、絶縁層２３Ａ上に配置されている。ゲート層２４Ａは、ワイヤ部材６（後述するゲートワイヤ６１）を介して、各半導体素子１０Ａの第２電極１１２（ゲート電極）に導通する。ゲート層２４Ｂは、図３、図９および図１０に示すように、絶縁層２３Ｂ上に配置されている。ゲート層２４Ｂは、ワイヤ部材６（後述するゲートワイヤ６１）を介して、各半導体素子１０Ｂの第２電極１１２（ゲート電極）に導通する。
一対の検出層２５Ａ，２５Ｂは、導電性を有しており、その構成材料は、たとえば銅あるいは銅合金である。一対の検出層２５Ａ，２５Ｂは、図３に示すように、各々が奥行き方向ｙに延びる帯状である。検出層２５Ａは、図３、図９および図１０に示すように、ゲート層２４Ａとともに絶縁層２３Ａ上に配置されている。検出層２５Ａは、平面視において、絶縁層２３Ａ上において、ゲート層２４Ａの隣に位置し、ゲート層２４Ａから離間している。本実施形態においては、検出層２５Ａは、幅方向ｘにおいて、ゲート層２４Ａよりも複数の半導体素子１０Ａの近くに配置されている。よって、検出層２５Ａは、ゲート層２４Ａの幅方向ｘ１側に位置する。なお、ゲート層２４Ａと検出層２５Ａとの幅方向ｘにおける配置は、反対であってもよい。検出層２５Ａは、ワイヤ部材６（後述する検出ワイヤ６２）を介して、各半導体素子１０Ａの第１電極１１１（ソース電極）に導通する。検出層２５Ｂは、図３、図９および図１０に示すように、ゲート層２４Ｂとともに絶縁層２３Ｂ上に配置されている。検出層２５Ｂは、平面視において、絶縁層２３Ｂ上において、ゲート層２４Ｂの隣に位置し、ゲート層２４Ｂから離間している。本実施形態においては、検出層２５Ｂは、ゲート層２４Ｂよりも複数の半導体素子１０Ｂの近くに配置されている。よって、検出層２５Ｂは、ゲート層２４Ｂの幅方向ｘ２側に位置する。なお、ゲート層２４Ｂと検出層２５Ｂとの幅方向ｘにおける配置は、反対であってもよい。検出層２５Ｂは、ワイヤ部材６（後述する検出ワイヤ６２）を介して、各半導体素子１０Ｂの第１電極１１１（ソース電極）に導通する。
複数の導電性接合層３の各々は、焼結処理によって形成された焼結金属からなる。各導電性接合層３の構成材料は、本実施形態においては焼結銀であるが、これに限定されず、焼結銅などの他の焼結金属であってもよい。各導電性接合層３は、多数の微細孔を有する多孔質であり、本実施形態においては、当該微細孔が空隙であるものとする。なお、当該微細孔にたとえばエポキシ樹脂が充填されていてもよい。すなわち、各導電性接合層３は、エポキシ樹脂を含有した焼結金属であってもよい。ただし、エポキシ樹脂の含有量が多いと、導電性接合層３の導電性を低下させるため、半導体装置Ａ１における電流量を考慮してエポキシ樹脂の含有量を設定する。導電性接合層３は、焼結用金属材料を、上記焼結処理することで、形成されうる。本実施形態においては、各導電性接合層３は、たとえば図１１に示すように、フィレットが形成されている。なお、各導電性接合層３に、フィレットが形成されていなくてもよい。
本実施形態において、複数の導電性接合層３は、複数の素子接合層３１Ａ，３１Ｂ、複数のリード接合層３２および複数のブロック接合層３３を含んでいる。
複数の素子接合層３１Ａの各々は、各半導体素子１０Ａを導電性基板２２Ａに接合するためのものである。各素子接合層３１Ａは、各半導体素子１０Ａの素子裏面１０２と導電性基板２２Ａとの間に介在し、当該半導体素子１０Ａの裏面電極１２と導電性基板２２Ａとを導通させている。各素子接合層３１Ａは、その厚さがおよそ２０〜８０μｍである。当該厚さは、半導体素子１０Ａと導電性基板２２Ａとの間に介在する部分の厚さ方向ｚ寸法である。なお、各素子接合層３１Ａの厚さはこれに限定されない。各素子接合層３１Ａは、幅方向ｘに見て、そのすべてが導電性基板２２Ｂに重なっている。
複数の素子接合層３１Ｂの各々は、各半導体素子１０Ｂを導電性基板２２Ｂに接合するためのものである。各素子接合層３１Ｂは、各半導体素子１０Ｂの素子裏面１０２と導電性基板２２Ｂとの間に介在し、当該半導体素子１０Ｂの裏面電極１２と導電性基板２２Ｂとを導通させている。各素子接合層３１Ｂは、その厚さが各素子接合層３１Ａと同様におよそ２０〜８０μｍである。当該厚さは、半導体素子１０Ｂと導電性基板２２Ｂとの間に介在する部分の厚さ方向ｚ寸法である。なお、各素子接合層３１Ｂの厚さはこれに限定されない。
複数のリード接合層３２の各々は、各リード部材５１の一部を各半導体素子１０Ａに接合するためのものである。具体的には、各リード接合層３２は、各半導体素子１０Ａの素子主面１０１と各リード部材５１の一部（後述する第１接合部５１１）との間に介在し、当該半導体素子１０Ａの主面電極１１（第１電極１１１）と当該リード部材５１とを導通させている。各リード接合層３２は、その厚さがおよそ２０〜８０μｍである。当該厚さは、半導体素子１０Ａとリード部材５１との間に介在する部分の厚さ方向ｚ寸法である。なお、各リード接合層３２の厚さは、これに限定されない。各リード接合層３２は、幅方向ｘに見て、フィレットを除いて、導電性基板２２Ｂに重なる。本実施形態においては、リード接合層３２が特許請求の範囲に記載の「導電性接合層」に相当する。
複数のブロック接合層３３は、複数のブロック電極４８をそれぞれ、各半導体素子１０Ｂに接合するためのものである。具体的には、各ブロック接合層３３は、各半導体素子１０Ｂの素子主面１０１と各ブロック接合層３３の厚さ方向ｚ２を向く面との間に介在し、当該半導体素子１０Ｂの主面電極１１（第１電極１１１）と当該ブロック電極４８とを導通させている。各ブロック接合層３３は、その厚さがおよそ２０〜８０μｍである。当該厚さは、半導体素子１０Ｂとブロック電極４８との間に介在する部分の厚さ方向ｚ寸法である。なお、各ブロック接合層３３の厚さは、これに限定されない。
２つの入力端子４１，４２はそれぞれ、金属板である。当該金属板の構成材料は、銅または銅合金である。本実施形態において、２つの入力端子４１，４２はともに、厚さ方向ｚの寸法がおよそ０．８ｍｍであるが、これに限定されない。２つの入力端子４１，４２はともに、図３、図９および図１０に示すように、半導体装置Ａ１において幅方向ｘ２寄りに位置する。２つの入力端子４１，４２の間には、たとえば電源電圧が印加される。なお、入力端子４１，４２には、図示しない電源（図示略）から直接電源電圧が印加されてもよいし、入力端子４１，４２を挟み込むようにバスバー（図示略）を接続し、当該バスバーを介して、印加されてもよい。また、スナバ回路などを並列に接続してもよい。入力端子４１は、正極（Ｐ端子）であり、入力端子４２は、負極（Ｎ端子）である。入力端子４２は、厚さ方向ｚにおいて、入力端子４１および導電性基板２２Ａの双方に対して離間して配置されている。
入力端子４１は、図３および図９に示すように、パッド部４１１および端子部４１２を有する。
パッド部４１１は、入力端子４１のうち、封止樹脂７に覆われた部分である。パッド部４１１の幅方向ｘ１側の端部は、櫛歯状となっており、複数の櫛歯部４１１ａを含んでいる。なお、パッド部４１１は、複数の櫛歯部４１１ａを含まず、平面視において矩形状であってもよい。複数の櫛歯部４１１ａの各々は、導電性基板２２Ａの主面２２１Ａに導通接合されている。本実施形態においては、パッド部４１１の各櫛歯部４１１ａは、レーザ光を用いた溶接手法（以下、「レーザ溶接」という。）によって、導電性基板２２Ａに接合されている。本実施形態におけるレーザ光は、特に限定されないが、たとえば緑色のＹＡＧレーザである。なお、各櫛歯部４１１ａと導電性基板２２Ａとの接合は、レーザ溶接による接合ではなく、超音波接合であってもよいし、導電性接合材を用いた接合であってもよい。レーザ溶接による接合の場合には、図３および図９に示すように、溶接痕Ｍ４１が形成される。
端子部４１２は、入力端子４１のうち、封止樹脂７から露出した部分である。端子部４１２は、図３、図５、図６、図８および図９に示すように、平面視において、封止樹脂７から幅方向ｘ２に延びている。
入力端子４２は、図３および図９に示すように、パッド部４２１および端子部４２２を有する。
パッド部４２１は、入力端子４２のうち、封止樹脂７に覆われた部分である。パッド部４２１は、連結部４２１ａおよび複数の延出部４２１ｂを含んでいる。連結部４２１ａは、奥行き方向ｙに延びる帯状である。連結部４２１ａは、端子部４２２に繋がっている。複数の延出部４２１ｂは、連結部４２１ａから幅方向ｘ１に向けて延びる帯状である。本実施形態においては、各延出部４２１ｂは、連結部４２１ａから、平面視において半導体素子１０Ｂに重なるまで延びている。複数の延出部４２１ｂは、平面視において、奥行き方向ｙに並んでおり、かつ、互いに離間している。各延出部４２１ｂは、その先端部分が、平面視において、各ブロック電極４８に重なっている。当該先端部分は、レーザ光を用いたレーザ溶接によって、ブロック電極４８に接合されている。本実施形態においては、先端部分は、延出部４２１ｂのうち、幅方向ｘにおいて連結部４２１ａに繋がる側と反対側であって、幅方向ｘ１側の端縁部分である。なお、各延出部４２１ｂと各ブロック電極４８との接合は、レーザ溶接による接合ではなく、超音波接合であってもよいし、導電性接合材を用いた接合であってもよい。レーザ溶接による接合の場合には、図３、図４および図９に示すように、溶接痕Ｍ４２が形成される。
端子部４２２は、入力端子４２のうち、封止樹脂７から露出した部分である。端子部４２２は、図３、図５、図８および図９に示すように、平面視において、封止樹脂７から幅方向ｘ２に延びている。端子部４２２は、平面視矩形状である。端子部４２２は、図３、図８および図９に示すように、平面視において、入力端子４１の端子部４１２に重なっている。端子部４２２は、端子部４１２に対して、厚さ方向ｚ２に離間している。なお、本実施形態においては、端子部４２２の形状は、端子部４１２の形状と同一である。
出力端子４３は、金属板である。当該金属板の構成材料は、たとえば銅または銅合金である。出力端子４３は、図３および図９に示すように、半導体装置Ａ１において幅方向ｘ１寄りに位置する。複数の半導体素子１０により電力変換された交流電力（電圧）は、この出力端子４３から出力される。
出力端子４３は、図３および図９に示すように、パッド部４３１および端子部４３２を含んでいる。
パッド部４３１は、出力端子４３のうち、封止樹脂７に覆われた部分である。パッド部４３１の幅方向ｘ２側の部分は、櫛歯状となっており、複数の櫛歯部４３１ａを含んでいる。なお、パッド部４３１は、複数の櫛歯部４３１ａを含まず、平面視において矩形状であってもよい。複数の櫛歯部４３１ａの各々は、導電性基板２２Ｂの主面２２１Ｂに導通接合されている。本実施形態においては、パッド部４３１の各櫛歯部４３１ａは、レーザ光を用いたレーザ溶接によって、導電性基板２２Ｂに接合されている。なお、各櫛歯部４３１ａと導電性基板２２Ｂとの接合は、レーザ溶接による接合ではなく、超音波接合であってもよいし、導電性接合材を用いた接合であってもよい。レーザ溶接による接合の場合には、図３および図９に示すように、溶接痕Ｍ４３が形成される。
端子部４３２は、出力端子４３のうち、封止樹脂７から露出した部分である。端子部４３２は、図３、図５、図６、図７および図９に示すように、封止樹脂７から幅方向ｘ１に延び出ている。
一対のゲート端子４４Ａ，４４Ｂは、図１〜図６に示すように、奥行き方向ｙにおいて、各導電性基板２２Ａ，２２Ｂの隣に位置する。ゲート端子４４Ａには、複数の半導体素子１０Ａを駆動させるためのゲート電圧が印加される。ゲート端子４４Ｂには、複数の半導体素子１０Ｂを駆動させるためのゲート電圧が印加される。
一対のゲート端子４４Ａ，４４Ｂはともに、図３および図４に示すように、パッド部４４１および端子部４４２を有する。各ゲート端子４４Ａ，４４Ｂにおいて、パッド部４４１は、封止樹脂７に覆われている。これにより、各ゲート端子４４Ａ，４４Ｂは、封止樹脂７に支持されている。なお、パッド部４４１の表面には、たとえば銀めっきが施されていてもよい。端子部４４２は、パッド部４４１に繋がり、かつ、封止樹脂７から露出している。端子部４４２は、幅方向ｘに見て、Ｌ字状をなしている。
一対の検出端子４５Ａ，４５Ｂは、図１〜図６に示すように、幅方向ｘにおいて一対のゲート端子４４Ａ，４４Ｂの隣に位置する。検出端子４５Ａから、複数の半導体素子１０Ａの各主面電極１１（第１電極１１１）に印加される電圧（ソース電流に対応した電圧）が検出される。検出端子４５Ｂから、複数の半導体素子１０Ｂの各主面電極１１（第１電極１１１）に印加される電圧（ソース電流に対応した電圧）が検出される。
一対の検出端子４５Ａ，４５Ｂはともに、図３および図４に示すように、パッド部４５１および端子部４５２を有する。各検出端子４５Ａ，４５Ｂにおいて、パッド部４５１は、封止樹脂７に覆われている。これにより、各検出端子４５Ａ，４５Ｂは、封止樹脂７に支持されている。なお、パッド部４５１の表面には、たとえば銀めっきが施されていてもよい。端子部４５２は、パッド部４５１に繋がり、かつ、封止樹脂７から露出している。端子部４５２は、幅方向ｘに見て、Ｌ字状をなしている。
複数のダミー端子４６は、図１〜図６に示すように、幅方向ｘにおいて一対の検出端子４５Ａ，４５Ｂに対して一対のゲート端子４４Ａ，４４Ｂとは反対側に位置する。本実施形態においては、ダミー端子４６の数は６つである。このうち３つのダミー端子４６は、幅方向ｘの一方側（幅方向ｘ２）に位置する。残り３つのダミー端子４６は、幅方向ｘの他方側（幅方向ｘ１）に位置する。なお、複数のダミー端子４６は、上記した構成に限定されない。また、複数のダミー端子４６を備えない構成としてもよい。
複数のダミー端子４６の各々は、図３および図４に示すように、パッド部４６１および端子部４６２を有する。各ダミー端子４６において、パッド部４６１は、封止樹脂７に覆われている。これにより、複数のダミー端子４６は、封止樹脂７に支持されている。なお、パッド部４６１の表面には、たとえば銀めっきが施されていてもよい。端子部４６２は、パッド部４６１に繋がり、かつ、封止樹脂７から露出している。端子部４６２は、幅方向ｘに見て、Ｌ字状をなしている。なお、端子部４６２の形状は、一対のゲート端子４４Ａ，４４Ｂの各端子部４４２の形状、および、一対の検出端子４５Ａ，４５Ｂの各端子部４５２の形状と同一である。
一対の側方端子４７Ａ，４７Ｂは、図３に示すように、平面視において、封止樹脂７の奥行き方向ｙ１側の端縁部分であり、かつ、封止樹脂７の幅方向ｘの各端縁部分に重なっている。側方端子４７Ａは、導電性基板２２Ａに接合されており、幅方向ｘ２を向く端面を除いて、封止樹脂７に覆われている。側方端子４７Ｂは、導電性基板２２Ｂに接合されており、幅方向ｘ１を向く端面を除いて封止樹脂７に覆われている。本実施形態においては、各側方端子４７Ａ，４７Ｂは、平面視において、そのすべてが封止樹脂７に重なる。側方端子４７Ａ，４７Ｂはそれぞれ、レーザ光を用いたレーザ溶接によって、導電性基板２２Ａ，２２Ｂにそれぞれ接合されている。なお、側方端子４７Ａと導電性基板２２Ａとの接合、および、側方端子４７Ｂと導電性基板２２Ｂとの接合はそれぞれ、レーザ溶接による接合ではなく、超音波接合であってもよいし、導電性接合材を用いた接合であってもよい。レーザ溶接による接合の場合には、図３および図１０に示すように溶接痕Ｍ４７が形成される。各側方端子４７Ａ，４７Ｂは、一部が平面視において屈曲しており、また、他の一部が厚さ方向ｚに屈曲している。なお、各側方端子４７Ａ，４７Ｂの構成は、これに限定されない。たとえば、平面視において、封止樹脂７からそれぞれ突き出るまで延びていてもよい。また、半導体装置Ａ１は各側方端子４７Ａ，４７Ｂを備えていなくてもよい。
一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂおよび複数のダミー端子４６は、図１〜図６に示すように、平面視において、幅方向ｘに沿って配列されている。半導体装置Ａ１において、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対の側方端子４７Ａ，４７Ｂは、いずれも同一のリードフレームから形成される。
複数のブロック電極４８は、図３および図９に示すように、入力端子４２の一部と各半導体素子１０Ｂの素子主面１０１との間に介在し、入力端子４２と各半導体素子１０Ｂの主面電極１１（第１電極１１１）とを導通させる。よって、入力端子４２は、複数のブロック電極４８を介して、各半導体素子１０Ｂの第１電極１１１に導通する。各ブロック電極４８は、導電性接合層３（ブロック接合層３３）によって、各半導体素子１０Ｂの第１電極１１１と接合されている。各ブロック電極４８は、平面視において、各半導体素子１０Ｂおよび入力端子４２の延出部４２ｂの先端部分に重なる。そして、各ブロック電極４８は、レーザ接合によって、入力端子４２の各延出部４２１ｂの先端部分と接合されている。各ブロック電極４８は、導電性を有する。各ブロック電極４８の構成材料は、特に限定されないが、たとえばＣｕ（銅）、ＣｕＭｏ（銅モリブデン）の複合材、ＣＩＣ（Copper-Inver-Copper）の複合材などが用いられる。本実施形態においては、各ブロック電極
４８は、平面視形状が矩形である角柱状である。なお、各ブロック電極４８の形状は、これに限定されず、平面視形状が円形の円柱状であってもよい。
絶縁板４９は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。絶縁板４９の一部は、平板であって、図３、図５、図８、図９および図１０に示すように、厚さ方向ｚにおいて入力端子４１の端子部４１２と、入力端子４２の端子部４２２とに挟まれている。平面視において、入力端子４１は、その全部が絶縁板４９に重なっている。また、平面視において、入力端子４２は、パッド部４２１の一部と端子部４２２の全部とが絶縁板４９に重なっている。絶縁板４９により、２つの入力端子４１，４２が互いに絶縁されている。絶縁板４９の一部（幅方向ｘ１側の部分）は、封止樹脂７に覆われている。
絶縁板４９は、図３および図９に示すように、介在部４９１および延出部４９２を有する。介在部４９１は、厚さ方向ｚにおいて、入力端子４１の端子部４１２と、入力端子４２の端子部４２２との間に介在する。介在部４９１は、その全部が端子部４１２と端子部４２２とに挟まれている。延出部４９２は、介在部４９１から端子部４１２および端子部４２２よりもさらに、幅方向ｘ２に向けて延びている。
複数のリード部材５１は、各半導体素子１０Ａと導電性基板２２Ｂとを接続するものである。各リード部材５１の構成材料は、たとえば銅である。なお、当該構成材料は、ＣＩＣなどのクラッド材であってもよい。各リード部材５１は、図３および図４に示すように、平面視において、幅方向ｘに延びる矩形状である。各リード部材５１は、平板状の接続部材である。本実施形態においては、各リード部材５１は、その厚さ方向ｚの寸法（厚さ）が、およそ１６０〜２５０μｍである。なお、各リード部材５１の厚さは、これに限定されない。各リード部材５１は、導電性基板２２Ｂの主面２２１Ｂよりも厚さ方向ｚ２が向く方向に配置されている。各リード部材５１が、特許請求の範囲に記載の「接続部材」に相当する。
各リード部材５１は、第１接合部５１１、第２接合部５１２および連絡部５１３を含んでいる。
第１接合部５１１は、導電性接合層３（リード接合層３２）を介して、半導体素子１０Ａの主面電極１１（第１電極１１１）に接合された部分である。第１接合部５１１は、平面視において、半導体素子１０Ａの第１電極１１１、リード接合層３２および半導体素子１０Ａに重なる。
第２接合部５１２は、図３、図１０および図１１に示すように、レーザ溶接によって、導電性基板２２Ｂに接合された部分である。第２接合部５１２には、レーザ溶接による溶接痕Ｍ５１が形成されている。
連絡部５１３は、第１接合部５１１と第２接合部５１２とに繋がる部分である。連絡部５１３は、幅方向ｘに見て、第１接合部５１１および第２接合部５１２の両方に重なる。
各リード部材５１は、リード主面５１ａを有する。リード主面５１ａは、厚さ方向ｚ２を向く。本実施形態において、リード主面５１ａは、略平坦である。リード主面５１ａは、第１接合部５１１、第２接合部５１２および連絡部５１３の厚さ方向ｚ２を向くそれぞれの面を含んでいる。
複数のワイヤ部材６の各々は、いわゆるボンディングワイヤである。各ワイヤ部材６は、導電性を有しており、その構成材料は、たとえばアルミニウム、金、銅のいずれかである。本実施形態において、複数のワイヤ部材６は、図３および図４に示すように、複数のゲートワイヤ６１、複数の検出ワイヤ６２、一対の第１接続ワイヤ６３および一対の第２接続ワイヤ６４を含んでいる。
複数のゲートワイヤ６１の各々は、図３および図４に示すように、その一端が各半導体素子１０の第２電極１１２（ゲート電極）に接合され、その他端が一対のゲート層２４Ａ、２４Ｂのいずれかに接合されている。複数のゲートワイヤ６１には、各半導体素子１０Ａの第２電極１１２とゲート層２４Ａとを導通させるものと、各半導体素子１０Ｂの第２電極１１２とゲート層２４Ｂとを導通させるものとがある。
複数の検出ワイヤ６２の各々は、図３および図４に示すように、その一端が各半導体素子１０の第１電極１１１（ソース電極）に接合され、その他端が一対の検出層２５Ａ，２５Ｂのいずれかに接合されている。複数の検出ワイヤ６２には、各半導体素子１０Ａの第１電極１１１と検出層２５Ａとを導通させるものと、各半導体素子１０Ｂの第１電極１１１と検出層２５Ｂとを導通させるものとがある。
一対の第１接続ワイヤ６３は、図３および図４に示すように、その一方がゲート層２４Ａとゲート端子４４Ａとを接続し、その他方がゲート層２４Ｂとゲート端子４４Ｂとを接続する。一方の第１接続ワイヤ６３は、一端がゲート層２４Ａに接合され、他端がゲート端子４４Ａのパッド部４４１に接合されており、これらを導通している。他方の第１接続ワイヤ６３は、一端がゲート層２４Ｂに接合され、他端がゲート端子４４Ｂのパッド部４４１に接合されており、これらを導通している。
一対の第２接続ワイヤ６４は、図３および図４に示すように、その一方が検出層２５Ａと検出端子４５Ａとを接続し、その他方が検出層２５Ｂと検出端子４５Ｂとを接続する。一方の第２接続ワイヤ６４は、一端が検出層２５Ａに接合され、他端が検出端子４５Ａのパッド部４５１に接合されており、これらを導通している。他方の第２接続ワイヤ６４は、一端が検出層２５Ｂに接合され、他端が検出端子４５Ｂのパッド部４５１に接合されており、これらを導通している。
封止樹脂７は、図１〜図３および図５〜図１０に示すように、複数の半導体素子１０、支持基板２０の一部、複数の導電性接合層３、各端子４０の一部ずつ、複数のリード部材５１、複数のワイヤ部材６を覆っている。封止樹脂７の構成材料は、たとえばエポキシ樹脂である。封止樹脂７は、図１〜図３および図５〜図１０に示すように、樹脂主面７１、樹脂裏面７２および複数の樹脂側面７３１〜７３４を有している。
樹脂主面７１および樹脂裏面７２は、図５および図７〜図１０に示すように、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く。樹脂主面７１は、厚さ方向ｚ２を向き、樹脂裏面７２は、厚さ方向ｚ１を向く。樹脂裏面７２は、図６に示すように、平面視において、絶縁基板２１の裏面２１２を囲む枠状である。絶縁基板２１の裏面２１２は、当該樹脂裏面７２から露出する。複数の樹脂側面７３１〜７３４の各々は、樹脂主面７１および樹脂裏面７２の双方に繋がり、かつ、厚さ方向ｚにおいてこれらに挟まれている。本実施形態においては、樹脂側面７３１，７３２は、幅方向ｘにおいて、離間し、かつ、互いに反対側を向く。樹脂側面７３１は、幅方向ｘ２を向き、樹脂側面７３２は、幅方向ｘ１を向く。また、樹脂側面７３３，７３４は、奥行き方向ｙにおいて、離間し、かつ、互いに反対側を向く。樹脂側面７３３は、奥行き方向ｙ２を向き、樹脂側面７３４は、奥行き方向ｙ１を向く。
本実施形態においては、封止樹脂７は、図５、図６、図９および図１０に示すように、各々が樹脂裏面７２から厚さ方向ｚに窪んだ複数の凹部７５を含んでいる。なお、封止樹脂７は、これらの凹部７５を含んでいなくてもよい。複数の凹部７５の各々は、奥行き方向ｙに延びており、平面視において、樹脂裏面７２の、奥行き方向ｙ１の端縁から奥行き方向ｙ２の端縁まで繋がっている。本実施形態においては、複数の凹部７５は、平面視において、絶縁基板２１の裏面２１２を挟んで、幅方向ｘにそれぞれ３つずつ形成されている。
次に、第１実施形態にかかる半導体装置Ａ１の製造方法について説明する。
まず、支持基板２０を準備する。支持基板２０を準備する工程（支持基板準備工程）では、主面２１１を有する絶縁基板２１と、主面２２１Ａを有する導電性基板２２Ａ、主面２２１Ｂを有する導電性基板２２Ｂとを準備する。導電性基板２２Ａと導電性基板２２Ｂとは、平面視矩形状の金属板である。導電性基板２２Ａ，２２Ｂは、厚さ方向ｚの寸法が異なっており、導電性基板２２Ｂの方が大きい。この厚さ方向ｚの寸法差は、およそ１００〜５００μｍである。そして、絶縁基板２１の主面２１１上に、接合材２２０Ａを用いて導電性基板２２Ａを接合し、接合材２２０Ｂを用いて導電性基板２２Ｂを接合する。このとき、導電性基板２２Ａ，２２Ｂは、導電性基板２２Ａ，２２Ｂの主面２２１Ａ，２２１Ｂをともに絶縁基板２１の主面２１１と同じ方向を向けて、かつ、導電性基板２２Ａ，２２Ｂを互いに離間させて配置する。導電性基板２２Ａ，２２Ｂはともに、絶縁基板２１の主面２１１上に配置される。このため、上記した厚さ方向ｚの寸法差によって、導電性基板２２Ａの主面２２１Ａと導電性基板２２Ｂの主面２２１Ｂとに段差が生じる。主面２１１Ａと主面２１１Ｂとの厚さ方向ｚにおける離間距離は、導電性基板２２Ａと導電性基板２２Ｂとの厚さ寸法差と同じ、およそ１００〜５００μｍである。そして、導電性基板２２Ａ，２２Ｂ上に、一対の絶縁層２３Ａ，２３Ｂ、一対のゲート層２４Ａ，２４Ｂ、および、一対の検出層２５Ａ，２５Ｂを接合する。なお、絶縁層２３Ａ、ゲート層２４Ａおよび検出層２５Ａを導電性基板２２Ａに接合してから、当該導電性基板２２Ａを絶縁基板２１に接合してもよい。同様に、絶縁層２３Ｂ、ゲート層２４Ｂおよび検出層２５Ｂを導電性基板２２Ｂに接合してから、当該導電性基板２２Ｂを絶縁基板２１に接合してもよい。
次いで、複数の焼結用金属材料３０１Ａを形成する。各焼結用金属材料３０１Ａは、素子接合層３１Ａの基となるものである。本実施形態においては、各焼結用金属材料３０１Ａとして、ペースト状の焼結用銀を用いる。このペースト状の焼結用銀は、溶媒中に、マイクロサイズあるいはナノサイズの銀粒子が混ぜ合わさったものである。本実施形態においては、焼結用銀の溶媒は、エポキシ樹脂を含んでいない（あるいはほとんど含んでいない）。焼結用金属材料３０１Ａを形成する工程（第１焼結用金属材料形成工程）においては、たとえばマスクを用いたスクリーン印刷によって、各焼結用金属材料３０１Ａを、導電性基板２２Ａ上に塗布する。複数の焼結用金属材料３０１Ａの形成方法は、上記したスクリーン印刷に限定されない。たとえば、ディスペンサーによって、焼結用金属材料３０１Ａを塗布してもよい。塗布された焼結用金属材料３０１Ａの厚さは、およそ５０〜３００μｍである。
次いで、複数の焼結用金属材料３０１Ａの乾燥処理を行う。この乾燥処理を行う工程（第１乾燥工程）では、各焼結用金属材料３０１Ａを、およそ１４０℃の温度で、およそ２０ｍｉｎの間、加熱する。なお、加熱条件は、これに限定されない。これにより、各焼結用金属材料３０１Ａの溶媒が気化する。
次いで、複数の焼結用金属材料３０１Ａ上にそれぞれ１つずつ半導体素子１０Ａを載置する。半導体素子１０Ａを載置する工程（第１マウント工程）においては、導電性基板２２Ａと半導体素子１０Ａの素子裏面１０２とが対向した姿勢で、各半導体素子１０Ａを導電性基板２２Ａ上に載置する。
次いで、焼結用金属材料３０２を複数の半導体素子１０Ａの上に、それぞれ形成する。焼結用金属材料３０２は、リード接合層３２の基となるものである。本実施形態においては、各焼結用金属材料３０２として、プリフォーム状の焼結用銀を用いる。このプリフォーム状の焼結用銀は、たとえば上記したペースト状の焼結用銀を乾燥処理した後、所定の形状に成形されたものである。なお、所定の形状に成形された後に、乾燥処理させたものでもよい。焼結用金属材料３０２を形成する工程（第２焼結用金属材料形成工程）においては、複数の焼結用金属材料３０２を、複数の半導体素子１０Ａの上にそれぞれ１つずつ載置する。載置される焼結用金属材料３０３の厚さはおよそ２０〜１４０μｍである。
次いで、複数のリード部材５１を用いて、各半導体素子１０Ａと導電性基板２２Ｂとを接続する。このリード部材５１を接続する工程（リード接続工程）においては、平面視において、各リード部材５１の幅方向ｘの一方側（幅方向ｘ２側）の端縁部分が焼結用金属材料３０２に重なり、かつ、各リード部材５１の幅方向ｘの他方側（幅方向ｘ１側）の端縁部分が導電性基板２２Ｂに重なるように、載置する。このとき、各リード部材５１は、厚さ方向ｚに直交する平面（ｘ−ｙ平面）に略平行した姿勢で、載置される。
次いで、各焼結用金属材料３０１Ａ，３０２を焼結金属にするための加圧加熱処理を行う。この加圧加熱処理を行う工程（第１加圧加熱工程）においては、図１３に示すように、加圧部材８０によって、各リード部材５１のリード主面５１ａ側から各リード部材５１を押さえ付けることで、複数の焼結用金属材料３０１Ａ，３０２に押圧力を加える。加圧部材８０の押圧面には、緩衝材（たとえば、カーボン製やテフロン（登録商標）製など）が取り付けられていてもよい。このとき、各リード部材５１がｘ−ｙ平面に略平行した姿勢で載置されているため、加圧部材８０は、各リード部材５１のリード主面５１ａに均等に接する。そして、リード部材５１を介して加圧された焼結用金属材料３０１Ａ，３０２を、たとえばおよそ２５０℃の温度でおよそ９０ｓｅｃの間、加熱する。なお、加熱条件は、これに限定されない。これにより、複数の焼結用金属材料３０１Ａ，３０２のそれぞれにおいて、銀粒子同士が結合し、焼結金属となる。第１加圧加熱工程によって、焼結用金属材料３０１Ａが導電性接合層３の素子接合層３１Ａとなり、焼結用金属材料３０２が導電性接合層３のリード接合層３２となる。また、これらの素子接合層３１Ａおよびリード接合層３２には、フィレットが形成される。なお、本開示における焼結処理とは、ペースト状の焼結用金属材料を焼結金属にする場合には、乾燥処理および加圧加熱処理を合わせた処理のことであり、プリフォーム上の焼結用金属材料を焼結金属にする場合には、加圧加熱処理のことである。
次いで、各リード部材５１の上記他方側（幅方向ｘ１側）の端縁部分と導電性基板２２Ｂとを接合する。各リード部材５１を接合する工程（リード接合工程）は、レーザ溶接による。レーザ溶接で用いるレーザ光は、特に限定されないが、たとえば緑色のＹＡＧレーザである。これにより、溶接痕Ｍ５１が形成され、各リード部材５１と導電性基板２２Ｂとが導通接合される。
次いで、複数の焼結用金属材料３０１Ｂを形成する。各焼結用金属材料３０１Ｂは、素子接合層３１Ｂの基となるものである。本実施形態においては、各焼結用金属材料３０１Ｂとして、各焼結用金属材料３０１Ａと同じく、ペースト状の焼結用銀を用いる。焼結用金属材料３０１Ｂを形成する工程（第３焼結用金属材料形成工程）においては、第１焼結用金属材料形成工程と同じく、たとえばマスクを用いたスクリーン印刷によって、各焼結用金属材料３０１Ｂを、導電性基板２２Ｂ上に塗布する。なお、複数の焼結用金属材料３０１Ｂの形成方法は、上記したスクリーン印刷に限定されない。たとえば、ディスペンサーによって、焼結用金属材料３０１Ｂを塗布してもよい。塗布された焼結用金属材料３０１Ｂの厚さは、およそ５０〜１００μｍである。
次いで、複数の焼結用金属材料３０１Ｂの乾燥処理を行う。この乾燥処理を行う工程（第２乾燥工程）では、各焼結用金属材料３０１Ｂを、およそ１４０℃の温度で、およそ２０ｍｉｎの間、加熱する。なお、加熱条件は、これに限定されない。これにより、各焼結用金属材料３０１Ｂの溶媒が気化する。
次いで、複数の焼結用金属材料３０１Ｂ上にそれぞれ１つずつ半導体素子１０Ｂを載置する。半導体素子１０Ｂを載置する工程（第２マウント工程）においては、導電性基板２２Ｂと半導体素子１０Ｂの素子裏面１０２とが対向した姿勢で、各半導体素子１０Ｂを導電性基板２２Ｂ上に載置する。
次いで、焼結用金属材料３０３を複数の半導体素子１０Ｂの上にそれぞれ形成する。焼結用金属材料３０３は、ブロック接合層３３の基となるものである。本実施形態においては、各焼結用金属材料３０３として、焼結用金属材料３０２と同じく、プリフォーム状の焼結用銀を用いる。焼結用金属材料３０３を形成する工程（第４焼結用金属材料形成工程）においては、図１４に示すように、複数の焼結用金属材料３０３を、複数の半導体素子１０Ｂの上にそれぞれ１つずつ載置する。なお、図１４においては、焼結用金属材料３０３にフィレットが形成されているが、第４焼結用金属材料形成工程後の焼結用金属材料３０３は、厚さ方向ｚに平行な断面形状が略矩形である。載置される焼結用金属材料３０３の厚さはおよそ２０〜１４０μｍである。
次いで、図１４に示すように、複数の焼結用金属材料３０３上にそれぞれ１つずつブロック電極４８を載置する。このブロック電極４８を載置する工程を、ブロック電極載置工程とする。
次いで、各焼結用金属材料３０１Ｂ，３０３を焼結金属にするための加圧加熱処理を行う。この加圧加熱処理を行う工程（第２加圧加熱工程）においては、図１４に示すように、加圧部材８０とは異なる加圧部材８１によって、各ブロック電極４８を上方から押さえ付けることで、複数の焼結用金属材料３０１Ｂ，３０３に押圧力を加える。なお、加圧部材８０と加圧部材１とが同じものであってもよい。そして、ブロック電極４８を介して、加圧された焼結用金属材料３０１Ｂ，３０３を、たとえばおよそ２５０℃の温度でおよそ９０ｓｅｃの間、加熱する。なお、加熱条件は、これに限定されない。これにより、複数の焼結用金属材料３０１Ｂ，３０３のそれぞれにおいて、銀粒子同士が結合し、焼結金属となる。第２加圧加熱工程によって、焼結用金属材料３０１Ｂが導電性接合層３の素子接合層３１Ｂとなり、焼結用金属材料３０３が導電性接合層３のブロック接合層３３となる。また、これらの素子接合層３１Ｂとブロック接合層３３とには、フィレットが形成される。
次いで、複数の端子４０を接合する。各端子４０を接合する工程（端子接合工程）は、次に示す処理を含んでいる。なお、以下に示す処理の順序は特に限定されない。入力端子４１の接合においては、櫛歯部４１１ａを導電性基板２２Ａの主面２２１Ａに接合する。当該接合は、レーザ溶接による接合であってもよいし、超音波接合であってもよい。出力端子４３の接合においては、櫛歯部４３１ａを導電性基板２２Ｂの主面２２１Ｂに接合する。当該接合は、レーザ溶接による接合であってもよいし、超音波接合であってもよい。入力端子４２の接合においては、絶縁板４９を間に挟んで、入力端子４１およびブロック電極４８に接合する。このとき、入力端子４２の複数の延出部４２１ｂの各端縁部分が、各ブロック電極４８に当接し、平面視において各ブロック電極４８に重なる。入力端子４２の接合において、絶縁板４９との接合では図示しない接着材によって接着され、ブロック電極４８との接合ではレーザ溶接による。一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対の側方端子４７Ａ，４７Ｂは、１つのリードフレーム上に形成されており、これらは繋がっている。そして、当該リードフレームにおける側方端子４７Ａ，４７Ｂに対応する部分をそれぞれ導電性基板２２Ａの主面２２１Ａおよび導電性基板２２Ｂの主面２２１Ｂに接合する。当該接合は、レーザ溶接による接合であってもよいし、超音波接合であってもよい。
次いで、複数のワイヤ部材６を形成する。ワイヤ部材６を形成する工程（ワイヤ形成工程）においては、たとえば周知のワイヤボンダを用いる。ワイヤ形成工程においては、各半導体素子１０Ａの第２電極１１２とゲート層２４Ａとを接続する複数のゲートワイヤ６１と、各半導体素子１０Ｂの第２電極１１２とゲート層２４Ｂとを接続する複数のゲートワイヤ６１とを形成する。また、各半導体素子１０Ａの第１電極１１１と検出層２５Ａとを接続する複数の検出ワイヤ６２と、各半導体素子１０Ｂの第１電極１１１と検出層２５Ｂとを接続する複数の検出ワイヤ６２とを形成する。さらに、ゲート層２４Ａとゲート端子４４Ａとを接続する第１接続ワイヤ６３と、ゲート層２４Ｂとゲート端子４４Ｂとを接続する第１接続ワイヤ６３とを形成する。そして、検出層２５Ａと検出端子４５Ａとを接続する第２接続ワイヤ６４と、検出層２５Ｂと検出端子４５Ｂとを接続する第２接続ワイヤ６４とを形成する。なお、複数のワイヤ部材６の形成順序は、特に限定されない。
次いで、封止樹脂７を形成する。封止樹脂７を形成する工程（樹脂形成工程）においては、たとえばトランスファモールド成形による。封止樹脂７は、たとえばエポキシ樹脂である。本実施形態においては、複数の半導体素子１０、支持基板２０の一部、複数の導電性接合層３、複数の端子４０の一部ずつ、複数のリード部材５１および複数のワイヤ部材６を覆うように、封止樹脂７を形成する。形成した封止樹脂７からは、各端子４０の一部ずつと、支持基板２０の一部（具体的には絶縁基板２１の裏面２１２）が露出する。
その後、必要に応じて、各種後処理を行う。この後処理の工程（後処理工程）では、複数の端子４０の不要な部分（たとえば、上記リードフレームの一部）を切断したり、複数の端子４０を折り曲げたりする。なお、後処理においては、封止樹脂７への刻印、印字などを行うこともある。
以上の工程を経ることで、図１〜図１１に示す半導体装置Ａ１が製造される。なお、上記した製造方法は一例であって、これに限定されない。
次に、第１実施形態にかかる半導体装置Ａ１およびその製造方法の作用効果について説明する。
半導体装置Ａ１によれば、導電性基板２２Ａ上に接合された半導体素子１０Ａと、導電性基板２２Ｂとをリード部材５１によって導通させている。また、導電性基板２２Ａ、半導体素子１０Ａおよびリード接合層３２が、幅方向ｘに見て、導電性基板２２Ｂに重なっている。この構成をとることで、半導体素子１０Ａを搭載する搭載面とリード部材５１の第２接合部５１２を接合する接合面とに段差を設けている。なお、本実施形態においては、半導体素子１０Ａを搭載する搭載面は、導電性基板２２Ａの主面２２１Ａであり、リード部材５１の第２接合部５１２を接合する接合面は、導電性基板２２Ｂの主面２２１Ｂである。これにより、リード部材５１の形状を、たとえば屈曲していない平板状にすることができる。したがって、加圧加熱工程（焼結処理）の加圧時において、リード部材５１のリード主面５１ａを均等に押し付けることが容易となる。よって、加圧度合いの偏りを抑制することができるので、半導体素子１０Ａの破壊や、導電性接合層３の強度不足などを抑制することができる。以上のことから、半導体装置Ａ１の信頼性の低下を抑制することができる。
半導体装置Ａ１によれば、平板状のリード部材５１を用いている。この構成によると、リード部材５１を屈曲させる必要がないので、リード部材５１の形状において製造誤差が小さくなる。したがって、加圧部材８０によるリード部材５１の押圧力が不均等になることを抑制することができる。
半導体装置Ａ１によれば、複数の半導体素子１０Ａは、金属板から構成される導電性基板２２Ａに搭載され、複数の半導体素子１０Ｂは、金属板から構成される導電性基板２２Ｂに搭載されている。この構成によると、導電性基板２２Ａ，２２Ｂが、半導体素子１０Ａ，１０Ｂの通電時に発生する熱を放熱するための放熱板として機能する。よって、半導体装置Ａ１は、放熱性の向上を図ることができるので、熱による不具合を抑制することができる。
半導体装置Ａ１によれば、リード接合工程においてレーザ溶接によって、各リード部材５１と導電性基板２２Ｂとを接合している。よって、各リード部材５１の第２接合部５１２は、レーザ溶接によって接合されている。レーザ溶接によって発生する熱は、局所的であり、広範囲に広がることがない。従来の半導体装置（上記特許文献１）においては、ビームリードの両端とも焼結接合材を用いて接合している。この焼結接合材を形成するための焼結処理において、加熱後の降温時に、ビームリードの両端の焼結接合材が同時に硬化する。このときに働く応力によって、基板が反り返ることがあった。しかしながら、本実施形態においては、リード部材５１の一方側をレーザ溶接によって接合している。これにより、上記するようにレーザ溶接による発熱が小さいため、基板（支持基板２０）を反り返らせる上記応力が小さくなる。したがって、半導体装置Ａ１は、支持基板２０の反りを抑制することができる。
半導体装置Ａ１によれば、各半導体素子１０Ａの下に形成された焼結用金属材料３０１Ａと、各半導体素子１０Ａの上に形成された焼結用金属材料３０２とを同時に加圧加熱処理している。すなわち、第１加圧加熱工程によって、素子接合層３１Ａとリード接合層３２とを同時に焼結処理している。したがって、１度の加圧加熱処理によって、これらの焼結用金属材料３０１Ａ，３０２から素子接合層３１Ａとリード接合層３２とが形成されるため、半導体装置Ａ１の生産性を向上させることができる。
半導体装置Ａ１によれば、各半導体素子１０Ｂの素子主面１０１にブロック電極４８が接合されており、当該ブロック電極４８上に入力端子４２の一部（延出部４２１ｂの先端部分）が接合されている。この構成をとることで、厚さ方向ｚにおいて、各リード部材５１と、入力端子４２の延出部４２１ｂとを離すことができる。したがって、意図せぬ短絡を抑制することができる。
半導体装置Ａ１によれば、各半導体素子１０Ｂの下に形成された焼結用金属材料３０１Ｂと、各半導体素子１０Ｂの上に形成された焼結用金属材料３０３とを同時に加圧加熱処理している。すなわち、第２加圧加熱工程によって、素子接合層３１Ｂとブロック接合層３３とを同時に焼結処理している。したがって、一度の加圧加熱処理によって、これらの焼結用金属材料３０１Ｂ，３０３から素子接合層３１Ｂとブロック接合層３３とが形成されるため、半導体装置Ａ１の生産性を向上させることができる。
半導体装置Ａ１によれば、素子接合層３１Ａ，３１Ｂは、ペースト状の焼結用銀である焼結用金属材料３０１Ａ，３０１Ｂから形成されている。ペースト状の焼結用銀は、プリフォーム状の焼結用銀と比較して、安価である。よって、半導体装置Ａ１は、製造コストを抑制することができる。なお、本実施形態においては、素子接合層３１Ａ，３１Ｂを、プリフォーム状の焼結用銀から形成するようにしてもよい。すなわち、焼結用金属材料３０１Ａ，３０１Ｂとして、プリフォーム状の焼結用銀を用いてもよい。この場合、半導体装置Ａ１の製造コストが増加するが、上記した乾燥工程が不要となるため、生産性を向上することができる。
半導体装置Ａ１の製造方法においては、特に冶具を用いない場合について説明したが、半導体装置Ａ１を製造するための冶具を用いるようにしてもよい。冶具を用いた製造方法としては、たとえば、次のようにすればよい。それは、支持基板準備工程において、導電性基板２２Ｂを絶縁基板２１に接合しないまま、第１焼結用金属材料形成工程、第１乾燥工程、第１マウント工程および第２焼結用金属材料形成工程を行う。そして、導電性基板２２Ｂが搭載される場所に、図１５に示すように、冶具８９を置く。冶具８９は、導電性基板２２Ｂが配置される領域よりも大きく、図１５に示すように、導電性基板２２Ａの主面２２１Ａの一部を覆っている。その後、リード接続工程において、各リード部材５１が各半導体素子１０Ａと冶具８９とに跨るように、各リード部材５１を載置する。次いで、第１加圧加熱処理を行い、半導体素子１０Ａを導電性基板２２Ａに接合するとともに、各半導体素子１０Ａと各リード部材５１の一端とを接合する。次いで、冶具８９を外し、導電性基板２２Ｂを絶縁基板２１上に接合し、上記リード接合工程によって、各リード部材５１の他端と導電性基板２２Ｂとを接合する。以降は、上記第１実施形態にかかる半導体装置Ａ１の製造方法と同じである。これにより、各リード部材５１の幅方向ｘの中央部分において、その下方の空間を小さくできるので、加圧部材８０の押圧力によって、各リード部材５１が折れ曲がることを抑制できる。
半導体装置Ａ１の製造方法においては、第１加圧加熱工程と第２加圧加熱工程とを、別々に行う場合を示したが、これに限定されない。たとえば、上記した製造方法の各工程の順序を変えることで、第１加圧加熱工程と第２加圧加熱工程とを一度に行うことができる。具体的には、次に示す順序で各工程を行う。それは、支持基板準備工程、第１焼結用金属材料形成工程および第３焼結用金属材料形成工程、第１乾燥工程および第２乾燥工程、第１マウント工程および第２マウント工程、第２焼結用金属材料形成工程および第４焼結用金属材料形成工程、リード接続工程、ブロック電極載置工程、第１加圧加熱工程および第２加圧加熱工程、リード接合工程、端子接合工程、ワイヤ形成工程、樹脂形成工程、後処理工程の順である。これにより、第１加圧加熱工程と第２加圧加熱工程とを同時に行うことができるので、半導体装置Ａ１の生産性の向上を図ることができる。なお、当該製造方法においては、第１乾燥工程および第２乾燥工程も同時に行うことができるので、さらに生産性の向上を図ることができる。
次に、第１実施形態の各変形例にかかる半導体装置について説明する。
第１実施形態では、支持基板２０が１つの絶縁基板２１を含んでおり、当該絶縁基板２１に各導電性基板２２Ａ，２２Ｂが支持されている場合を示したが、これに限定されない。たとえば、支持基板２０が２つの絶縁基板２１Ａ，２１Ｂを含んでおり、絶縁基板２１Ａによって導電性基板２２Ａが支持され、絶縁基板２１Ｂによって導電性基板２２Ｂが支持されるように構成してもよい。図１６は、このような変形例にかかる半導体装置Ａ１’を示している。
半導体装置Ａ１’において、導電性基板２２Ａは、図１６に示すように、接合材２２０Ａを介して絶縁基板２１Ａに接合されている。絶縁基板２１Ａは、厚さ方向ｚ２を向く主面２１１Ａを有しており、当該主面２１１Ａ上に導電性基板２２Ａが配置されている。また、導電性基板２２Ｂは、接合材２２０Ｂを介して絶縁基板２１Ｂに接合されている。絶縁基板２１Ｂは、厚さ方向ｚ２を向く主面２１１Ｂを有しており、当該主面２１１Ｂ上に導電性基板２２Ｂが配置されている。絶縁基板２１Ａ，２１Ｂを合わせたものが、特許請求の範囲に記載の「絶縁部材」に相当する。主面２１１Ａ，２１１Ｂを合わせたものが、特許請求の範囲に記載の「絶縁部材主面」に相当する。
半導体装置Ａ１’においても、半導体装置Ａ１と同様に、半導体装置Ａ１’の信頼性の低下を抑制することができる。
第１実施形態では、入力端子４１のパッド部４１１（各櫛歯部４１１ａ）が、屈曲している場合を示したが、これに限定されない。たとえば、図１７に示すように、各櫛歯部４１１ａの先端部分が、厚さ方向ｚ１に突き出るように、厚くなっていてもよい。また、図１８に示すように、入力端子４２が平板状であって、かつ、入力端子４１、絶縁板４９および入力端子４２が、第１実施形態よりも、段差分、厚さ方向ｚ１に配置されていてもよい。
第１実施形態において、封止樹脂７の形状は、上記したものに限定されない。図１９は、このように、封止樹脂７の形状が異なる半導体装置であって、変形例にかかる半導体装置を示す斜視図である。
図１９に示す封止樹脂７は、平面視において、奥行き方向ｙの各端縁部分が、幅方向ｘに延び出ている。封止樹脂７のうち、幅方向ｘ２に延び出た部分によって、２つの入力端子４１，４２および絶縁板４９の各々の一部が覆われている。また、封止樹脂７のうち、幅方向ｘ１に延び出た部分によって、出力端子４３の一部が覆われている。このような変形例によれば、たとえば、半導体装置Ａ１において、封止樹脂７から突き出た、２つの入力端子４１，４２、出力端子４３および絶縁板４９の一部を保護することができる。
以下に、他の実施形態にかかる半導体装置について、説明する。なお、以下の説明において、第１実施形態と同一あるいは類似の要素については、同一の符号を付して、その説明を省略する。
＜第２実施形態＞
図２０は、第２実施形態にかかる半導体装置を示している。図２０は、第２実施形態の半導体装置Ａ２を示す断面図であって、第１実施形態の図１０に示す断面に相当する。なお、図２０においては、支持基板２０の一部、半導体素子１０Ａ、一部の導電性接合層３およびリード部材５１以外については省略する。省略したものについては、上記第１実施形態あるいはその変形例と略同等に構成される。半導体装置Ａ２は、第１実施形態と比較して、支持基板２０の構成が異なる。具体的には、導電性基板２２Ａ，２２Ｂが、絶縁基板２１ではなく、ＤＢＣ（Direct Bonded Copper）基板と呼ばれる構造体の上に、導電性基板２２Ａ，２２Ｂが支持されている。本実施形態においては、ＤＢＣ基板である場合を示すが、これに限定されず、たとえばＤＢＡ（Direct Bonded Aluminum）基板であってもよい。
本実施形態の支持基板２０は、上記するように、ＤＢＣ基板と呼ばれる構造体の上に、導電性基板２２Ａ，２２Ｂが支持されている。具体的には、支持基板２０は、絶縁基板２６、主面金属層２７、裏面金属層２８および導電性基板２２Ａ，２２Ｂを備えている。
絶縁基板２６は、電気絶縁性を有する。絶縁基板２６の構成材料は、絶縁基板２１と同様に、セラミックスである。なお、当該構成材料は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁基板２６は、互いに離間して配置された絶縁基板２６Ａ，２６Ｂを含んでいる。
絶縁基板２６Ａは、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く主面２６１Ａおよび裏面２６２Ａを有している。主面２６１Ａは、半導体素子１０Ａの素子主面１０１と同じ方向を向く。絶縁基板２６Ｂは、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く主面２６１Ｂおよび裏面２６２Ｂを有している。主面２６１Ｂは、絶縁基板２６Ａの主面２６１Ａと同じ方向を向く。絶縁基板２６Ａの厚みと絶縁基板２６Ｂの厚みとは略同じである。絶縁基板２６Ａが特許請求の範囲に記載の「第１絶縁基板」に相当し、絶縁基板２６Ｂが特許請求の範囲に記載の「第２絶縁基板」に相当する。また、本実施形態においては、絶縁基板２６Ａの裏面２６２Ａと絶縁基板２６Ｂの裏面２６２Ｂとを合わせたものが、特許請求の範囲に記載の「絶縁基板裏面」に相当する。
主面金属層２７は、絶縁基板２６の一部を覆うように形成されている。主面金属層２７の構成材料は、銅である。なお、ＤＢＡ基板である場合、当該構成材料は、アルミニウムである。主面金属層２７は、封止樹脂７に覆われている。主面金属層２７の厚さ方向ｚの寸法は、およそ２００〜４００μｍである。主面金属層２７は、互いに離間する主面金属層２７Ａ，２７Ｂを含んでいる。
主面金属層２７Ａは、絶縁基板２６Ａの主面２６１Ａ上に形成されている。主面金属層２７Ａには、接合材２２０Ａを介して、導電性基板２２Ａが接合されている。主面金属層２７Ｂは、絶縁基板２６Ｂの主面２６１Ｂ上に形成されている。主面金属層２７Ｂには、接合材２２０Ｂを介して、導電性基板２２Ｂが接合されている。主面金属層２７Ａの厚みと主面金属層２７Ｂとの厚みは略同じである。本実施形態においては、主面金属層２７Ａが特許請求の範囲に記載の「第１主面金属層」に相当し、主面金属層２７Ｂが特許請求の範囲に記載の「第２主面金属層」に相当する。
裏面金属層２８は、絶縁基板２６の裏面２６２の少なくとも一部を覆うように形成されている。裏面金属層２８の構成材料は、銅である。なお、支持基板２０がＤＢＡ基板である場合、当該構成材料は、アルミニウムである。裏面金属層２８は、封止樹脂７に覆われていてもよいし、厚さ方向ｚ１を向く面が封止樹脂７から露出してもよい。裏面金属層２８の厚さ方向ｚの寸法は、およそ２００〜４００μｍである。裏面金属層２８は、裏面金属層２８Ａ，２８Ｂを含んでいる。
裏面金属層２８Ａは、絶縁基板２６Ａの裏面２６２Ａの少なくとも一部を覆っている。裏面金属層２８Ｂは、絶縁基板２６Ｂの裏面２６２Ｂの少なくとも一部を覆っている。裏面金属層２８Ａの厚みと裏面金属層２８Ｂの厚みとは略同じである。裏面金属層２８Ａの厚みは、主面金属層２７Ａの厚みと同じであってもよいし、異なっていてもよい。同様に、裏面金属層２８Ｂの厚みは、主面金属層２７Ｂの厚みと同じであってもよいし、異なっていてもよい。
半導体装置Ａ２においては、絶縁基板２６Ａ、主面金属層２７Ａおよび裏面金属層２８Ａによって、１つのＤＢＣ基板を構成している。同様に、絶縁基板２６Ｂ、主面金属層２７Ｂおよび裏面金属層２８Ｂによって、１つのＤＢＣ基板を構成している。
半導体装置Ａ２においては、絶縁基板２６Ａ，２６Ｂは、その厚みが同じであり、厚さ方向ｚにおいて略同じ位置に配置されている。絶縁基板２６Ａ，２６Ｂは、幅方向ｘに見て、互いに重なる。主面金属層２７Ａ，２７Ｂは、その厚みが同じであり、厚さ方向ｚにおいて略同じ位置に配置されている。主面金属層２７Ａ，２７Ｂは、幅方向ｘに見て、互いに重なる。裏面金属層２８Ａ，２８Ｂは、その厚みが同じであり、厚さ方向ｚにおいて略同じ位置に配置されている。裏面金属層２８Ａ，２８Ｂは、幅方向ｘに見て、互いに重なる。また、導電性基板２２Ａ，２２Ｂは、第１実施形態と同様に、厚みが異なっており、その差は、およそ１００〜５００μｍである。したがって、本実施形態においては、同じ厚みの２つのＤＢＣ基板上に、厚みの異なる２つの導電性基板２２Ａ，２２Ｂをそれぞれ配置することで、導電性基板２２Ａ，２２Ｂの厚みの違いによって、支持基板２０において段差を設けている。
半導体装置Ａ２によれば、導電性基板２２Ａ上に接合された半導体素子１０Ａと、導電性基板２２Ｂとをリード部材５１によって導通させている。また、導電性基板２２Ａ、半導体素子１０Ａおよびリード接合層３２が、幅方向ｘに見て、導電性基板２２Ｂに重なっている。したがって、半導体装置Ａ２は、半導体装置Ａ１と同様に、半導体素子１０Ａを搭載する搭載面（導電性基板２２Ａの主面２２１Ａ）とリード部材５１の第２接合部５１２を接合する接合面（導電性基板２２Ｂの主面２２１Ｂ）とに段差を設けることができる。これにより、たとえば、屈曲していない平板状のリード部材５１を用いることができるので、リード部材５１を均等に押し付けることが容易となり、加圧度合いの偏りを抑制することができる。よって、半導体素子１０Ａの破壊や、導電性接合層３の強度不足などを抑制することができるので、半導体装置Ａ２の信頼性の低下を抑制することができる。
第２実施形態では、絶縁基板２６が２つの絶縁基板２６Ａ，２６Ｂを含んだ場合を示したが、これに限定されない。たとえば、図２１に示すように、絶縁基板２６Ａと絶縁基板２６Ｂとが一体化されていてもよい。すなわち、支持基板２０は、１つの絶縁基板２６を備えており、この絶縁基板２６の主面２６１に主面金属層２７Ａ，２７Ｂが形成されていてもよい。たとえば、１つのＤＢＣ基板において、絶縁基板２６の主面２６１に形成された１つの主面金属層２７をパターニングすることで、主面金属層２７Ａ，２７Ｂが形成される。パターニングの手法は、特に限定されないが、たとえばエッチングによる。なお、このように絶縁基板２６Ａと絶縁基板２６Ｂとが一体化されている場合には、絶縁基板２６の裏面２６２に形成された裏面金属層２８Ａと裏面金属層２８Ｂとが一体化していてもよい。本変形例においては、絶縁基板２６の裏面２６２が、特許請求の範囲に記載の「絶縁基板裏面」に相当する。
＜第３実施形態＞
図２２は、第３実施形態にかかる半導体装置を示している。図２２は、第３実施形態の半導体装置Ａ３を示す断面図であって、第２実施形態の図２０に示す断面に相当する。よって、図２２においても、支持基板２０の一部、半導体素子１０Ａ、一部の導電性接合層３およびリード部材５１以外については省略する。半導体装置Ａ３は、第１実施形態および第２実施形態と比較して、支持基板２０の構成が異なる。具体的には、半導体装置Ａ３は、第２実施形態と比較して、導電性基板２２Ａ，２２Ｂを備えていない点、および、主面金属層２７の、主面金属層２７Ａの厚みと主面金属層２７Ｂとの厚みが違う点で異なる。
本実施形態の支持基板２０は、絶縁基板２６Ａ，２６Ｂ、主面金属層２７Ａ，２７Ｂおよび裏面金属層２８Ａ，２８Ｂを備えている。
本実施形態の主面金属層２７Ａは、素子接合層３１Ａを介して複数の半導体素子１０Ａが導通接合されている。主面金属層２７Ａは、各半導体素子１０Ａの裏面電極１２（ドレイン電極）に導通する。また、主面金属層２７Ａには、図示しないＰ端子（入力端子４１に対応）が接続されており、当該Ｐ端子は、一部が封止樹脂７から露出する。本実施形態においては、主面金属層２７Ａが特許請求の範囲に記載の「第１電極部材」に相当する。
本実施形態の主面金属層２７Ｂは、レーザ溶接によって複数のリード部材５１が接合されている。主面金属層２７Ｂは、各リード部材５１を介して、各半導体素子１０Ａの主面電極１１の第１電極１１１（ソース電極）に導通する。また、主面金属層２７Ｂは、素子接合層３１Ｂを介して複数の半導体素子１０Ｂが導通接合されている。主面金属層２７Ｂは、各半導体素子１０Ｂの裏面電極１２（ドレイン電極）に導通する。主面金属層２７Ｂには、図示しない出力端子（出力端子４３に対応）が接続されており、当該出力端子は、一部が封止樹脂７から露出している。本実施形態においては、主面金属層２７Ｂが特許請求の範囲に記載の「第２電極部材」に相当する。
半導体装置Ａ３においては、主面金属層２７Ａの厚みは、主面金属層２７Ｂの厚みよりも小さい。これらの寸法差ΔＴ２（図２２参照）は、およそ１００〜５００μｍである。また、半導体素子１０Ａ、主面金属層２７Ａ、および、リード接合層３２は、幅方向ｘに見て、主面金属層２７Ｂに重なっている。本実施形態においては、このように、主面金属層２７Ａ，２７Ｂの厚みを変えることで、支持基板２０において段差を設けている。
半導体装置Ａ３によれば、主面金属層２７の主面金属層２７Ａ上に接合された半導体素子１０Ａと、主面金属層２７の主面金属層２７Ｂとをリード部材５１によって導通させている。また、主面金属層２７の主面金属層２７Ａ、半導体素子１０Ａおよびリード接合層３２が、幅方向ｘに見て、主面金属層２７の主面金属層２７Ｂに重なっている。したがって、半導体装置Ａ３は、半導体装置Ａ１と同様に、半導体素子１０Ａを搭載する搭載面とリード部材５１の第２接合部５１２を接合する接合面とに段差を設けることができる。なお、本実施形態においては、半導体素子１０Ａを搭載する搭載面は、主面金属層２７Ａの厚さ方向ｚ２を向く面であり、リード部材５１の第２接合部５１２を接合する接合面は、主面金属層２７Ｂの厚さ方向ｚ２を向く面である。これにより、たとえば、屈曲していない平板状のリード部材５１を用いることができるので、リード部材５１を均等に押し付けることが容易となり、加圧度合いの偏りを抑制することができる。よって、半導体素子１０Ａの破壊や、導電性接合層３の強度不足などを抑制することができるので、半導体装置Ａ３の信頼性の低下を抑制することができる。
第３実施形態では、導電性基板２２Ａ，２２Ｂを備えていない場合を示したが、これらを備えていてもよい。図２３は、当該変形例にかかる半導体装置Ａ３’を示している。半導体装置Ａ３’においては、第２実施形態と同様に、主面金属層２７Ａ上に導電性基板２２Ａが形成され、主面金属層２７Ｂ上に導電性基板２２Ｂが形成されている。本変形例においては、導電性基板２２Ａの厚みと導電性基板２２Ｂとの厚みは同じである。
第３実施形態およびその変形例においても、半導体装置Ａ２’と同様に、絶縁基板２６Ａと絶縁基板２６Ｂとを一体化してもよい。また、絶縁基板２６Ａと絶縁基板２６Ｂとを一体化させた場合においては、裏面金属層２８Ａと裏面金属層２８Ｂとを一体化させてもよい。
＜第４実施形態＞
図２４は、第４実施形態にかかる半導体装置を示している。図２４は、第４実施形態の半導体装置Ａ４を示す断面図であって、第２実施形態の図２０に示す断面に相当する。よって、図２４においても、支持基板２０の一部、半導体素子１０Ａ、一部の導電性接合層３およびリード部材５１以外については省略する。半導体装置Ａ４は、第１ないし第３実施形態と比較して、支持基板２０の構成が異なる。具体的には、半導体装置Ａ４は、第３実施形態と比較して、主面金属層２７の主面金属層２７Ａ，２７Ｂだけでなく、裏面金属層２８の裏面金属層２８Ａ，２８Ｂも、それらの厚みが異なっている。
本実施形態においては、主面金属層２７Ａと裏面金属層２８Ａとが、また、主面金属層２７Ｂと裏面金属層２８Ｂとが、それぞれ略同じ厚みである。しかしながら、主面金属層２７Ａおよび裏面金属層２８Ａの厚みと、主面金属層２７Ｂおよび裏面金属層２８Ｂの厚みとがそれぞれ異なっている。本実施形態においては、図２４に示すように、主面金属層２７Ｂおよび裏面金属層２８Ｂの厚みが、主面金属層２７Ａおよび裏面金属層２８Ａの厚みよりも大きい。これにより、支持基板２０において段差を設けている。当該段差は、およそ１００〜５００μｍである。本実施形態においては、主面金属層２７Ａが特許請求の範囲に記載の「第１電極部材」に相当し、主面金属層２７Ｂが特許請求の範囲に記載の「第２電極部材」に相当する。
半導体装置Ａ４によれば、主面金属層２７の主面金属層２７Ａ上に接合された半導体素子１０Ａと、主面金属層２７の主面金属層２７Ｂとをリード部材５１によって導通させている。また、主面金属層２７の主面金属層２７Ａの一部、半導体素子１０Ａおよびリード接合層３２が、幅方向ｘに見て、主面金属層２７の主面金属層２７Ｂに重なっている。したがって、半導体装置Ａ４は、半導体装置Ａ３と同様に、半導体素子１０Ａを搭載する搭載面（主面金属層２７Ａの厚さ方向ｚ２を向く面）とリード部材５１の第２接合部５１２を接合する接合面（主面金属層２７Ｂの厚さ方向ｚ２を向く面）とに段差を設けることができる。これにより、たとえば、屈曲していない平板状のリード部材５１を用いることができるので、リード部材５１を均等に押し付けることが容易となり、加圧度合いの偏りを抑制することができる。よって、半導体素子１０Ａの破壊や、導電性接合層３の強度不足などを抑制することができるので、半導体装置Ａ４の信頼性の低下を抑制することができる。
第４実施形態では、導電性基板２２Ａ，２２Ｂを備えていない場合を示したが、これらを備えていてもよい。図２５は、当該変形例にかかる半導体装置Ａ４’を示している。半導体装置Ａ４’においては、第２実施形態と同様に、主面金属層２７Ａ上に導電性基板２２Ａが形成され、主面金属層２７Ｂ上に導電性基板２２Ｂが形成されている。本変形例においては、導電性基板２２Ａの厚みと導電性基板２２Ｂとの厚みは同じである。本変形例においては、導電性基板２２Ａが特許請求の範囲に記載の「第１電極部材」に相当し、導電性基板２２Ｂが特許請求の範囲に記載の「第２電極部材」に相当する。
＜第５実施形態＞
図２６は、第５実施形態にかかる半導体装置を示している。図２６は、第５実施形態の半導体装置Ａ５を示す断面図であって、第２実施形態の図２０に示す断面に相当する。よって、図２６においても、支持基板２０の一部、半導体素子１０Ａ、一部の導電性接合層３およびリード部材５１以外については省略する。半導体装置Ａ５は、第１ないし第４実施形態と比較して、支持基板２０の構成が異なる。具体的には、半導体装置Ａ５は、導電性基板２２Ａ，２２Ｂの厚さが略同じであり、かつ、導電性基板２２Ａが絶縁基板２１によって支持され、導電性基板２２ＢがＤＢＣ基板によって支持されている。
本実施形態においては、導電性基板２２Ａは絶縁基板２１に接合材２２０Ａを介して接合されている。また、導電性基板２２Ｂは、主面金属層２７（主面金属層２７Ｂ）、絶縁基板２６、裏面金属層２８（裏面金属層２８Ｂ）が積層されたＤＢＣ基板に、接合材２２０Ｂを介して接合されている。これにより、支持基板２０において段差を設けている。この段差は、およそ１００〜５００μｍである。本実施形態においては、導電性基板２２Ａが特許請求の範囲に記載の「第１電極部材」に相当し、導電性基板２２Ｂが特許請求の範囲に記載の「第２電極部材」に相当する。
半導体装置Ａ５によれば、導電性基板２２Ａ上に接合された半導体素子１０Ａと、導電性基板２２Ｂとをリード部材５１によって導通させている。また、導電性基板２２Ａ、半導体素子１０Ａおよびリード接合層３２が、幅方向ｘに見て、導電性基板２２Ｂに重なっている。したがって、半導体装置Ａ５は、半導体装置Ａ１と同様に、半導体素子１０Ａを搭載する搭載面（導電性基板２２Ａの主面２２１Ａ）とリード部材５１の第２接合部５１２を接合する接合面（導電性基板２２Ｂの主面２２１Ｂ）とに段差を設けることができる。これにより、たとえば、屈曲していない平板状のリード部材５１を用いることができるので、リード部材５１を均等に押し付けることが容易となり、加圧度合いの偏りを抑制することができる。よって、半導体素子１０Ａの破壊や、導電性接合層３の強度不足などを抑制することができるので、半導体装置Ａ５の信頼性の低下を抑制することができる。
＜第６実施形態＞
図２７および図２８は、第６実施形態にかかる半導体装置を示している。図２７は、第６実施形態の半導体装置Ａ６を示す平面図であって、封止樹脂７を想像線（二点鎖線）で示している。図２８は、図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。半導体装置Ａ６は、第１実施形態と比較して、入力端子４１，４２および出力端子４３の形状および配置が異なる。
本実施形態の入力端子４１は、端子部４１２が、厚さ方向ｚにおいて、入力端子４２および出力端子４３の一部（パッド部４３１の一部および端子部４３２）と、略同じ位置に配置されている。そのため、図２８に示すように、入力端子４１のパッド部４１１の一部が厚さ方向ｚに屈曲している。また、入力端子４１において、パッド部４１１の一部および端子部４１２が、奥行き方向ｙに見て、図２８に示すように、入力端子４２の一部に重なっている。なお、本実施形態においては、パッド部４１１が櫛歯部４１１ａを有していないが、第１実施形態と同様に、櫛歯部４１１ａを有していてもよい。
本実施形態の出力端子４３は、端子部４３２が、厚さ方向ｚにおいて、入力端子４２および入力端子４１の一部と、略同じ位置に配置されている。そのため、図２８に示すように、出力端子４３のパッド部４３１の一部が厚さ方向ｚに屈曲している。なお、本実施形態においては、パッド部４３１が櫛歯部４３１ａを有していないが、第１実施形態と同様に、櫛歯部４３１ａを有していてもよい。
半導体装置Ａ６によれば、入力端子４１，４２および出力端子４３の形状および配置が異なるだけであり、その他の構成は半導体装置Ａ１と同じである。したがって、半導体装置Ａ１と同様に、半導体装置Ａ６の信頼性の低下を抑制することができる。
上記第１ないし第６実施形態においては、複数の半導体素子１０を備えた場合を示したが、これに限定されない。たとえば、本開示にかかる半導体装置は、１つの半導体素子１０を備えたものであってもよい。したがって、本開示にかかる半導体装置は、多機能型の半導体装置に限定されず、単機能型の半導体装置であってもよい。
本開示にかかる半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成、および、本開示の半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
［付記１］
第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、
前記素子裏面に対向する第１主面を有しており、前記裏面電極が導通接合された第１電極部材と、
前記第１主面と同じ方向を向く第２主面を有しており、前記第１方向に直交する第２方向において前記第１電極部材と離間して配置された第２電極部材と、
前記第２方向に延びており、前記主面電極と前記第２電極部材とを導通接続する接続部材と、
を備えており、
前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置され、かつ、導電性接合層を介して前記主面電極に接合されており、
前記第１電極部材、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なる、
半導体装置。
［付記２］
前記素子主面と同じ方向を向く絶縁部材主面を有しており、前記絶縁部材主面が向く方向側において、前記第１電極部材および前記第２電極部材を支持する絶縁部材をさらに備えている、
付記１に記載の半導体装置。
［付記３］
前記第１電極部材は、第１接合材を介して前記絶縁部材の上に接合された第１導電性基板であり、
前記第２電極部材は、第２接合材を介して前記絶縁部材の上に接合された第２導電性基板である、
付記２に記載の半導体装置。
［付記４］
各々が前記絶縁部材主面の上に形成され、かつ、互いに離間して配置された第１主面金属層および第２主面金属層をさらに備えており、
前記第１電極部材は、第１接合材を介して前記第１主面金属層の上に接合された第１導電性基板であり、
前記第２電極部材は、第２接合材を介して前記第２主面金属層の上に接合された第２導電性基板である、
付記２に記載の半導体装置。
［付記５］
前記第２導電性基板の前記第１方向の寸法は、前記第１導電性基板の前記第１方向の寸法よりも大きい、
付記４に記載の半導体装置。
［付記６］
前記第１導電性基板は、銅基板、あるいは、グラファイト基板と当該グラファイト基板の前記第１方向における両面に銅材が形成された複合基板である、
付記３ないし付記５のいずれか一項に記載の半導体装置。
［付記７］
前記第２導電性基板は、銅基板、あるいは、グラファイト基板と当該グラファイト基板の前記第１方向における両面に銅材が形成された複合基板である、
付記３ないし付記６のいずれか一項に記載の半導体装置。
［付記８］
前記第１電極部材は、前記絶縁部材主面の上に形成された第１主面金属層であり、
前記第２電極部材は、前記絶縁部材主面の上に形成され、前記第１主面金属層から離間して配置された第２主面金属層である、
付記２に記載の半導体装置。
［付記９］
前記第２主面金属層の前記第１方向の寸法は、前記第１主面金属層の前記第１方向の寸法よりも大きい、
付記４または付記８に記載の半導体装置。
［付記１０］
前記絶縁部材は、互いに離間した第１絶縁基板および第２絶縁基板を含んでおり、
前記第１電極部材は、前記第１方向に見て前記第１絶縁基板に重なり、かつ、前記第１絶縁基板に支持されており、
前記第２電極部材は、前記第１方向に見て前記第２絶縁基板に重なり、かつ、前記第２絶縁基板に支持されている、
付記３ないし付記９のいずれか一項に記載の半導体装置。
［付記１１］
前記第１絶縁基板および前記第２絶縁基板は、前記第２方向に見て重なる、
付記１０に記載の半導体装置。
［付記１２］
前記絶縁部材は、前記第１方向において前記絶縁部材主面と反対側を向く絶縁基板裏面を有しており、
前記絶縁基板裏面に形成された裏面金属層をさらに備えている、
付記２ないし付記１１のいずれか一項に記載の半導体装置。
［付記１３］
前記接続部材は、前記第２電極部材にレーザ溶接によって接合されている、
付記１ないし付記１２のいずれか一項に記載の半導体装置。
［付記１４］
前記半導体素子は、パワーＭＯＳＦＥＴである、
付記１ないし付記１３のいずれか一項に記載の半導体装置。
［付記１５］
前記導電性接合層は、焼結金属によって構成されている、
付記１ないし付記１４のいずれか一項に記載の半導体装置。
［付記１６］
前記半導体素子、前記接続部材、前記導電性接合層、前記第１電極部材、および、前記第２電極部材を覆う封止樹脂をさらに備えている、
付記１ないし付記１５のいずれか一項に記載の半導体装置。
［付記１７］
第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、
前記素子主面と同じ方向を向く第１主面を有する第１電極部材と、
前記第１主面と同じ方向を向く第２主面を有し、前記第１方向に直交する第２方向において前記第１電極部材と離間する第２電極部材と、
を備えた半導体装置の製造方法であって、
前記素子裏面と前記第１主面とが互い対向した姿勢で、前記半導体素子を前記第１電極部材に載置するマウント工程と、
導電性接合層を介して前記主面電極と接続部材とを導通させる接続工程と、
前記接続部材を前記第２電極部材に接合する接合工程と、
を有しており、
前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置されており、
前記第１電極部材の少なくとも一部、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なる、半導体装置の製造方法。

Claims (17)

  1. 第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、
    前記素子裏面に対向する第１主面を有しており、前記裏面電極が導通接合された第１電極部材と、
    前記第１主面と同じ方向を向く第２主面を有しており、前記第１方向に直交する第２方向において前記第１電極部材と離間して配置された第２電極部材と、
    前記第２方向に延びており、前記主面電極と前記第２電極部材とを導通接続する接続部材と、
    を備えており、
    前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置され、かつ、導電性接合層を介して前記主面電極に接合されており、
    前記第１電極部材、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なる、
    半導体装置。
  2. 前記素子主面と同じ方向を向く絶縁部材主面を有しており、前記絶縁部材主面が向く方向側において、前記第１電極部材および前記第２電極部材を支持する絶縁部材をさらに備えている、
    請求項１に記載の半導体装置。
  3. 前記第１電極部材は、第１接合材を介して前記絶縁部材の上に接合された第１導電性基板であり、
    前記第２電極部材は、第２接合材を介して前記絶縁部材の上に接合された第２導電性基板である、
    請求項２に記載の半導体装置。
  4. 各々が前記絶縁部材主面の上に形成され、かつ、互いに離間して配置された第１主面金属層および第２主面金属層をさらに備えており、
    前記第１電極部材は、第１接合材を介して前記第１主面金属層の上に接合された第１導電性基板であり、
    前記第２電極部材は、第２接合材を介して前記第２主面金属層の上に接合された第２導電性基板である、
    請求項２に記載の半導体装置。
  5. 前記第２導電性基板の前記第１方向の寸法は、前記第１導電性基板の前記第１方向の寸法よりも大きい、
    請求項４に記載の半導体装置。
  6. 前記第１導電性基板は、銅基板、あるいは、グラファイト基板と当該グラファイト基板の前記第１方向における両面に銅材が形成された複合基板である、
    請求項３ないし請求項５のいずれか一項に記載の半導体装置。
  7. 前記第２導電性基板は、銅基板、あるいは、グラファイト基板と当該グラファイト基板の前記第１方向における両面に銅材が形成された複合基板である、
    請求項３ないし請求項６のいずれか一項に記載の半導体装置。
  8. 前記第１電極部材は、前記絶縁部材主面の上に形成された第１主面金属層であり、
    前記第２電極部材は、前記絶縁部材主面の上に形成され、前記第１主面金属層から離間して配置された第２主面金属層である、
    請求項２に記載の半導体装置。
  9. 前記第２主面金属層の前記第１方向の寸法は、前記第１主面金属層の前記第１方向の寸法よりも大きい、
    請求項４または請求項８に記載の半導体装置。
  10. 前記絶縁部材は、互いに離間した第１絶縁基板および第２絶縁基板を含んでおり、
    前記第１電極部材は、前記第１方向に見て前記第１絶縁基板に重なり、かつ、前記第１絶縁基板に支持されており、
    前記第２電極部材は、前記第１方向に見て前記第２絶縁基板に重なり、かつ、前記第２絶縁基板に支持されている、
    請求項３ないし請求項９のいずれか一項に記載の半導体装置。
  11. 前記第１絶縁基板および前記第２絶縁基板は、前記第２方向に見て重なる、
    請求項１０に記載の半導体装置。
  12. 前記絶縁部材は、前記第１方向において前記絶縁部材主面と反対側を向く絶縁基板裏面を有しており、
    前記絶縁基板裏面に形成された裏面金属層をさらに備えている、
    請求項２ないし請求項１１のいずれか一項に記載の半導体装置。
  13. 前記接続部材は、前記第２電極部材にレーザ溶接によって接合されている、
    請求項１ないし請求項１２のいずれか一項に記載の半導体装置。
  14. 前記半導体素子は、パワーＭＯＳＦＥＴである、
    請求項１ないし請求項１３のいずれか一項に記載の半導体装置。
  15. 前記導電性接合層は、焼結金属によって構成されている、
    請求項１ないし請求項１４のいずれか一項に記載の半導体装置。
  16. 前記半導体素子、前記接続部材、前記導電性接合層、前記第１電極部材、および、前記第２電極部材を覆う封止樹脂をさらに備えている、
    請求項１ないし請求項１５のいずれか一項に記載の半導体装置。
  17. 第１方向において互いに反対側を向く素子主面および素子裏面を有しており、前記素子主面に主面電極および前記素子裏面に裏面電極が形成された半導体素子と、
    前記素子主面と同じ方向を向く第１主面を有する第１電極部材と、
    前記第１主面と同じ方向を向く第２主面を有し、前記第１方向に直交する第２方向において前記第１電極部材と離間する第２電極部材と、
    を備えた半導体装置の製造方法であって、
    前記素子裏面と前記第１主面とが互い対向した姿勢で、前記半導体素子を前記第１電極部材に載置するマウント工程と、
    導電性接合層を介して前記主面電極と接続部材とを導通させる接続工程と、
    前記接続部材を前記第２電極部材に接合する接合工程と、
    を有しており、
    前記接続部材は、前記第２主面よりも前記第２主面が向く方向に配置されており、
    前記第１電極部材の少なくとも一部、前記半導体素子、および、前記導電性接合層は、前記第２方向に見て、前記第２電極部材に重なる、半導体装置の製造方法。
JP2020550319A 2018-10-02 2019-09-25 半導体装置および半導体装置の製造方法 Active JP7326314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018187528 2018-10-02
JP2018187528 2018-10-02
PCT/JP2019/037446 WO2020071185A1 (ja) 2018-10-02 2019-09-25 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020071185A1 true JPWO2020071185A1 (ja) 2021-09-02
JP7326314B2 JP7326314B2 (ja) 2023-08-15

Family

ID=70055276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550319A Active JP7326314B2 (ja) 2018-10-02 2019-09-25 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11721612B2 (ja)
JP (1) JP7326314B2 (ja)
CN (1) CN112771667A (ja)
DE (1) DE112019005011T5 (ja)
WO (1) WO2020071185A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344253A1 (en) * 2019-10-24 2022-10-27 Rohm Co., Ltd. Semiconductor device
EP4097753A4 (en) 2020-01-28 2023-07-19 Littelfuse, Inc. SEMICONDUCTOR CHIP PACKAGE AND METHOD OF ASSEMBLY
CN115552602A (zh) * 2020-04-22 2022-12-30 罗姆股份有限公司 半导体装置
US11328980B2 (en) 2020-07-10 2022-05-10 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive power devices on direct bond copper embedded in PCB driver boards
WO2022264834A1 (ja) * 2021-06-15 2022-12-22 ローム株式会社 半導体装置
WO2023106151A1 (ja) * 2021-12-10 2023-06-15 ローム株式会社 半導体装置
WO2024057860A1 (ja) * 2022-09-13 2024-03-21 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法
JP2010212729A (ja) * 2010-05-25 2010-09-24 Panasonic Corp 半導体装置およびその製造方法
CN103545268A (zh) * 2012-07-09 2014-01-29 万国半导体股份有限公司 底部源极的功率器件及制备方法
WO2017017901A1 (ja) * 2015-07-29 2017-02-02 パナソニックＩｐマネジメント株式会社 半導体装置
WO2017130370A1 (ja) * 2016-01-29 2017-08-03 三菱電機株式会社 半導体装置
US20180145007A1 (en) * 2016-11-21 2018-05-24 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230880B2 (en) * 2014-01-28 2016-01-05 Infineon Technolgies Ag Electronic device and method for fabricating an electronic device
JP2016219681A (ja) 2015-05-25 2016-12-22 カルソニックカンセイ株式会社 金属配線の接合構造および接合方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法
JP2010212729A (ja) * 2010-05-25 2010-09-24 Panasonic Corp 半導体装置およびその製造方法
CN103545268A (zh) * 2012-07-09 2014-01-29 万国半导体股份有限公司 底部源极的功率器件及制备方法
WO2017017901A1 (ja) * 2015-07-29 2017-02-02 パナソニックＩｐマネジメント株式会社 半導体装置
WO2017130370A1 (ja) * 2016-01-29 2017-08-03 三菱電機株式会社 半導体装置
US20180145007A1 (en) * 2016-11-21 2018-05-24 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment

Also Published As

Publication number Publication date
US11721612B2 (en) 2023-08-08
CN112771667A (zh) 2021-05-07
JP7326314B2 (ja) 2023-08-15
US20210398881A1 (en) 2021-12-23
WO2020071185A1 (ja) 2020-04-09
US20230298974A1 (en) 2023-09-21
DE112019005011T5 (de) 2021-06-24

Similar Documents

Publication Publication Date Title
JP7326314B2 (ja) 半導体装置および半導体装置の製造方法
JP2021190505A (ja) 半導体装置
JP7352753B2 (ja) 半導体モジュール
JP7352754B2 (ja) 半導体モジュール
WO2020241238A1 (ja) 半導体装置
JP7354475B1 (ja) 半導体モジュール
JP7451521B2 (ja) 半導体装置及び半導体装置の製造方法
JP7319295B2 (ja) 半導体装置
US11862598B2 (en) Semiconductor device
WO2021176996A1 (ja) 半導体装置および半導体装置の製造方法
JP2023139229A (ja) 半導体装置
JP2019083292A (ja) 半導体装置
WO2022113617A1 (ja) 半導体装置
WO2021079913A1 (ja) 半導体装置
US20230260922A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2020096085A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230802

R150 Certificate of patent or registration of utility model

Ref document number: 7326314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150