JP2021190505A - 半導体装置 - Google Patents

Abstract

【課題】 支持基板の反りを抑制可能な半導体装置を提供すること。【解決手段】 半導体装置Ａ１は、ｚ方向において離間する主面２１１および裏面２１２を有する絶縁基板２１と、主面２１１に配置され、かつ、互いに離間した主面金属層２２Ａ，２２Ｂと、主面金属層２２Ａ，２２Ｂに支持された半導体素子１０Ａ，１０Ｂと、を備え、主面金属層２２Ａ，２２Ｂは、絶縁基板２１よりも厚い。【選択図】 図１１

Description

本開示は、半導体装置に関する。

特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載の半導体装置は、半導体素子と、支持基板と、放熱部材とを備えている。支持基板は、半導体素子を支持する。支持基板は、絶縁基板と、絶縁基板の両面に積層された銅製の導体層とを含む。一方の導体層には、半導体素子が接合され、他方の導体層には放熱部材が接合されている。

特開２０１５−２２０３８２号公報 特開２０１０−１５３６３９号公報

上述の半導体装置では、製造時や使用時の熱変化に起因して、支持基板に反りが生じることが懸念される。

本開示は、上記した事情のもとで考え出されたものであって、支持基板の反りを抑制可能な半導体装置を提供することをその課題とする。

本開示によって提供される半導体装置は、第１方向において離間する主面および裏面を有する絶縁基板と、前記主面に配置され、かつ、互いに離間した主面金属層と、前記主面金属層に支持された半導体素子と、を備え、前記主面金属層は、前記絶縁基板よりも厚い。

本開示の好ましい実施の形態においては、前記主面金属層と前記半導体素子との間に介在する導電部材をさらに備える。

本開示の好ましい実施の形態においては、前記導電部材は、グラファイトからなる導電層を含む。

本開示の好ましい実施の形態においては、前記導電部材は、前記導電層を挟む一対の金属層をさらに含む。

本開示の好ましい実施の形態においては、前記裏面に配置された裏面金属層をさらに備え、前記主面金属層は、前記裏面金属層よりも厚い。

本開示の好ましい実施の形態においては、前記主面金属層は、単体の金属層からなる。

本開示の好ましい実施の形態においては、前記主面金属層は、第１層および当該第１層に対して前記絶縁基板とは反対側に配置された第２層とを含む。

本開示の好ましい実施の形態においては、前記第２層は、前記第１層よりも厚い。

本開示の好ましい実施の形態においては、前記第２層は、前記絶縁基板よりも厚い。

本開示の好ましい実施の形態においては、前記第２層は、前記裏面金属層よりも厚い。

本開示の好ましい実施の形態においては、前記第１層は、前記裏面金属層と同じ厚さである。

本開示の好ましい実施の形態においては、前記主面金属層は、前記第２層を前記第１層に接合する接合層をさらに含む。

本開示の好ましい実施の形態においては、前記絶縁基板は、セラミックスからなる。

本開示の好ましい実施の形態においては、前記絶縁基板、前記主面金属層および前記半導体素子を覆う封止部材をさらに備える。

本開示の好ましい実施の形態においては、互いに離間した複数の前記主面金属層、前記複数の主面金属層に個別に支持された複数の前記半導体素子、を備える。

本開示の好ましい実施の形態においては、前記複数の主面金属層に個別に支持された複数の前記導電部材、を備える。

本開示の好ましい実施の形態においては、前記裏面金属層は、前記第１方向に沿って視て、前記主面金属層と重なる。

本開示の好ましい実施の形態においては、前記裏面金属層は、前記第１方向に沿って視た面積が、前記主面金属層の面積よりも小さい。

本開示の半導体装置によれば、支持基板の反りを抑制することができる。

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

第１実施形態にかかる半導体装置を示す斜視図である。 図１の斜視図において、封止部材を省略した図である。 第１実施形態にかかる半導体装置を示す平面図である。 図２に示す平面図において、封止部材を省略したものである。 図４の一部を拡大した部分拡大図である。 図４の一部を抜粋した図である。 第１実施形態にかかる半導体装置を示す正面図である。 第１実施形態にかかる半導体装置を示す底面図である。 第１実施形態にかかる半導体装置を示す左側面図である。 第１実施形態にかかる半導体装置を示す右側面図である。 図４のＸＩ−ＸＩ線に沿う断面図である。 図４のＸＩＩ−ＸＩＩ線に沿う断面図である。 図１２の一部を拡大した部分拡大図である。 図４のＸＩＶ−ＸＩＶ線に沿う断面図である。 図４のＸＶ−ＸＶ線に沿う断面図である。 第１実施形態の第１変形例にかかる半導体装置を示す断面図である。 第１実施形態の第２変形例にかかる半導体装置を示す断面図である。 第２実施形態にかかる半導体装置を示す平面図である。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１８のＸＸ−ＸＸ線に沿う断面図である。 第３実施形態にかかる半導体装置を示す平面図である。 図２１に示す平面図において、一部を抜粋した図である。 図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。 第４実施形態にかかる半導体装置を示す断面図である。 第４実施形態にかかる半導体装置を示す底面図である。 第５実施形態にかかる半導体装置を示す断面図である。 第５実施形態にかかる半導体装置を示す底面図である。

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

＜第１実施形態＞
図１〜図１５は、本開示の第１実施形態にかかる半導体装置を示している。第１実施形 態の半導体装置Ａ１は、複数の半導体素子１０、支持基板２０、２つの入力端子３１，３２、出力端子３３、一対のゲート端子３４Ａ，３４Ｂ、一対の検出端子３５Ａ，３５Ｂ、複数のダミー端子３６および一対の側方端子３７Ａ，３７Ｂ、複数の土台部４１、複数の線状接続部材５１、複数の板状接続部材５２および封止部材６０を備えている。

図１は、半導体装置Ａ１を示す斜視図である。図２は、図１の斜視図において封止部材６０を省略した図である。図３は、半導体装置Ａ１を示す平面図である。図４は、図３の平面図において封止部材６０を想像線（二点鎖線）で示している。図５は、図４の一部を拡大した部分拡大図である。図６は、図４の平面図において一部の構成要素を抜粋した図である。図７は、半導体装置Ａ１を示す正面図である。図８は、半導体装置Ａ１を示す底面図である。図９は、半導体装置Ａ１を示す側面図（左側面図）である。図１０は、半導体装置Ａ１を示す側面図（右側面図）である。図１１は、図４のＸＩ−ＸＩ線に沿う断面図である。図１２は、図４のＸＩＩ−ＸＩＩ線に沿う断面図である。図１３は、図１２の一部を拡大した部分拡大図である。図１４は、図４のＸＩＶ−ＸＩＶ線に沿う断面図である。図１５は、図４のＸＶ−ＸＶ線に沿う断面図である。

説明の便宜上、図１〜図１４において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｘ方向は、半導体装置Ａ１の平面図（図２および図３参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図２および図３参照）における上下方向である。必要に応じて、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。なお、ｚ１方向を下、ｚ２方向を上という場合もある。また、ｚ方向の寸法を「厚み」あるいは「厚さ」という場合もある。ｚ方向が、特許請求の範囲に記載の「第１方向」に相当する。

複数の半導体素子１０はそれぞれ、ＳｉＣ（炭化ケイ素）を主とする半導体材料を用いて構成されている。当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。複数の半導体素子１０はそれぞれ、たとえば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。各半導体素子１０は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタ、ＬＳＩなどのＩＣチップ、ダイオード、コンデンサなどであってもよい。本実施形態においては、複数の半導体素子１０は、いずれも同一素子であり、かつ、たとえばｎチャネル型のＭＯＳＦＥＴである場合を例に説明するがこれに限定されず、複数の半導体素子１０が異なる種類の半導体素子を含む構成であってもよい。各半導体素子１０は、ｚ方向に見て（以下、「平面視」ともいう。）、たとえば矩形状であるが、これに限定されない。各半導体素子１０は、たとえばその厚さが５０μｍ〜３７０μｍ程度であるが、これに限定されない。また、半導体素子１０の個数は、特に限定されず、１つでもよいし複数でもよい。

複数の半導体素子１０は、複数の半導体素子１０Ａおよび複数の半導体素子１０Ｂを含んでいる。半導体装置Ａ１は、図２および図４に示すように、４つの半導体素子１０Ａおよび４つの半導体素子１０Ｂを含んでいる。半導体素子１０の数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更されうる。半導体装置Ａ１が、たとえばハーフブリッジ型のスイッチング回路である場合、複数の半導体素子１０Ａは、このスイッチング回路における上アーム回路を構成し、複数の半導体素子１０Ｂは、このスイッチング回路における下アーム回路を構成する。

複数の半導体素子１０Ａの各々は、図２、図４、図５および図１２に示すように、支持基板２０（後述する導電部材２４Ａ）に搭載されている。複数の半導体素子１０Ａは、ｙ方向に並んでおり、互いに離間している。各半導体素子１０Ａは、図４、図５および図１ ２に示すように、導電性接合材１９Ａを介して、支持基板２０（導電部材２４Ａ）に導通接合されている。導電性接合材１９Ａは、たとえばはんだあるいは金属ペースト、焼結金属などのいずれかである。言い換えると、複数の半導体素子１０Ａは、支持基板２０の絶縁基板２１に支持されている。

複数の半導体素子１０Ｂの各々は、図２、図４、図５および図１１に示すように、支持基板２０（後述する導電部材２４Ｂ）に搭載されている。複数の半導体素子１０Ｂは、ｙ方向に並んでおり、互いに離間している。各半導体素子１０Ｂは、図４、図５および図１１に示すように、導電性接合材１９Ｂを介して、支持基板２０（導電部材２４Ｂ）に導通接合されている。導電性接合材１９Ｂは、導電性接合材１９Ａと同様に、たとえばはんだあるいは金属ペースト、焼結金属などのいずれかである。言い換えると、複数の半導体素子１０Ｂは、支持基板２０の絶縁基板２１に支持されている。図４に示す例では、複数の半導体素子１０Ａと複数の半導体素子１０Ｂとは、ｘ方向に見て交互に並んで配置されているが、複数の半導体素子１０Ａと複数の半導体素子１０Ｂとは、ｘ方向に見て重なるように配置されていてもよい。

複数の半導体素子１０（複数の半導体素子１０Ａおよび複数の半導体素子１０Ｂ）はそれぞれ、図１１〜図１３に示すように、素子主面１０１および素子裏面１０２を有する。図１３においては、半導体素子１０Ａが示されているが、半導体素子１０Ｂも同等に構成されている。各半導体素子１０において、素子主面１０１および素子裏面１０２は、ｚ方向において離間している。素子主面１０１は、ｚ２方向を向き、素子裏面１０２は、ｚ１方向を向く。各半導体素子１０Ａの素子裏面１０２は、導電部材２４Ａに対向する。各半導体素子１０Ｂの素子裏面１０２は、導電部材２４Ｂに対向する。

複数の半導体素子１０の各々は、図５および図１３に示すように、主面電極１１、裏面電極１２および絶縁膜１３を有する。

主面電極１１は、素子主面１０１に設けられている。主面電極１１は、図４および図１１に示すように、第１電極１１１および第２電極１１２を含む。第１電極１１１は、たとえばソース電極であって、ソース電流が流れる。第２電極１１２は、たとえばゲート電極であって、各半導体素子１０を駆動させるためのゲート電圧が印加される。第１電極１１１は、第２電極１１２よりも大きい。図５に示す例示においては、第１電極１１１は、１つの領域で構成されている場合を示すが、複数の領域に分割されていてもよい。

裏面電極１２は、図１３に示すように、素子裏面１０２に設けられている。裏面電極１２は、素子裏面１０２の全体にわたって形成されている。裏面電極１２は、たとえばドレイン電極であって、ドレイン電流が流れる。

絶縁膜１３は、図５および図１３に示すように、素子主面１０１に設けられている。絶縁膜１３は、電気絶縁性を有する。絶縁膜１３は、平面視において主面電極１１を囲んでいる。絶縁膜１３は、第１電極１１１と第２電極１１２とを絶縁する。絶縁膜１３は、たとえばＳｉＯ₂（二酸化ケイ素）層、ＳｉＮ₄（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１０１からこの順番で積層されたものである。絶縁膜１３の構成は、上記したものに限定されず、たとえば、ポリベンゾオキサゾール層に代えてポリイミド層を用いてもよい。

支持基板２０は、複数の半導体素子１０を支持する。支持基板２０は、絶縁基板２１、一対の主面金属層２２Ａ，２２Ｂ、一対の裏面金属層２３Ａ，２３Ｂ、一対の導電部材２４Ａ，２４Ｂ、一対の絶縁層２５Ａ，２５Ｂ、一対のゲート層２６Ａ，２６Ｂおよび一対の検出層２７Ａ，２７Ｂを含んでいる。絶縁基板２１、一対の主面金属層２２Ａ，２２Ｂ、および、一対の裏面金属層２３Ａ，２３Ｂは、いわゆるＤＢＣ（Direct Bonded Copper）基板によって構成されている。本実施形態においては、ＤＢＣ基板である場合を示すが、これに限定されず、たとえばＤＢＡ（Direct Bonded Aluminum）基板であってもよい。

絶縁基板２１は、各主面金属層２２Ａ，２２Ｂと各裏面金属層２３Ａ，２３Ｂとを絶縁する。絶縁基板２１の構成材料は、たとえば熱伝導性に優れたセラミックである。このようなセラミックとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ₂Ｏ₃（酸化アルミニウム）などが用いられる。絶縁基板２１の厚さは、たとえば０．３２ｍｍ程度である。絶縁基板２１は、図４に示すように、平面視矩形状である。絶縁基板２１は、１つの平板状である。

絶縁基板２１は、図１１、図１２、図１４および図１５に示すように、主面２１１および裏面２１２を有している。主面２１１と裏面２１２とは、ｚ方向において離間している。主面２１１は、ｚ２方向を向き、裏面２１２はｚ１方向を向く。主面２１１には、一対の主面金属層２２Ａ，２２Ｂが配置されている。裏面２１２には、一対の裏面金属層２３Ａ，２３Ｂが配置されている。

一対の主面金属層２２Ａ，２２Ｂはそれぞれ、図１１、図１２、図１４および図１５に示すように、絶縁基板２１の主面２１１に配置されている。一対の主面金属層２２Ａ，２２Ｂは、互いに離間しており、ｘ方向に並んでいる。本実施形態の主面金属層２２Ａ，２２Ｂは、単体の金属層によって構成されている。各主面金属層２２Ａ，２２Ｂの構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金、Ａｌ（アルミニウム）である。このような主面金属層２２Ａ，２２Ｂは、たとえばろう材を貼り付けることによって形成される。各主面金属層２２Ａ，２２Ｂは、絶縁基板２１よりも厚い。また、主面金属層２２Ａ，２２Ｂは、裏面金属層２３Ａ，２３Ｂよりも厚いことが好ましい。主面金属層２２Ａ，２２Ｂの厚さは、たとえば０．５ｍｍ〜１．０ｍｍである。各主面金属層２２Ａ，２２Ｂは、平面視において略矩形状である。各主面金属層２２Ａ，２２Ｂは、たとえば、ｘ方向寸法が２０ｍｍ程度であり、ｙ方向寸法が３０ｍｍ程度である。

各主面金属層２２Ａ，２２Ｂは、図６および図８に示すように、一対の端縁２２１，２２２および一対の端縁２２３，２２４を有している。一対の端縁２２１，２２２は、各々が平面視においてｙ方向に延びている。一対の端縁２２１，２２２は、互いにｘ方向に離間している。端縁２２２は、端縁２２１よりもｘ２方向に位置する。図６および図８に示す例では、一対の端縁２２１，２２２は、略平行である。一対の端縁２２３，２２４は、各々が平面視においてｘ方向に延びている。一対の端縁２２３，２２４は、互いにｙ方向に離間している。端縁２２４は、端縁２２３よりもｙ２方向に位置する。図６および図８に示す例では、各主面金属層２２Ａ，２２Ｂが平面視矩形状であるので、一対の端縁２２１，２２２および一対の端縁２２３，２２４はそれぞれ、略平行である。

一対の裏面金属層２３Ａ，２３Ｂはそれぞれ、図１１、図１２、図１４および図１５に示すように、絶縁基板２１の裏面２１２に配置されている。一対の裏面金属層２３Ａ，２３Ｂは、互いに離間しており、ｘ方向に並んでいる。各裏面金属層２３Ａ，２３Ｂは、下面（ｚ１方向を向く面）が封止部材６０から露出している。各裏面金属層２３Ａ，２３Ｂの下面には、たとえば図示しないヒートシンクなどが接続されうる。各裏面金属層２３Ａ，２３Ｂの構成材料は、たとえば各主面金属層２２Ａ，２２Ｂと同じである。つまり、各裏面金属層２３Ａ，２３Ｂの構成材料は、たとえばＣｕあるいはＣｕ合金、Ａｌである。各裏面金属層２３Ａ，２３Ｂの厚さは、たとえば０．２ｍｍ〜０．４ｍｍ程度である。各裏面金属層２３Ａ，２ ３Ｂは、平面視において略矩形状である。各裏面金属層２３Ａ，２３Ｂは、たとえば、ｘ方向寸法が２０ｍｍ程度であり、ｙ方向寸法が２３ｍｍ程度である。

各裏面金属層２３Ａ，２３Ｂは、図６および図８に示すように、一対の端縁２３１，２３２および一対の端縁２３３，２３４を有している。一対の端縁２３１，２３２は、各々が平面視においてｙ方向に延びている。一対の端縁２３１，２３２は、互いにｘ方向に離間している。端縁２３２は、端縁２３１よりもｘ２方向に位置する。一対の端縁２３３，２３４は、各々が平面視においてｘ方向に延びている。一対の端縁２３３，２３４は、互いにｙ方向に離間している。端縁２３４は、端縁２３３よりもｙ２方向に位置する。図６および図８に示す例では、各裏面金属層２３Ａ，２３Ｂが平面視矩形状であるので、一対の端縁２３１，２３２および一対の端縁２３３，２３４はそれぞれ、略平行である。

図６に示すように、裏面金属層２３Ａの端縁２３３は、平面視において、複数の半導体素子１０Ａのうち最もｙ１方向に位置する半導体素子１０Ａに重なっている。裏面金属層２３Ｂの端縁２３４は、平面視において、複数の半導体素子１０Ｂのうち最もｙ２方向に位置する半導体素子１０Ｂに重なっている。なお、裏面金属層２３Ａと複数の半導体素子１０Ａとの配置関係は、何ら限定されない。

支持基板２０において、図６および図８に示すように、主面金属層２２Ａと裏面金属層２３Ａとは、平面視において重なり、主面金属層２２Ｂと裏面金属層２３Ｂとは、平面視において重なっている。特に、図６に示す例では、平面視において、各主面金属層２２Ａ，２２Ｂのｙ方向中央と、各裏面金属層２３Ａ，２３Ｂのｙ方向中央とは、重なっている。各裏面金属層２３Ａ，２３Ｂの端縁２３１は、平面視において、各主面金属層２２Ａ，２２Ｂの端縁２２１に重なり、各裏面金属層２３Ａ，２３Ｂの端縁２３２は、平面視において、各主面金属層２２Ａ，２２Ｂの端縁２２２に重なる。また、各裏面金属層２３Ａ，２３Ｂの端縁２３３は、平面視において、各主面金属層２２Ａ，２２Ｂに重なっており、各主面金属層２２Ａ，２２Ｂの端縁２２３よりもｙ２方向に位置する。各裏面金属層２３Ａ，２３Ｂの端縁２３４は、平面視において、各主面金属層２２Ａ，２２Ｂに重なっており、各主面金属層２２Ａ，２２Ｂの端縁２２４よりもｙ１方向に位置する。また、図示された例においては、裏面金属層２３Ａは、z方向に沿って視た面積が、主面金属層２２Ａよりも小さい。同様に、裏面金属層２３Ｂは、z方向に沿って視た面積が、主面金属層２２Ｂよりも小さい。なお、主面金属層２２Ａ，２２Ｂと裏面金属層２３Ａ，２３Ｂとの位置関係は、何ら限定されない。

一対の導電部材２４Ａ，２４Ｂは、図４、図１１および図１２に示すように、互いに離間しており、ｘ方向に並んでいる。導電部材２４Ａは、主面金属層２２Ａの上に配置され、導電部材２４Ｂは、主面金属層２２Ｂの上に配置されている。導電部材２４Ａには、複数の半導体素子１０Ａが配置されており、導電部材２４Ｂには、複数の半導体素子１０Ｂが配置されている。導電部材２４Ａは、導電層２４１Ａおよび２つの金属層２４２Ａ，２４３Ａを含んでおり、導電部材２４Ｂは、導電層２４１Ｂおよび２つの金属層２４２Ｂ，２４３Ｂを含んでいる。

各導電層２４１Ａ，２４１Ｂは、たとえばグラファイトから構成される。グラファイトは、六方晶系の結晶構造であって層状になっており、層に平行な方向と層に直交する方向とでは熱伝導率に異方性がある。層に平行な方向の熱伝導率は約１５００Ｗ／ｍＫであり、層に直交する方向の熱伝導率は約５Ｗ／ｍＫである。各導電層２４１Ａ，２４１Ｂは、層に平行な方向がｚ方向に沿って配置されている。また、グラファイトは、上述のとおり、線膨張係数に異方性がある。たとえば、層に平行な方向の線膨張係数は約０ｐｐｍ／Ｋであり、層に直交する方向の線膨張係数は約２５ｐｐｍ／Ｋである。各導電層２４１ Ａ，２４１Ｂは、層に直交する方向がｙ方向に沿って配置されている。よって、各導電層２４１Ａ，２４１Ｂは、ｙ方向の線膨張係数が約２５ｐｐｍ／Ｋとなり、ｘ方向の線膨張係数が約０ｐｐｍ／Ｋとなる向きに配置されている。つまり、各導電層２４１Ａ，２４１Ｂは、相対的に線膨張係数の大きい方向がｙ方向に沿って配置されている。各導電層２４１Ａ，２４１Ｂの厚さは、たとえば２．０ｍｍ程度である。なお、このような配置は、導電層２４１Ａ，２４１Ｂの一配置例であり、導電層２４１Ａ，２４１Ｂの配置は、何ら限定されない。

各金属層２４２Ａ，２４２Ｂは、図１１〜図１５に示すように、各導電層２４１Ａ，２４１Ｂの上面（ｚ２方向を向く面）に配置されている。各金属層２４２Ａ，２４２Ｂの構成材料は、たとえばＣｕあるいはＣｕ合金である。各金属層２４２Ａ，２４２Ｂは、各導電部材２４Ａ，２４Ｂと各半導体素子１０Ａ，１０Ｂとの接合を良好にするために設けられている。各金属層２４２Ａ，２４２Ｂの厚さは、たとえば０．１ｍｍ〜０．５ｍｍ程度である。

各金属層２４３Ａ，２４３Ｂは、図１１〜図１５に示すように、各導電層２４１Ａ，２４１Ｂの下面（ｚ１方向を向く面）に配置されている。各金属層２４３Ａ，２４３Ｂの構成材料は、たとえばＣｕあるいはＣｕ合金である。各金属層２４３Ａ，２４３Ｂは、各導電部材２４Ａ，２４Ｂと各主面金属層２２Ａ，２２Ｂとの接合を良好にするために設けられている。各金属層２４３Ａ，２４３Ｂの厚さは、たとえば０．１ｍｍ〜０．５ｍｍ程度である。

図１１〜図１４に示すように、導電部材２４Ａ（金属層２４３Ａ）と主面金属層２２Ａとの間には、導電性接合層２９Ａが介在している。導電部材２４Ａは、導電性接合層２９Ａによって主面金属層２２Ａに接合されている。図１１、図１２および図１５に示すように、導電部材２４Ｂ（金属層２４３Ｂ）と主面金属層２２Ｂとの間には、導電性接合層２９Ｂが介在している。導電部材２４Ｂは、導電性接合層２９Ｂによって主面金属層２２Ｂに接合されている。各導電性接合層２９Ａ，２９Ｂは、たとえばはんだあるいは金属ペースト、焼結金属などのいずれかである。なお、導電部材２４Ａ（金属層２４３Ａ）と主面金属層２２Ａとは、固相拡散接合の手法によって接合されていてもよい。この場合、導電性接合層２９Ａは、存在しない。同様に導電部材２４Ｂ（金属層２４３Ｂ）と主面金属層２２Ｂとは、固相拡散接合の手法によって接合されていてもよい。この場合、導電性接合層２９Ｂは、存在しない。

一対の絶縁層２５Ａ，２５Ｂは、電気絶縁性を有しており、その構成材料は、たとえばガラスエポキシ樹脂である。一対の絶縁層２５Ａ，２５Ｂは、図４に示すように、各々がｙ方向に延びる帯状である。絶縁層２５Ａは、図４、図５および図１２に示すように、導電部材２４Ａに接合されている。絶縁層２５Ａは、複数の半導体素子１０Ａよりもｘ２方向に位置する。絶縁層２５Ｂは、図４、図５および図１１に示すように、導電部材２４Ｂに接合されている。絶縁層２５Ｂは、複数の半導体素子１０Ｂよりもｘ１方向に位置する。

一対のゲート層２６Ａ，２６Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対のゲート層２６Ａ，２６Ｂは、図４に示すように、各々がｙ方向に延びる帯状である。ゲート層２６Ａは、図４、図５および図１２に示すように、絶縁層２５Ａ上に配置されている。ゲート層２６Ａは、線状接続部材５１（後述するゲートワイヤ５１１）を介して、各半導体素子１０Ａの第２電極１１２（ゲート電極）に導通する。ゲート層２６Ｂは、図４、図５および図１１に示すように、絶縁層２５Ｂ上に配置されている。ゲート層２６Ｂは、線状接続部材５１（後述するゲートワイヤ５１１）を介して、各半導体素子１０Ｂの第２電極１１２（ゲート電極）に導通する。

一対の検出層２７Ａ、２７Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対の検出層２７Ａ，２７Ｂは、図４に示すように、各々がｙ方向に延びる帯状である。検出層２７Ａは、図４、図５および図１２に示すように、ゲート層２６Ａとともに絶縁層２５Ａ上に配置されている。検出層２７Ａは、平面視において、絶縁層２５Ａ上において、ゲート層２６Ａの隣に位置し、ゲート層２６Ａから離間している。図４、図５および図１２に示す例では、検出層２７Ａは、ゲート層２６Ａよりもｘ１方向に位置しており、ゲート層２６Ａよりも複数の半導体素子１０Ａの近くに配置されている。ゲート層２６Ａと検出層２７Ａとのｘ方向における配置は、反対であってもよい。検出層２７Ａは、線状接続部材５１（後述する検出ワイヤ５１２）を介して、各半導体素子１０Ａの第１電極１１１（ソース電極）に導通する。検出層２７Ｂは、図４、図５および図１１に示すように、ゲート層２６Ｂとともに絶縁層２５Ｂ上に配置されている。検出層２７Ｂは、平面視において、絶縁層２５Ｂ上において、ゲート層２６Ｂの隣に位置し、ゲート層２６Ｂから離間している。図４、図５および図１１に示す例では、検出層２７Ｂは、ゲート層２６Ｂよりもｘ２方向に位置しており、ゲート層２６Ｂよりも複数の半導体素子１０Ｂの近くに配置されている。ゲート層２６Ｂと検出層２７Ｂとのｘ方向における配置は、反対であってもよい。検出層２７Ｂは、線状接続部材５１（後述する検出ワイヤ５１２）を介して、各半導体素子１０Ｂの第１電極１１１（ソース電極）に導通する。

２つの入力端子３１，３２はそれぞれ、金属板である。当該金属板の構成材料は、ＣｕまたはＣｕ合金である。２つの入力端子３１，３２はともに、ｚ方向の寸法がたとえば０．８ｍｍ程度であるが、これに限定されない。２つの入力端子３１，３２はともに、図１、図４、図１１および図１２に示すように、半導体装置Ａ１においてｘ２方向寄りに位置する。２つの入力端子３１，３２の間には、たとえば電源電圧が印加される。入力端子３１，３２には、図示しない電源（図示略）から直接電源電圧が印加されてもよいし、入力端子３１，３２を挟み込むようにバスバー（図示略）を接続し、当該バスバーを介して、印加されてもよい。また、スナバ回路などを並列に接続してもよい。入力端子３１は、正極（Ｐ端子）であり、入力端子３２は、負極（Ｎ端子）である。入力端子３２は、ｚ方向において、入力端子３１および支持基板２０（導電部材２４Ａ）の双方に対して離間して配置されている。入力端子３１が特許請求の範囲に記載の「第１入力端子」に相当し、入力端子３２が特許請求の範囲に記載の「第２入力端子」に相当する。

入力端子３１は、図４および図１１に示すように、パッド部３１１および端子部３１２を有する。

パッド部３１１は、入力端子３１のうち、封止部材６０に覆われた部分である。図４に示す例では、パッド部３１１のｘ１方向側の端部は、平面視櫛歯状であるが、櫛歯状ではなく、たとえば平面視矩形状であってもよい。パッド部３１１は、この櫛歯状の部分が導電部材２４Ａ（金属層２４２Ａ）に導通接合されている。パッド部３１１と導電部材２４Ａとの接合は、レーザ接合、超音波接合、あるいは、導電性接合材を用いた接合のいずれであってもよい。

端子部３１２は、入力端子３１のうち、封止部材６０から露出した部分である。端子部３１２は、図４、図７、図８、図１０および図１１に示すように、平面視において、封止部材６０からｘ２方向に延びている。

入力端子３２は、図４および図１１に示すように、パッド部３２１および端子部３２２を有する。

パッド部３２１は、入力端子３２のうち、封止部材６０に覆われた部分である。パッド部３２１は、図４に示すように、連結部３２１ａおよび複数の延出部３２１ｂを含んでい る。連結部３２１ａは、ｙ方向に延びる帯状である。連結部３２１ａは、端子部３２２に繋がっている。複数の延出部３２１ｂは、連結部３２１ａからｘ１方向に向けて延びる帯状である。複数の延出部３２１ｂは、互いに離間しており、かつ、平面視においてｙ方向に並んでいる。各延出部３２１ｂは、その先端部分が平面視において各土台部４１に重なり、各土台部４１に接合されている。当該接合は、レーザ光を用いたレーザ溶接であってもよいし、超音波接合であってもよい、接合材を用いた接合であってもよい。上記先端部分は、延出部３２１ｂのうち、ｘ方向において連結部３２１ａに繋がる側と反対側であって、ｘ１方向側の端縁部分である。

端子部３２２は、入力端子３２のうち、封止部材６０から露出した部分である。端子部３２２は、図３、図４および図８に示すように、平面視において、封止部材６０からｘ２方向に延びている。端子部３２２は、平面視矩形状である。端子部３２２は、図３、図４および図８に示すように、平面視において、入力端子３１の端子部３１２に重なっている。端子部３２２は、端子部３１２に対して、ｚ２方向に離間している。端子部３２２の形状は、たとえば端子部３１２の形状と同一である。

出力端子３３は、金属板である。当該金属板の構成材料は、たとえばＣｕまたはＣｕ合金である。出力端子３３は、図１、図３、図４、図７、図８および図１１に示すように、半導体装置Ａ１においてｘ１方向寄りに位置する。複数の半導体素子１０により電力変換された交流電力（電圧）は、この出力端子３３から出力される。

出力端子３３は、図４および図１１に示すように、パッド部３３１および端子部３３２を含んでいる。

パッド部３３１は、出力端子３３のうち、封止部材６０に覆われた部分である。図４に示す例では、パッド部３３１のｘ２方向側の部分は、平面視櫛歯状であるが、櫛歯状ではなく、たとえば平面視矩形状であってもよい。パッド部３３１は、この櫛歯状の部分が導電部材２４Ｂ（金属層２４２Ｂ）に導通接合されている。パッド部３３１と導電部材２４Ｂとの接合は、レーザ接合、超音波接合、あるいは、導電性接合材を用いた接合のいずれであってもよい。

端子部３３２は、出力端子３３のうち、封止部材６０から露出した部分である。端子部３３２は、図３、図４、図７、図８、図１１および図１２に示すように、封止部材６０からｘ１方向に延び出ている。

一対のゲート端子３４Ａ，３４Ｂは、図２、図４および図５に示すように、ｙ方向において、各導電部材２４Ａ，２４Ｂの隣に位置する。ゲート端子３４Ａには、複数の半導体素子１０Ａを駆動させるためのゲート電圧が印加される。ゲート端子３４Ｂには、複数の半導体素子１０Ｂを駆動させるためのゲート電圧が印加される。

一対のゲート端子３４Ａ，３４Ｂはともに、図５に示すように、パッド部３４１および端子部３４２を有する。各ゲート端子３４Ａ，３４Ｂにおいて、パッド部３４１は、封止部材６０に覆われている。これにより、各ゲート端子３４Ａ，３４Ｂは、封止部材６０に支持されている。パッド部３４１の表面には、たとえば銀めっきが施されていてもよい。端子部３４２は、パッド部３４１に繋がり、かつ、封止部材６０から露出している。端子部３４２は、ｘ方向に見て、Ｌ字状をなしている。

一対の検出端子３５Ａ，３５Ｂは、図２、図４および図５に示すように、ｘ方向において一対のゲート端子３４Ａ，３４Ｂの隣に位置する。検出端子３５Ａから、複数の半導体素子１０Ａの各主面電極１１（第１電極１１１）に印加される電圧（ソース電流に対応し た電圧）が検出される。検出端子３５Ｂから、複数の半導体素子１０Ｂの各主面電極１１（第１電極１１１）に印加される電圧（ソース電流に対応した電圧）が検出される。

一対の検出端子３５Ａ，３５Ｂはともに、図５に示すように、パッド部３５１および端子部３５２を有する。各検出端子３５Ａ，３５Ｂにおいて、パッド部３５１は、封止部材６０に覆われている。これにより、各検出端子３５Ａ，３５Ｂは、封止部材６０に支持されている。パッド部３５１の表面には、たとえば銀めっきが施されていてもよい。端子部３５２は、パッド部３５１に繋がり、かつ、封止部材６０から露出している。端子部３５２は、ｘ方向に見て、Ｌ字状をなしている。

複数のダミー端子３６は、図２、図４および図５に示すように、ｘ方向において一対の検出端子３５Ａ，３５Ｂに対して一対のゲート端子３４Ａ，３４Ｂとは反対側に位置する。半導体装置Ａ１では、ダミー端子３６の数は６つである。このうち３つのダミー端子３６は、ｘ方向の一方側（ｘ２方向）に位置する。残り３つのダミー端子３６は、ｘ方向の他方側（ｘ１方向）に位置する。複数のダミー端子３６の数および配置は、上記した構成に限定されない。また、複数のダミー端子３６を備えない構成としてもよい。

複数のダミー端子３６の各々は、図５に示すように、パッド部３６１および端子部３６２を有する。各ダミー端子３６において、パッド部３６１は、封止部材６０に覆われている。これにより、複数のダミー端子３６は、封止部材６０に支持されている。パッド部３６１の表面には、たとえば銀めっきが施されていてもよい。端子部３６２は、パッド部３６１に繋がり、かつ、封止部材６０から露出している。端子部３６２は、ｘ方向に見て、Ｌ字状をなしている。なお、端子部３６２の形状は、一対のゲート端子３４Ａ，３４Ｂの各端子部３４２の形状、および、一対の検出端子３５Ａ，３５Ｂの各端子部３５２の形状と同一である。

一対の側方端子３７Ａ，３７Ｂは、図２および図４に示すように、平面視において、封止部材６０のｙ１方向側の端縁部分であり、かつ、封止部材６０のｘ方向の各端縁部分に重なっている。側方端子３７Ａは、導電部材２４Ａに接合されており、ｘ２方向を向く端面を除いて、封止部材６０に覆われている。側方端子３７Ｂは、導電部材２４Ｂに接合されており、ｘ１方向を向く端面を除いて封止部材６０に覆われている。各側方端子３７Ａ，３７Ｂは、平面視において、そのすべてが封止部材６０に重なる。側方端子３７Ａ，３７Ｂの接合方法は、接合材を用いた接合、レーザ接合、あるいは、超音波接合のいずれであってもよい。各側方端子３７Ａ，３７Ｂは、一部が平面視において屈曲しており、また、他の一部がｚ方向に屈曲している。なお、各側方端子３７Ａ，３７Ｂの構成は、これに限定されず、平面視において封止部材６０からそれぞれ突き出るまで延びていてもよい。また、半導体装置Ａ１は、各側方端子３７Ａ，３７Ｂを備えていなくてもよい。

一対のゲート端子３４Ａ，３４Ｂ、一対の検出端子３５Ａ，３５Ｂおよび複数のダミー端子３６は、図１〜５、図７および図８に示すように、平面視において、ｘ方向に沿って配列されている。半導体装置Ａ１において、一対のゲート端子３４Ａ，３４Ｂ、一対の検出端子３５Ａ，３５Ｂ、複数のダミー端子３６および一対の側方端子３７Ａ，３７Ｂは、いずれも同一のリードフレームから形成される。

絶縁板３９は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。絶縁板３９の一部は、平板であって、図４、図７、図１０、図１１および図１２に示すように、ｚ方向において入力端子３１の端子部３１２と、入力端子３２の端子部３２２とに挟まれている。平面視において、入力端子３１は、その全部が絶縁板３９に重なっている。また、平面視において、入力端子３２は、パッド部３２１の一部と端子部３２２の全部とが絶縁板３９に重なっている。絶縁板３９により、２つの入力端子３１，３２が互い に絶縁されている。絶縁板３９の一部（ｘ１方向側の部分）は、封止部材６０に覆われている。

絶縁板３９は、図１１に示すように、介在部３９１および延出部３９２を有する。介在部３９１は、ｚ方向において、入力端子３１の端子部３１２と、入力端子３２の端子部３２２との間に介在する。介在部３９１は、その全部が端子部３１２と端子部３２２とに挟まれている。延出部３９２は、介在部３９１から端子部３１２および端子部３２２よりもさらに、ｘ２方向に向けて延びている。

複数の土台部４１の各々は、電気絶縁性を有しており、その構成材料は、たとえばセラミックである。各土台部４１は、図１１に示すように、導電部材２４Ａの表面に接合されている。各土台部４１は、たとえば平面視矩形状である。複数の土台部４１は、ｙ方向に並んでおり、互いに離間している。各土台部４１のｚ方向の寸法は、入力端子３１のｚ方向の寸法と絶縁板３９のｚ方向の寸法との合計と略同じである。各土台部４１には、入力端子３２のパッド部３２１の各延出部３２１ｂが接合されている。各土台部４１は、入力端子３２が支持基板２０に略平行となるように、入力端子３２を支持している。

複数の線状接続部材５１は、いわゆるボンディングワイヤである。複数の線状接続部材５１はそれぞれ、導電性を有しており、その構成材料は、たとえばＡｌ、Ｃｕ、クラッド材、またはこれら１つ以上を有する合金のいずれかである。複数の線状接続部材５１は、図４および図５に示すように、複数のゲートワイヤ５１１、複数の検出ワイヤ５１２、一対の第１接続ワイヤ５１３、および、一対の第２接続ワイヤ５１４を含んでいる。

複数のゲートワイヤ５１１はそれぞれ、図４および図５に示すように、各半導体素子１０の第２電極１１２（ゲート電極）と、一対のゲート層２６Ａ，２６Ｂのいずれかとに接合されている。複数のゲートワイヤ５１１には、各半導体素子１０Ａの第２電極１１２とゲート層２６Ａとを導通させるものと、各半導体素子１０Ｂの第２電極１１２とゲート層２６Ｂとを導通させるものとがある。

複数の検出ワイヤ５１２はそれぞれ、図４、図５、図１１および図１２に示すように、各半導体素子１０の第１電極１１１（ソース電極）と、一対の検出層２７Ａ，２７Ｂのいずれかとに接合されている。複数の検出ワイヤ５１２には、各半導体素子１０Ａの第１電極１１１と検出層２７Ａとを導通させるものと、各半導体素子１０Ｂの第１電極１１１と検出層２７Ｂとを導通させるものとがある。

一対の第１接続ワイヤ５１３は、図４および図５に示すように、その一方がゲート層２６Ａとゲート端子３４Ａとを導通させ、その他方がゲート層２６Ｂとゲート端子３４Ｂとを導通させる。一方の第１接続ワイヤ５１３は、ゲート層２６Ａと、ゲート端子３４Ａのパッド部３４１とに接合されている。他方の第１接続ワイヤ５１３は、ゲート層２６Ｂと、ゲート端子３４Ｂのパッド部３４１とに接続されている。

一対の第２接続ワイヤ５１４は、図４および図５に示すように、その一方が検出層２７Ａと検出端子３５Ａとを導通させ、その他方が検出層２７Ｂと絶縁層２５Ｂとを導通させる。一方の第２接続ワイヤ５１４は、検出層２７Ａと、検出端子３５Ａのパッド部３５１とに接合されている。他方の第２接続ワイヤ５１４は、検出層２７Ｂと、検出端子３５Ｂのパッド部３５１とに接合されている。

複数の板状接続部材５２はそれぞれ、導電性を有しており、その構成材料は、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏ（銅モリブデン）の複合材、ＣＩＣ（Copper-Inver-Copper）
の複合材などである。各板状接続部材５２は、板状の金属板が折り曲げられて形成されうる。複数の板状接続部材５２は、図４および図５に示すように、複数の第１リード５２１および複数の第２リード５２２を含んでいる。半導体装置Ａ１において、複数の板状接続部材５２の代わりに、線状接続部材５１と同様のボンディングワイヤを用いてもよい。

複数の第１リード５２１はそれぞれ、図４、図５および図１２に示すように、各半導体素子１０Ａと導電部材２４Ｂとを導通させる。各第１リード５２１は、各半導体素子１０Ａの第１電極１１１（ソース電極）と、導電部材２４Ｂの金属層２４２Ｂとに接合されている。各第１リード５２１は、たとえば、はんだおよび銀ペーストなどの導電性接合材による接合であるが、超音波接合やレーザ接合などであってもよい。各第１リード５２１は、部分的にｚ方向に屈曲している。

複数の第２リード５２２はそれぞれ、図４、図５および図１１に示すように、各半導体素子１０Ｂと入力端子３２とを接続する。各第２リード５２２は、各半導体素子１０Ｂの第１電極１１１（ソース電極）と、入力端子３２のパッド部３２１の各延出部３２１ｂとに接合されている。各第２リード５２２は、たとえば、はんだおよび銀ペーストなどの導電性接合材による接合であるが、超音波接合やレーザ接合などであってもよい。各第２リード５２２は、部分的にｚ方向に屈曲している。

封止部材６０は、図１、図３〜図５および図７〜図１５に示すように、複数の半導体素子１０、支持基板２０の一部、２つの入力端子３１，３２の一部ずつ、出力端子３３の一部、一対のゲート端子３４Ａ，３４Ｂの一部ずつ、一対の検出端子３５Ａ，３５Ｂの一部ずつ、複数のダミー端子３６の一部ずつ、一対の側方端子３７Ａ，３７Ｂの一部ずつ、複数の土台部４１、複数の線状接続部材５１および複数の板状接続部材５２を覆っている。封止部材６０の構成材料は、絶縁性の樹脂材であり、たとえばエポキシ樹脂である。封止部材６０は、たとえばトランスファモールド成形によって形成されうる。封止部材６０のｚ方向の寸法は、たとえば１０ｍｍ程度である。封止部材６０は、図１、図３〜図５、図７〜図１２、図１４および図１５に示すように、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３１〜６３４を有している。

樹脂主面６１および樹脂裏面６２は、図７、図９〜図１２、図１４および図１５に示すように、ｚ方向において、離間している。樹脂主面６１は、ｚ１方向を向き、樹脂裏面６２は、ｚ２方向を向く。樹脂裏面６２は、図８に示すように、平面視において、一対の裏面金属層２３Ａ，２３Ｂを囲む枠状である。複数の樹脂側面６３１〜６３４はそれぞれ、樹脂主面６１および樹脂裏面６２の両方に繋がり、かつ、ｚ方向においてこれらに挟まれている。図３、図４、図７、図８、図１１および図１２に示すように、２つの樹脂側面６３１，６３２は、ｘ方向において離間している。樹脂側面６３１は、ｘ１方向を向き、樹脂側面６３２は、ｘ２方向を向く。図３、図４、図８〜図１０、図１４および図１５に示すように、２つの樹脂側面６３３，６３４は、ｙ方向において離間している。樹脂側面６３３は、ｙ１方向を向き、樹脂側面６３４は、ｙ２方向を向く。

第１実施形態にかかる半導体装置Ａ１の作用効果は、次の通りである。

本実施形態においては、主面金属層２２Ａ，２２Ｂの厚が絶縁基板２１よりも厚い。通常、主面金属層２２Ａ，２２Ｂが設けられる目的は、半導体素子１０Ａ，１０Ｂからの熱を絶縁基板２１を通じて外部へと放熱することや、導電部材２４Ａ，２４Ｂをより容易に接合することである。これらの目的を達成するには、主面金属層２２Ａ，２２Ｂは、可能な限り薄いことが好ましい。しかし、発明者は、主面金属層２２Ａ，２２Ｂの厚さが支持基板２０の反りに影響を及ぼすという知見を得た。すなわち、半導体装置Ａ１の製造時に導電部材２４Ａ，２４Ｂに生じる温度変化に伴って、導電部材２４Ａ，２４Ｂと温度膨張率が異なる支持基板２０に反りが生じる場合がある。この反りは、導電部材２４Ａ，２４Ｂの線膨張係数に異方性がある場合に顕著である。また、半導体素子１０Ａ，１０Ｂの実装時や使用時の温度変化に起因して、支持基板２０に反りが生じるおそれがある。これらの反りを抑制する方策として、主面金属層２２Ａ，２２Ｂの厚さを、敢えて絶縁基板２１よりも明確に厚くすることが判明した。したがって、本実施形態の半導体装置Ａ１によれば、支持基板２０の反りを抑制することができる。また、主面金属層２２Ａ，２２Ｂが導電部材２４Ａ，２４Ｂよりも厚いことは、絶縁基板２１の反りの抑制に好ましい。

主面金属層２２Ａ，２２Ｂは、単体の金属層からなる。これにより、主面金属層２２Ａ，２２Ｂのｚ方向における熱伝達をより効率よく行うことができる。また、主面金属層２２Ａ、２２Ｂの表面の平坦度（ｘｙ平面に対する傾き等の少なさ）をより高めることが可能である。これは、導電部材２４Ａ，２４Ｂや半導体素子１０Ａ，１０Ｂをより正確に搭載するのに好ましい。

半導体装置Ａ１では、２つの導電層２４１Ａ，２４１Ｂはそれぞれ、相対的に線膨張係数の大きい方向がｙ方向に沿って配置されている。また、ｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法は、ｙ方向における主面金属層２２Ａ，２２Ｂの各寸法よりも小さい。この構成によると、半導体装置Ａ１の製造時の熱サイクルや各半導体素子１０Ａ，１０Ｂの動作時の熱サイクルによって、各構成部材が熱膨張および熱収縮した場合であっても、ｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法とｙ方向における主面金属層２２Ａ，２２Ｂの各寸法とが同じであるときよりも、裏面金属層２３Ａ，２３Ｂによる絶縁基板２１の拘束力が低減される。これにより、支持基板２０（特に絶縁基板２１）の反りを低減することができる。したがって、半導体装置Ａ１の信頼性が向上する。なお、支持基板２０における熱抵抗の増加の抑制と、支持基板２０の反りの低減との２つの点を考慮すると、各裏面金属層２３Ａ，２３Ｂのｙ方向の寸法は、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法の７５％〜９０％程度であることが好ましい。

半導体装置Ａ１では、絶縁基板２１の構成材料はセラミックである。セラミックの線膨張係数は小さいので、上記熱サイクルによる絶縁基板２１の熱膨張および熱収縮は小さい。また、主面金属層２２Ａ，２２Ｂおよび裏面金属層２３Ａ，２３Ｂの各構成材料はＣｕあるいはＣｕ合金である。Ｃｕの線膨張係数は大きいので、主面金属層２２Ａ，２２Ｂおよび裏面金属層２３Ａ，２３Ｂはそれぞれ、上記熱サイクルによる熱膨張および熱収縮は大きい。つまり、上記熱サイクルによって絶縁基板２１に加わる熱応力が大きい。仮にｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法がｙ方向における主面金属層２２Ａ，２２Ｂの各寸法と同じである場合、支持基板２０の反りが大きくなる。そのため、上述のように、ｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法を、ｙ方向における主面金属層２２Ａ，２２Ｂの各寸法よりも小さくすることは、支持基板２０の反りを低減させる上で有効である。

半導体装置Ａ１では、各導電層２４１Ａ，２４１Ｂ（各導電部材２４Ａ，２４Ｂ）が１つの絶縁基板２１上に配置されている。この構成では、上記熱サイクルにおいて絶縁基板２１に加わる熱応力が高くなる。仮にｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法が、ｙ方向における主面金属層２２Ａ，２２Ｂの各寸法と同じである場合、支持基板２０の反りが大きくなる。そのため、上述のように、ｙ方向における裏面金属層２３Ａ，２３Ｂの各寸法を、ｙ方向における主面金属層２２Ａ，２２Ｂの各寸法よりも小さくすることは、支持基板２０の反りを低減させる上で有効である。

半導体装置Ａ１では、各裏面金属層２３Ａ，２３Ｂの一対の端縁２３３，２３４は、平面視において、各主面金属層２２Ａ，２２Ｂにそれぞれ重なっている。また、各裏面金属層２３Ａ，２３Ｂの一対の端縁２３１，２３２は、平面視において、各主面金属層２２Ａ，２２Ｂの一対の端縁２２１，２２２にそれぞれ重なっている。本願発明者の研究では、各裏面金属層２３Ａ，２３Ｂにおいて、各導電層２４１Ａ，２４１Ｂの線膨張係数の大きい方向、すなわち、ｙ方向の寸法を小さくすれば、支持基板２０の反りを低減する効果が得られることが分かった。つまり、ｘ方向の寸法を小さくすることなく、支持基板２０の反りを低減する効果が得られることが分かった。各裏面金属層２３Ａ，２３Ｂは、封止部材６０から露出しており、たとえばヒートシンクなどが接続されうる。よって、各裏面金属層２３Ａ，２３Ｂの平面視面積が大きいほど放熱性が大きくなるので、各裏面金属層２３Ａ，２３Ｂの平面視面積が小さいと放熱性が低下する。よって、半導体装置Ａ１においては、各裏面金属層２３Ａ，２３Ｂのｘ方向の寸法を、各主面金属層２２Ａ，２２Ｂのｘ方向の寸法と略同じにし、各裏面金属層２３Ａ，２３Ｂのｙ方向の寸法を、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法よりも小さくすることで、不要に各裏面金属層２３Ａ，２３Ｂの平面視面積を小さくなることを抑制している。したがって、半導体装置Ａ１は、支持基板２０の反りを低減するとともに、放熱性の低下を抑制することができる。

第１実施形態において、絶縁基板２１がセラミックである場合を示したが、セラミック の代わりに、絶縁性樹脂材を用いてもよい。このような絶縁性樹脂材としては、エポキシ系樹脂材およびＰＤＭＳ（ポリジメチルシロキサン）系樹脂材などがある。これらの樹脂材は、セラミックよりもヤング率が小さいので、支持基板２０の反りがさらに低減される。たとえば、セラミックであるＳｉＮ（窒化ケイ素）のヤング率は約３００ＧＰａであり、エポキシ系樹脂材のヤング率は約１４ＧＰａである。また、ＰＤＭＳ系樹脂材のヤング率は、約５ＭＰａである。ヤング率は、その値が大きいほど剛性が高い。つまり、上記絶縁性樹脂材はセラミックよりも剛性が低い（軟らかい）。そのため、上記熱サイクルによる熱膨張時に、膨張差があっても、絶縁基板２１の柔らかさによって、支持基板２０にかかる熱応力が緩和される。これにより、支持基板２０の反りをさらに低減させることが可能となる。本願発明者の研究によれば、絶縁基板２１に用いる絶縁性樹脂材は、ヤング率が約５０ＧＰａ以下（好ましくは約１０ＧＰａ以下）であると、支持基板２０の反りを低減する効果がさらに得られることが分かった。

第１実施形態において、封止部材６０の形状は、上記したものに限定されない。図１６は、このように封止部材６０の形状が異なる半導体装置を示す斜視図である。図１６に示す封止部材６０は、平面視において、ｙ方向の各端縁部分が、ｘ方向に延び出ている。封止部材６０のうち、ｘ２方向に延び出た部分によって、２つの入力端子３１，３２および絶縁板３９の各々の一部が覆われている。また、封止部材６０のうち、ｘ１方向に延び出た部分によって、出力端子３３の一部が覆われている。このような変形例によれば、たとえば、半導体装置Ａ１において、封止部材６０から突き出た、２つの入力端子３１，３２、出力端子３３および絶縁板３９の一部を保護することができる。

図１６〜図２７は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

＜第１実施形態 第１変形例＞
図１６は、半導体装置Ａ１の第１実施形態を示している。本変形例の半導体装置Ａ１１は、支持基板２０が、上述した例の裏面金属層２３Ａ，２３Ｂを有していない。絶縁基板２１の裏面２１２は、封止部材６０の樹脂裏面６２から露出している。また、図示された例においては、裏面２１２は、樹脂裏面６２と略面一である。

本変形例によっても、絶縁基板２１の反りを抑制することができる。また、本変形例から理解されるように、本開示に係る半導体装置は、裏面金属層を有さない構成であってもよい。

＜第１実施形態 第２変形例＞
図１７は、半導体装置Ａ１の第２実施形態を示している。本変形例の半導体装置Ａ１２は、主面金属層２２Ａ，２２Ｂの構成が、上述した例と異なっている。

本例の主面金属層２２Ａは、第１層２２Ａａ、第２層２２Ａｂおよび接合層２２Ａｃを有している。第１層２２Ａａは、絶縁基板２１の主面２１１上に配置されており、主面２１１に直接接している。第１層２２Ａａの構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金、Ａｌ（アルミニウム）である。このような第１層２２Ａａは、たとえばめっきによって形成される。

第２層２２Ａｂは、第１層２２Ａａに対してｚ方向において絶縁基板２１とは反対側に配置されている。第２層２２Ａｂの構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金、Ａｌ（アルミニウム）である。第２層２２Ａｂは、第１層２２Ａａとは別体の部材が第１層２２Ａａに接合されることによって設けられている。このため、第２層２２Ａｂは、たとえば金属板材料に切断加工やエッチング加工等を施すことによって形成された部材を用いて形成することができる。

接合層２２Ａｃは、第１層２２Ａａと第２層２２Ａｂとの間に介在しており、第１層２２Ａａと第２層２２Ａｂとを接合している。接合層２２Ａｃは、たとえばはんだあるいは金属ペースト、焼結金属などのいずれかである。なお、第１層２２Ａａと第２層２２Ａｂとは、固相拡散接合の手法によって接合されていてもよい。この場合、接合層２２Ａｃは、存在しない。

主面金属層２２Ａは、絶縁基板２１よりも厚く、裏面金属層２３Ａよりも厚い。第１層２２Ａａと第２層２２Ａｂとの厚さの関係は何ら限定されず、図示された例においては、第２層２２Ａｂは、第１層２２Ａａよりも厚い。また、第２層２２Ａｂは、好ましくは絶縁基板２１および裏面金属層２３Ａよりも厚い。

本例の主面金属層２２Ｂは、第１層２２Ｂａ、第２層２２Ｂｂおよび接合層２２Ｂｃを有している。第１層２２Ｂａは、絶縁基板２１の主面２１１上に配置されており、主面２１１に直接接している。第１層２２Ｂａの構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金、Ａｌ（アルミニウム）である。このような第１層２２Ｂａは、たとえばめっきによって形成される。

第２層２２Ｂｂは、第１層２２Ｂａに対してｚ方向において絶縁基板２１とは反対側に配置されている。第２層２２Ｂｂの構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金、Ａｌ（アルミニウム）である。第２層２２Ｂｂは、第１層２２Ｂａとは別体の部材が第１層２２Ｂａに接合されることによって設けられている。このため、第２層２２Ｂｂは、たとえば金属板材料に切断加工やエッチング加工等を施すことによって形成された部材を用いて形成することができる。

接合層２２Ｂｃは、第１層２２Ｂａと第２層２２Ｂｂとの間に介在しており、第１層２２Ｂａと第２層２２Ｂｂとを接合している。接合層２２Ｂｃは、たとえばはんだあるいは金属ペースト、焼結金属などのいずれかである。なお、第１層２２Ｂａと第２層２２Ｂｂとは、固相拡散接合の手法によって接合されていてもよい。この場合、接合層２２Ｂｃは、存在しない。

主面金属層２２Ｂは、絶縁基板２１よりも厚く、裏面金属層２３Ｂよりも厚い。第１層２２Ｂａと第２層２２Ｂｂとの厚さの関係は何ら限定されず、図示された例においては、第２層２２Ｂｂは、第１層２２Ｂａよりも厚い。また、第２層２２Ｂｂは、好ましくは絶縁基板２１および裏面金属層２３Ｂよりも厚い。

たとえば、半導体装置Ａ１と同様に、絶縁基板２１の厚さが０．３２ｍｍ程度、裏面金属層２３Ａ，２３Ｂの厚さが０．２ｍｍ〜０．４ｍｍ程度である場合、第１層２２Ａａ，２２Ｂａの厚さは、０．２ｍｍ〜０．４ｍｍ程度であり、好ましくは、裏面金属層２３Ａ，２３Ｂと同じである。また、第２層２２Ａｂ，２２Ｂｂの厚さは、絶縁基板２１より厚く、好ましくは、裏面金属層２３Ａ，２３Ｂおよび第１層２２Ａａ，２２ＢＡよりも厚く、０．５ｍｍ〜２．０ｍｍである。この場合、主面金属層２２Ａ，２２Ｂの厚さは、たとえば０．７ｍｍ〜２．４ｍｍに接合層２２Ａｃ，２２Ｂｃの厚さを加えた厚さとなる。

本変形例によっても、絶縁基板２１の反りを抑制することができる。また、本例の主面金属層２２Ａ，２２Ｂは、第２層２２Ａｂ，２２Ｂｂを有する。第２層２２Ａｂ，２２Ｂｂは、たとえば第１層２２Ａａ，２２Ｂａに別体の金属部材が接合されることによって設けられている。このため、たとえば、主面金属層２２Ａ，２２Ｂが単体の金属層からなる場合であって、めっきによって形成される場合と比べて、主面金属層２２Ａ，２２Ｂの厚さをより容易且つ確実に厚くすることができる。これは、絶縁基板２１の反りの抑制に好ましい。

以降の実施形態においては、特に言及する場合を除き、主面金属層２２Ａ，２２Ｂが単体の金属層からなる構成であってもよいし、第１層２２Ａａ，２２Ｂａ、第２層２２Ａｂ，２２Ｂｂおよび接合層２２Ａｃ，２２Ｂｃを有する構成であってもよい。

＜第２実施形態＞
図１８〜図２０は、第２実施形態にかかる半導体装置Ａ２を示している。図１８は、半導体装置Ａ２を示す平面図であって、封止部材６０を想像線（二点鎖線）で示している。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。図２０は、図１８のＸＸ−ＸＸ線に沿う断面図である。

半導体装置Ａ２は、半導体装置Ａ１と比較して、図１８に示すように、複数の板状接続部材５２において、各第１リード５２１の形状が異なり、かつ、複数の第２リード５２２を含んでいない。

半導体装置Ａ２の各第１リード５２１は、半導体装置Ａ１の各第１リード５２１と異なり、屈曲しておらず、図２０に示すように、導電部材２４Ｂに接合される部分の厚みが大きい。このようにして、各第１リード５２１を屈曲させることなく、各第１リード５２１を導電部材２４Ｂに接合することを可能にしている。なお、半導体装置Ａ２において、半導体装置Ａ２の各第１リード５２１の代わりに、半導体装置Ａ１の各第１リード５２１を用いてもよい。また、半導体装置Ａ１において、半導体装置Ａ１の各第１リード５２１の代わりに、半導体装置Ａ２の各第１リード５２１を用いてもよい。

半導体装置Ａ２の入力端子３２は、図１８に示すように、パッド部３２１の各延出部３２１ｂが、平面視において、各半導体素子１０Ｂに重なるまで延びている。そして、各半導体素子１０Ｂと各延出部３２１ｂとの間にはそれぞれ、図１８および図１９に示すよう に、導電性のブロック材４２が介在している。各ブロック材４２は、各延出部３２１ｂおよび各半導体素子１０Ｂ（第１電極１１１）にそれぞれ接合されている。各延出部３２１ｂと各ブロック材４２との接合、および、各ブロック材４２と各半導体素子１０Ｂ（第１電極１１１）との接合は、導電性接合材を用いた接合、レーザ接合あるいは超音波接合などのいずれであってもよい。各ブロック材４２の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。半導体装置Ａ２においては、このようにして、各第２リード５２２を用いることなく、入力端子３２と各半導体素子１０Ｂとを導通させている。

半導体装置Ａ２のその他の構成については、半導体装置Ａ１と同様である。

半導体装置Ａ２においても、半導体装置Ａ１と同様に、絶縁基板２１の反りを低減することができる。

＜第３実施形態＞
図２１〜図２３は、第３実施形態にかかる半導体装置Ａ３を示している。図２１は、半導体装置Ａ３を示す平面図であって、封止部材６０を想像線（二点鎖線）で示している。図２２は、図２１の平面図において、一部を抜粋した図である。図２３は、図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。

半導体装置Ａ３は、半導体装置Ａ１と異なり、図２１および図２２に示すように、複数の半導体素子１０Ａと複数の半導体素子１０Ｂとが、ｘ方向に見て重なるように配置されている。このような半導体装置Ａ３では、図２２に示すように、半導体装置Ａ１と同様に、裏面金属層２３Ａの端縁２３３が、平面視において、複数の半導体素子１０Ａのうち最もｙ１方向側に位置する半導体素子１０Ａに重なるとともに、裏面金属層２３Ａの端縁２３４が、平面視において、複数の半導体素子１０Ａのうち最もｙ２方向側に位置する半導体素子１０Ａに重なっている。また、図２２に示すように、裏面金属層２３Ｂの端縁２３３が、平面視において、複数の半導体素子１０Ｂのうち最もｙ１方向側に位置する半導体素子１０Ｂに重なるとともに、裏面金属層２３Ｂの端縁２３４が、平面視において、複数の半導体素子１０Ｂのうち最もｙ２方向側に位置する半導体素子１０Ｂに重なっている。

また、半導体装置Ａ３は、半導体装置Ａ１と比較して、図２１および図２３に示すように、２つの入力端子３１，３２および出力端子３３の構成が異なる。たとえば、半導体装置Ａ３では、２つの入力端子３１，３２が、半導体装置Ａ１のようにｚ方向に重なるのではなく、図２１および図２３に示すように、ｙ方向に見て重なるように配置されている。

半導体装置Ａ３の入力端子３１において、パッド部３１１は、図２１および図２３に示すように、導電性のブロック材４３を介して、導電部材２４Ａに導通接合されている。パッド部３３１は、ブロック材４３に接合され、ブロック材４３は、導電部材２４Ａに接合されている。パッド部３３１とブロック材４３との接合、および、ブロック材４３と導電部材２４Ａとの接合は、導電性接合材を用いた接合であってもよいし、レーザ接合や超音波接合などであってもよい。ブロック材４３の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。

半導体装置Ａ３の入力端子３２において、パッド部３２１は、図２１および図２３に示すように、半導体装置Ａ２と同様に、各延出部３２１ｂが、平面視において各半導体素子１０Ｂに重なるまで、ｘ方向に延びている。そして、半導体装置Ａ２と同様に、各延出部３２１ｂの先端部分（ｘ１方向の端部）が、ブロック材４２を介して、各半導体素子１０Ｂ（第１電極１１１）に導通している。

半導体装置Ａ３の出力端子３３において、パッド部３３１は、図２１および図２３に示すように、その一部において、導電性のブロック材４４を介して、導電部材２４Ｂに導通接合されている。パッド部３３１は、ブロック材４４に接合され、ブロック材４４は、導電部材２４Ｂに接合されている。パッド部３３１とブロック材４４との接合、および、ブロック材４４と導電部材２４Ｂとの接合は、導電性接合材を用いた接合であってもよいし、レーザ接合や超音波接合などであってもよい。ブロック材４４の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。

半導体装置Ａ３のその他の構成については、半導体装置Ａ１と同様である。

半導体装置Ａ３においても、半導体装置Ａ１と同様に、絶縁基板２１の反りを低減することができる。

＜第４実施形態＞
図２４および図２５は、第４実施形態にかかる半導体装置Ａ４を示している。図２４は、半導体装置Ａ４を示す断面図であって、第１実施形態の図１１に示す断面に相当する。図２５は、半導体装置Ａ４を示す底面図である。

半導体装置Ａ４は、半導体装置Ａ１と比較して、主に支持基板２０の構成が異なる。

半導体装置Ａ４の支持基板２０では、絶縁基板２１の構成材料が、セラミックではなく、たとえば、ＢＮ（窒化ホウ素）樹脂である。ＢＮ樹脂は、ＢＮをフィラーとした混ぜた樹脂材料であり、グラファイトと同様に、線膨張係数に異方性がある。絶縁基板２１は、相対的に線膨張係数の大きい方向がｙ方向に沿って配置されている。このとき、絶縁基板２１は、ｘ方向の線膨張係数が約２ｐｐｍ／Ｋであり、ｙ方向の線膨張係数が約２７ｐｐｍ／Ｋであり、ｚ方向の線膨張係数が約２ｐｐｍ／Ｋである。

また、半導体装置Ａ４の支持基板２０では、一対の裏面金属層２３Ａ，２３Ｂを含まず、１つの裏面金属層２３を含んでいる。裏面金属層２３は、図２５に示すように、平面視矩形状である。各主面金属層２２Ａ，２２Ｂは、平面視において、裏面金属層２３に重なる。裏面金属層２３のｙ方向の寸法は、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法、および、絶縁基板２１のｙ方向の寸法とそれぞれ略同じである。また、絶縁基板２１、各主面金属層２２Ａ，２２Ｂおよび各裏面金属層２３のｚ方向の寸法はそれぞれ、たとえば０．１ｍｍ程度である。

本実施形態によっても、絶縁基板２１の反りを抑制することができる。

第４実施形態においては、裏面金属層２３のｙ方向の寸法が、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法と略同じである場合を説明したが、裏面金属層２３のｙ方向の寸法を、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法よりも小さくしてもよい。また、半導体装置Ａ４においては、支持基板２０が１つの裏面金属層２３を含んでいる場合を示したが、半導体装置Ａ１と同様に、２つの裏面金属層２３Ａ，２３Ｂを含んでいてもよい。このとき、各裏面金属層２３Ａ，２３Ｂのｙ方向の寸法は、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法と同じであってもよいし、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法よりも小さくてもよい。

＜第５実施形態＞
図２６および図２７は、第５実施形態にかかる半導体装置Ａ５を示している。図２６は、半導体装置Ａ５を示す断面図であって、第１実施形態の図１１に示す断面に対応する。図２７は、半導体装置Ａ５を示す底面図である。

半導体装置Ａ５は、半導体装置Ａ１と異なり、図２６および図２７に示すように、１つの絶縁基板２１の代わりに、互いに離間した一対の絶縁基板２１Ａ，２１Ｂを備えている。つまり、半導体装置Ａ５は、絶縁基板２１を２つに分割した構成である。一対の絶縁基板２１Ａ，２１Ｂは、ｘ方向に離間しており、かつ、ｘ方向に並んでいる。各絶縁基板２１Ａ，２１Ｂは、平面視矩形状である。各絶縁基板２１Ａ，２１Ｂの構成材料は、上記セラミックでもよいし、ヤング率が５０ＧＰａ以下の上記絶縁性樹脂材であってもよい。また、各絶縁基板２１Ａ，２１Ｂの構成材料は、上記ＢＮ樹脂であってもよい。この場合、各絶縁基板２１Ａ，２１Ｂは、相対的に線膨張係数の大きい方向がｙ方向に沿って配置されている。

絶縁基板２１Ａは、図２６に示すように、主面２１１Ａおよび裏面２１２Ａを有する。主面２１１Ａおよび裏面２１２Ａは、ｚ方向において離間している。主面２１１Ａは、ｚ２方向を向き、裏面２１２Ａは、ｚ１方向を向く。

主面２１１Ａには、主面金属層２２Ａが配置され、裏面２１２Ａには、裏面金属層２３Ａが配置されている。絶縁基板２１Ａ、主面金属層２２Ａ、および、裏面金属層２３Ａは、平面視において重なっている。特に、主面金属層２２Ａおよび裏面金属層２３Ａのｙ方向の各寸法は略同じであり、主面金属層２２Ａと裏面金属層２３Ａとは、平面視において略一致している。つまり、平面視において、主面金属層２２Ａの各端縁２２１〜２２４はそれぞれ、裏面金属層２３Ａの各端縁２３１〜２３４に重なっている。

絶縁基板２１Ｂは、図２６に示すように、主面２１１Ｂおよび裏面２１２Ｂを有する。主面２１１Ｂおよび裏面２１２Ｂは、ｚ方向において離間している。主面２１１Ｂは、ｚ２方向を向き、裏面２１２Ｂは、ｚ１方向を向く。

主面２１１Ｂには、主面金属層２２Ｂが配置され、裏面２１２Ｂには、裏面金属層２３Ｂが配置されている。絶縁基板２１Ｂ、主面金属層２２Ｂ、および、裏面金属層２３Ｂは、平面視において重なっている。特に、主面金属層２２Ｂおよび裏面金属層２３Ｂのｙ方向の各寸法は略同じであり、各主面金属層２２Ｂと裏面金属層２３Ｂとは、平面視において略一致している。つまり、平面視において、主面金属層２２Ｂの各端縁２２１〜２２４はそれぞれ、裏面金属層２３Ｂの各端縁２３１〜２３４に重なっている。

本実施形態によっても、絶縁基板２１の反りを抑制することができる。

半導体装置Ａ５では、互いに離間した２つの絶縁基板２１Ａ，２１Ｂを設け、導電層２４１Ａが絶縁基板２１Ａの上に配置され、導電層２４１Ｂが絶縁基板２１Ｂの上に配置されている。つまり、半導体装置Ａ５は、半導体装置Ａ１と異なり、１つの絶縁基板２１上に、２つの導電層２４１Ａ，２４１Ｂが配置されていない。この構成によると、上記熱サ
イクル時において、１つの絶縁基板２１で構成した場合よりも各絶縁基板２１Ａ，２１Ｂに加わる熱応力が低減される。これにより、各絶縁基板２１Ａ，２１Ｂの反りが低減されるので、半導体装置Ａ５は、支持基板２０の反りを低減することができる。なお、各絶縁基板２１Ａ，２１Ｂの構成材料が、ヤング率が５０ＧＰａ以下の絶縁性樹脂材である場合、各絶縁基板２１Ａ，２１Ｂの柔らかさによって各絶縁基板２１Ａ，２１Ｂにかかる熱応力が緩和されるため、支持基板２０の反りを低減する上で好ましい。

第５実施形態においては、各裏面金属層２３Ａ，２３Ｂのｙ方向の寸法が、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法と略同じである場合を説明したが、各裏面金属層２３Ａ，２３Ｂのｙ方向の寸法を、各主面金属層２２Ａ，２２Ｂのｙ方向の寸法よりも小さくしてもよい。

本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示にかかる半導体装置は、以下の付記に関する実施形態を含む。

〔付記１〕
第１方向において離間する主面および裏面を有する絶縁基板と、
前記主面に配置され、かつ、互いに離間した主面金属層と、
前記主面金属層に支持された半導体素子と、を備え、
前記主面金属層は、前記絶縁基板よりも厚い、半導体装置。
〔付記２〕
前記主面金属層と前記半導体素子との間に介在する導電部材をさらに備える、付記１に記載の半導体装置。
〔付記３〕
前記導電部材は、グラファイトからなる導電層を含む、付記２に記載の半導体装置。
〔付記４〕
前記導電部材は、前記導電層を挟む一対の金属層をさらに含む、付記３に記載の半導体装置。
〔付記５〕
前記裏面に配置された裏面金属層をさらに備え、
前記主面金属層は、前記裏面金属層よりも厚い、付記２ないし４のいずれかに記載の半導体装置。
〔付記６〕
前記主面金属層は、単体の金属層からなる、付記５に記載の半導体装置。
〔付記７〕
前記主面金属層は、第１層および当該第１層に対して前記絶縁基板とは反対側に配置された第２層とを含む、付記５に記載の半導体装置。
〔付記８〕
前記第２層は、前記第１層よりも厚い、付記７に記載の半導体装置。
〔付記９〕
前記第２層は、前記絶縁基板よりも厚い、付記８に記載の半導体装置。
〔付記１０〕
前記第２層は、前記裏面金属層よりも厚い、付記９に記載の半導体装置。
〔付記１１〕
前記第１層は、前記裏面金属層と同じ厚さである、付記１０に記載の半導体装置。
〔付記１２〕
前記主面金属層は、前記第２層を前記第１層に接合する接合層をさらに含む、付記７ないし１１のいずれかに記載の半導体装置。
〔付記１３〕
前記絶縁基板は、セラミックスからなる、付記５ないし１２のいずれかに記載の半導体装置。
〔付記１４〕
前記絶縁基板、前記主面金属層および前記半導体素子を覆う封止部材をさらに備える、付記５ないし１３のいずれかに記載の半導体装置。
〔付記１５〕
互いに離間した複数の前記主面金属層、
前記複数の主面金属層に個別に支持された複数の前記半導体素子、を備える、付記５ないし１４のいずれかに記載の半導体装置。
〔付記１６〕
前記複数の主面金属層に個別に支持された複数の前記導電部材、を備える、付記１５に記載の半導体装置。
〔付記１７〕
前記裏面金属層は、前記第１方向に沿って視て、前記主面金属層と重なる、付記５ないし１６のいずれかに記載の半導体装置。
〔付記１８〕
前記裏面金属層は、前記第１方向に沿って視た面積が、前記主面金属層の面積よりも小さい、付記１７に記載の半導体装置。

Ａ１，Ａ１１，Ａ１２，Ａ２，Ａ３，Ａ４，Ａ５：半導体装置
２ ：裏面金属層
１０，１０Ａ，１０Ｂ：半導体素子
１１ ：主面電極
１２ ：裏面電極
１３ ：絶縁膜
１９Ａ，１９Ｂ：導電性接合材
２０ ：支持基板
２１，２１Ａ，２１Ｂ：絶縁基板
２２Ａ ：主面金属層
２２Ａａ ：第１層
２２Ａｂ ：第２層
２２Ａｃ ：接合層
２２Ｂ ：主面金属層
２２ＢＡ，２２Ｂａ：第１層
２２Ｂｂ ：第２層
２２Ｂｃ ：接合層
２３，２３Ａ，２３Ｂ：裏面金属層
２４Ａ，２４Ｂ：導電部材
２５Ａ，２５Ｂ：絶縁層
２６Ａ，２６Ｂ：ゲート層
２７Ａ，２７Ｂ：検出層
２９Ａ，２９Ｂ：導電性接合層
３１，３２：入力端子
３３ ：出力端子
３４Ａ，３４Ｂ：ゲート端子
３５Ａ，３５Ｂ：検出端子
３６ ：ダミー端子
３７Ａ，３７Ｂ：側方端子
３９ ：絶縁板
４１ ：土台部
４２，４３,４４：ブロック材
５１ ：線状接続部材
５２ ：板状接続部材
６０ ：封止部材
６１ ：樹脂主面
６２ ：樹脂裏面
１０１ ：素子主面
１０２ ：素子裏面
１１１ ：第１電極
１１２ ：第２電極
２１１，２１１Ａ，２１１Ｂ：主面
２１２，２１２Ａ，２１２Ｂ：裏面
２２１，２２２，２２３，２２４，２３１，２３２，２３３，２３４：端縁
２４１，２４１Ａ，２４１Ｂ：導電層
２４２Ａ，２４２Ｂ，２４３Ａ，２４３Ｂ：金属層
３１１，３２１，３３１，３４１，３６１，３５１：パッド部
３１２，３２２，３３２，３４２，３５２：端子部
３６２ ：端子部
３２１ａ ：連結部
３２１ｂ ：延出部
３９１ ：介在部
３９２ ：延出部
５１１ ：ゲートワイヤ
５１２ ：検出ワイヤ
５１３ ：第１接続ワイヤ
５１４ ：第２接続ワイヤ
５２１ ：第１リード
５２２ ：第２リード
６３１，６３２，６３３，６３４：樹脂側面

Claims (18)

1. 第１方向において離間する主面および裏面を有する絶縁基板と、
   前記主面に配置され、かつ、互いに離間した主面金属層と、
   前記主面金属層に支持された半導体素子と、を備え、
   前記主面金属層は、前記絶縁基板よりも厚い、半導体装置。
2. 前記主面金属層と前記半導体素子との間に介在する導電部材をさらに備える、請求項１に記載の半導体装置。
3. 前記導電部材は、グラファイトからなる導電層を含む、請求項２に記載の半導体装置。
4. 前記導電部材は、前記導電層を挟む一対の金属層をさらに含む、請求項３に記載の半導体装置。
5. 前記裏面に配置された裏面金属層をさらに備え、
   前記主面金属層は、前記裏面金属層よりも厚い、請求項２ないし４のいずれかに記載の半導体装置。
6. 前記主面金属層は、単体の金属層からなる、請求項５に記載の半導体装置。
7. 前記主面金属層は、第１層および当該第１層に対して前記絶縁基板とは反対側に配置された第２層とを含む、請求項５に記載の半導体装置。
8. 前記第２層は、前記第１層よりも厚い、請求項７に記載の半導体装置。
9. 前記第２層は、前記絶縁基板よりも厚い、請求項８に記載の半導体装置。
10. 前記第２層は、前記裏面金属層よりも厚い、請求項９に記載の半導体装置。
11. 前記第１層は、前記裏面金属層と同じ厚さである、請求項１０に記載の半導体装置。
12. 前記主面金属層は、前記第２層を前記第１層に接合する接合層をさらに含む、請求項７ないし１１のいずれかに記載の半導体装置。
13. 前記絶縁基板は、セラミックスからなる、請求項５ないし１２のいずれかに記載の半導体装置。
14. 前記絶縁基板、前記主面金属層および前記半導体素子を覆う封止部材をさらに備える、請求項５ないし１３のいずれかに記載の半導体装置。
15. 互いに離間した複数の前記主面金属層、
    前記複数の主面金属層に個別に支持された複数の前記半導体素子、を備える、請求項５ないし１４のいずれかに記載の半導体装置。
16. 前記複数の主面金属層に個別に支持された複数の前記導電部材、を備える、請求項１５に記載の半導体装置。
17. 前記裏面金属層は、前記第１方向に沿って視て、前記主面金属層と重なる、請求項５ないし１６のいずれかに記載の半導体装置。
18. 前記裏面金属層は、前記第１方向に沿って視た面積が、前記主面金属層の面積よりも小さい、請求項１７に記載の半導体装置。

Images