JP4573467B2 - パワー半導体装置 - Google Patents
パワー半導体装置 Download PDFInfo
- Publication number
- JP4573467B2 JP4573467B2 JP2001156434A JP2001156434A JP4573467B2 JP 4573467 B2 JP4573467 B2 JP 4573467B2 JP 2001156434 A JP2001156434 A JP 2001156434A JP 2001156434 A JP2001156434 A JP 2001156434A JP 4573467 B2 JP4573467 B2 JP 4573467B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- solder layer
- semiconductor device
- heat radiating
- radiating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、一般にパワー半導体装置に関するものであり、より特定的には、パワー半導体素子を備えた電流制御用途に用いられるパワー半導体装置に関する。
【0002】
【従来の技術】
図11は、IGBT(Insulated Gate Bipolar Transistor)、フライホイールダイオード、MOSFET等のパワー半導体素子を用いた従来のパワー半導体装置の断面図である。
【0003】
パワー半導体装置は、たとえば窒化アルミニウム(AlN)からなる絶縁部材2を備える。絶縁部材2の一方の面に金属板6を介在させてパワー半導体素子1が設けられている。絶縁部材2の他方の面に、金属板6を介在させて、半田層5により放熱板4が接合されている。
【0004】
各パワー半導体素子1は、導線7で接続されている。パワー半導体素子1は、注入材11に被覆されている。パワー半導体素子1の上方には、電子回路基板9が設けられており、電子回路基板9の上に電子部品10が設けられている。これらの部品は、外部筐体3内に収められている。
【0005】
外部筐体3は、接着部14により、放熱板4に接着されている。外部筐体3を貫通するように、外部電極8が金属板6に接続されている。放熱板4には、冷媒口プラグ40が取付けられている(図では、出入口の一方のみが図示されている。)。
【0006】
放熱板4は冷却性能を高くするために、熱伝導率の高い材料(たとえばCu)で形成される。このような従来のパワー半導体装置は、たとえば、特開平9−121019号公報に提案されている。
【0007】
放熱板4の冷却性能を向上させるため、放熱板4の内部には、冷媒としての水などの流体を流すための冷媒通路(図示せず)が形成されている。
【0008】
このパワー半導体装置においては、パワー半導体装置の駆動時に、パワー半導体素子1にゲート信号を入力することで、コレクタ・エミッタ間の電流をON/OFFさせる。このとき、パワー半導体素子1に発生した熱が、表面側の金属板6、絶縁部材2、裏面側の金属板6、裏面側の半田層5を伝導して放熱板4に伝えられ、放熱板4の内部を流れる冷媒に放熱される。冷媒は、冷媒口プラグ40を介して、装置外部の循環装置により、循環される。
【0009】
パワー半導体素子1の駆動に伴う発熱の繰返しにより、パワー半導体装置には温度の上昇と下降の変動が繰返される。パワー半導体素子1の線膨張率は、約3×10-6(1/℃)、絶縁部材2のそれは約5×10-6(1/℃)、放熱板4のそれは銅の場合、17×10-6(1/℃)であるため、これらが接合された装置の構造においては、各部材内部に熱応力が発生する。
【0010】
パワー半導体装置の長期信頼性を評価・確認するための重要な項目として、温度サイクル試験がある。試験は、通常−40℃から125℃の繰返し温度変化をパワー半導体装置に与えるが、冷媒通路の設けられた放熱板4の厚みは、約10〜20mmと厚いため、温度サイクル試験により、場合によっては、温度変動回数(温度サイクル数)が数百回程度で、半田層5に亀裂が発生し、これが進展する。
【0011】
この亀裂の発生および進展により、パワー半導体素子1の熱が放熱板4に伝わるための伝熱経路が遮断されるため、パワー半導体素子1の温度が上昇し、正常動作が妨げられることが懸念される。
【0012】
【発明が解決しようとする課題】
上述のように、従来のパワー半導体装置によれば、図11を参照して、両面に金属板6が接合された絶縁部材2に、放熱板4を半田付けしている。このような構造では、少ない温度サイクル数で、半田層5に亀裂が発生して、これが進展するために、長期にわたる温度サイクルで、安定した放熱性能を維持できないという問題点があった。
【0013】
この発明は上記のような問題点を解決するためになされたもので、半田層の耐温度サイクル性を向上することができるように改良されたパワー半導体装置を提供することを目的とする。
【0014】
この発明の他の目的は、装置の長期信頼性を向上できる構造を有するパワー半導体装置を提供することにある。
【0015】
【課題を解決するための手段】
この発明に係るパワー半導体装置は、両面に金属板が固着された絶縁部材を備える。上記絶縁部材の一方の面に、上記金属板を介在させて、パワー半導体素子が設けられている。上記絶縁部材の他方の面に、上記金属板を介在させて、半田層により、放熱板が接合されている。上記放熱板内に、冷却のための冷媒を通過させる冷媒通路が設けられている。上記冷媒通路の幅は、上記半田層の端部の近傍において、他の部分における冷媒通路の幅よりも広くされている。
【0016】
この発明の好ましい実施態様によれば、上記放熱板の、上記半田層と接触する面と反対側の面に、凹部が設けられている。
【0017】
この発明のさらに好ましい実施態様によれば、上記凹部は、複数箇所に設けられている。
【0018】
この発明のさらに好ましい実施態様によれば、上記冷媒通路の幅は、上記半田層の4隅の近傍において、他の部分における上記冷媒通路の幅よりも広くされている。
【0019】
この発明のさらに他の好ましい実施態様によれば、上記冷媒通路は、上記放熱板内において碁盤目状に形成されている。
【0020】
この発明の第2の局面に従うパワー半導体装置は、両面に金属板が固着された絶縁部材を備える。上記絶縁部材の一方の面に、上記金属板を介在させてパワー半導体素子が設けられている。上記絶縁部材の他方の面に、上記金属板を介在させて、半田層により、放熱板が接合されている。上記放熱板内に、冷却のための冷媒を通過させる冷媒通路が設けられている。上記放熱板の冷媒通路と半田層に挟まれる部分の厚みは、半田層の端部の近傍において、他の部分における放熱板の厚みよりも薄くされている。
【0021】
この発明の好ましい実施態様によれば、上記放熱板の厚みは、上記半田層の端部の近傍において、他の部分における放熱板の厚みよりも薄くされている。
【0022】
この発明のさらに好ましい実施態様によれば、上記放熱板の、上記半田層が接触する側の面に、銅よりも熱膨張率が小さい金属層が形成されている。
【0023】
この発明のさらに好ましい実施態様によれば、上記放熱板の、上記半田層が接触する側の面に、銅よりも縦弾性率が小さい金属層が形成されている。
【0024】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【0025】
実施の形態1
図1は、実施の形態1にかかるパワー半導体装置の断面図である。
【0026】
パワー半導体装置は、たとえば窒化アルミニウム(AlN)からなる絶縁部材2を備える。絶縁部材2の一方の面に金属板6を介在させてパワー半導体素子1が設けられている。絶縁部材2の他方の面に、金属板6を介在させて、半田層5により放熱板4が接合されている。
【0027】
パワー半導体素子1は、それぞれ、導線7で接続されている。パワー半導体素子1は、注入材11に被覆されている。パワー半導体素子1の上方には、電子回路基板9が設けられており、電子回路基板9の上に電子部品10が設けられている。これらの部品は、外部筐体3に収められている。
【0028】
外部筐体3は、接着部14により、放熱板4に接着されている。外部筐体3を貫通するように、外部電極8が金属板6に接続されている。放熱板4には、冷媒口プラグ40が取付けられている放熱板4には、放射性能を高くするために、熱伝導率の高い材料(たとえば熱膨張率が約390(W/m・K)のCu材)が用いられる。
【0029】
放熱板4の、半田層5と接触する面と反対側の面に、凹部15が設けられている。放熱板4内には、冷却のための冷媒を通過させる冷媒通路12と、冷媒口13が設けられている。冷媒通路12の幅は、半田層5の端部の近傍において、他の部分における冷媒通路12の幅よりも広くされている。換言すると、半田接合層5の端部の直下の位置における、放熱板4の冷媒通路12の断面は、絶縁部材2の中央部直下の冷媒通路12の断面よりも大きい。
【0030】
このように、半田層5の端部直下の冷媒通路12の断面を大きくすることによって、半田層5の端部下の放熱板4の剛性が、周囲に比較して小さくなる。パワー半導体装置の温度変動に伴い発生する半田層5の端部の熱応力は、上下の被接合材の線膨張率、弾性率および板厚に影響することがわかっている。たとえば、図2に示すような、第1層および第2層が半田層(接合層)を挟む3層積層構造における半田層(接合層)のせん断応力τは、半田層(接合層)の端部で最大となり、剪断応力τの値は、次式で表わされる。
【0031】
【数1】
【0032】
上式において、t1、E1およびα1は、第1層の厚さ、縦弾性率および線膨張率、ηおよびGは接合層の厚さおよび横弾性率、t2、E2およびα2は第2層の厚さ、縦弾性率および線膨張率である。また、ΔTはせん断応力が0のときからの温度変化、Lは接合層の長さである。
【0033】
上式により、放熱板4の剛性を小さくすれば、半田層(接合層)の端部の応力を低減できることがわかるが、冷媒循環による放熱を考えると、半田層(接合層)の下全部を冷媒通路にすることは、冷媒の流速が低下し、効率が低減する。
【0034】
図11を参照して、温度サイクルによる半田層5の亀裂は、接合端部から発生することが実験で明らかであることから、半田層5の外周縁部のみの熱応力を低下させればよい。したがって、図1に示すような冷媒通路12を設ければ、半田層5の端部応力を低下させることができ、温度サイクル寿命(温度サイクル数)を増加させることができる。
【0035】
また、絶縁部材2が半田層5で接合されている位置の放熱板4の裏面(絶縁部材2の接合面と反対側)が、冷媒通路12に干渉しない範囲で大きく凹んだ形状を有している。冷媒口13の部分は、外部配管との接続のための冷媒口プラグ40の取付とパワー半導体装置全体の剛性確保のため、板厚が確保されている。
【0036】
このように、半田層5の下の放熱板4の裏面に凹部15を設け、放熱板4の剛性を低下させることによっても、半田層5の端部の剪断応力を低下させることができる。上述の冷媒通路12の配置と組み合わせると、さらに、半田層5の端部の応力低減を図ることができる。
【0037】
図3は、半田層5の端部下の冷媒通路12の形状、放熱板4の裏面に対する凹み加工が、半田層5の端部の熱応力の低減に及ぼす影響について、有限要素法による応力解析結果を示す。図1と図3を参照して、冷媒通路12の施工および放熱板4の裏面の凹み加工を行うことにより、半田層5の端部の、熱応力による、歪が低減することがわかった。
【0038】
図4は、実施の形態1に係るパワー半導体装置における、放熱板4に施工された冷媒通路12の配置を示す、平面図である。図中、破線20は、絶縁部材2と放熱板4間に形成された半田層5の外周縁の位置を示す。このように、半田層5の外周縁全周にわたり、その直下において、冷媒通路12の幅が他の部分における冷却通路12の幅よりも大きくされている。図中、矢印30は、冷媒の入出方向の一例を示す。
【0039】
なお、上記実施例では、凹部を1箇所だけに設ける場合を例示したが、凹部を複数箇所に設けてもよい。
【0040】
実施の形態2
図5は、実施の形態2に係るパワー半導体装置の、放熱板4に施工された冷媒通路12の配置を示す、平面図である。
【0041】
図11を参照して、パワー半導体装置の温度サイクルによる発生する半田層5の亀裂は、ほとんどの場合、半田層5の4隅から生じることが、実験で確認されている。このことより、図5に示すように、半田層5の4隅部分に相対する位置の冷媒通路12の幅を他の部分より大きくして、当該部分の放熱板4の剛性を低下させた。
【0042】
これにより、半田層5の熱応力を緩和できるとともに、各々の冷媒通路12の最小断面積部分の断面積が均一となり、冷媒の流速を均一化でき、放熱板4の平面方向に対して均一な冷却が可能となる。
【0043】
また、半田層5の4隅に相対する位置の放熱板4に設けられる冷媒通路12の形状は、たとえば図6および図7に示したような形状であっても、同様の効果を得ることができる。なおこれらの図において、図1に示す部材と同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。
【0044】
実施の形態3
図8は、実施の形態3に係るパワー半導体装置の、放熱板4に加工された冷媒通路12の配置を示す平面図である。
【0045】
図1と図8を参照して、半田層5の4隅に相対する位置に、放熱板4の剛性を低下させるために、横方向にその幅広部分が延びる冷媒通路12が配置されている。さらに、半田層5の中央部近傍の下の冷媒通路12が、碁盤目状に配置されている。このように構成すると、半田層5の下部の放熱板4の剛性がさらに低減することになる。その結果、半田層5の端部の剪断応力をさらに低減でき、耐温度サイクル特性を向上できる。
【0046】
実施の形態4
図9は、実施の形態4にかかるパワー半導体装置の、放熱板4を含む主要部分の断面図である。
【0047】
半田層5の端部に相対する位置において、冷媒通路12と半田層5に挟まれる放熱板部分4tの厚みを、当該個所のみ薄くなるようにした。冷媒通路12の上部にある放熱板4の厚みを、全面的に薄くすることが、製造上の問題などで不可能な場合、たとえば、放熱板4の上面のうねりが大きくなり、絶縁部材2が高精度に半田接合できないような場合がある。こうした場合にも、本発明の実施の形態により、必要部分のみ(4t)の放熱板4の剛性を低減させることができる。
そのため、半田層5の耐温度サイクル特性を向上できる。
【0048】
実施の形態5
図10は、実施の形態5に係るパワー半導体装置の、放熱板4を含む主要部分の断面図である。
【0049】
放熱板4において、冷媒通路12と半田層5に挟まれる放熱板の一部分に、Cu材(線膨張率約17×10-6(1/℃))よりも線膨張率が小さい材料で形成された接合板18を形成した。接合板18としては、たとえば、線膨張率が約5×10-6(1/℃)のMo材などを用いる。これにより、放熱板4の熱伝導性を大幅に低下させることなく、半田層5に生じる熱応力を低減することが可能となる。
【0050】
実施の形態6
図10は、また、実施の形態6に係るパワー半導体装置の放熱板4を含む主要部分の断面図である。
【0051】
本実施の形態では、実施の形態5で説明した接合板18の材料として、縦弾性率約120GPaのCu材よりも縦弾性率の小さい材質のものを用いた。これにより、パワー半導体装置に発生する熱応力を弾性率の小さい接合板18で緩和できるため、半田層5に生じる熱応力を低減させることが可能となる。
【0052】
実施の形態7
実施の形態1〜6においては、半田層5の端部に相対する位置の放熱板4の剛性を局部的に低減させるために、冷媒通路12を配置している。本実施の形態では、冷媒通路とは別に、単に空隙を設けた。このように構成しても同様の効果を得ることができる。
【0053】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0054】
【発明の効果】
この発明の第1の局面に従うパワー半導体装置においては、半田層端部の熱応力が緩和され、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性を高めることができる。
【0055】
また、放熱板の、半田層と接触する面と反対側の面に、凹部を設けた場合には、半田層端部の熱応力が緩和され、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性をさらに高めることができる。
【0056】
また、凹部を複数箇所に設けることにより、半田層端部の熱応力がさらに緩和され、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性を高めることができる。
【0057】
さらに、冷媒通路の幅を、半田層の4隅の近傍において他の部分における冷媒通路の幅よりも広くすることにより、半田層端部の熱応力がさらに緩和され、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性を高めることができる。
【0058】
冷媒通路を、放熱板内において碁盤目状に形成することにより、半田層端部の熱応力がさらに緩和され、熱疲労による半田層の亀裂発生および進展寿命をさらに伸ばすことができ、装置の信頼性をさらに高めることができる。
【0059】
この発明の第2の局面に従うパワー半導体装置では、放熱板内であって、半田層の端部の近傍に、放熱板の剛性を局部的に低減させるための空隙が設けられているので、半田層端部の熱応力が緩和され、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性を高めることができる。
【0060】
また、この発明において、放熱板の厚みを、半田層の端部の近傍において、他の部分における放熱板の厚みよりも薄くすることにより、半田層端部の熱応力をさらに緩和し、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性を高めることができる。
【0061】
また、放熱板の、半田層が接触する側の面に、銅よりも熱膨張率が小さい金属層を形成することにより、半田層端部の熱応力をさらに緩和し、熱疲労による半田層の亀裂発生および進展寿命をさらに伸ばすことができ、装置の信頼性をさらに高めることができる。
【0062】
さらに、放熱板の、半田層が接触する側の面を、銅よりも縦弾性率が小さい金属で形成することにより、半田層端部の熱応力をさらに緩和し、熱疲労による半田層の亀裂発生および進展寿命を伸ばすことができ、装置の信頼性をさらに高めることができる。
【図面の簡単な説明】
【図1】実施の形態1に係るパワー半導体装置の断面図である。
【図2】3層接合材の接合層に発生する熱応力の大きさを説明するための図である。
【図3】実施の形態1に係るパワー半導体装置に対する応力解析結果を示す図である。
【図4】実施の形態1に係るパワー半導体装置の、放熱板に設けられた冷媒通路の配置を示す平面図である。
【図5】実施の形態2に係るパワー半導体装置の、放熱板に設けられた冷媒通路の配置を示す平面図である。
【図6】実施の形態2に係るパワー半導体装置の、放熱板に設けられた冷媒通路の別の態様を示す平面図である。
【図7】実施の形態2に係るパワー半導体装置の、放熱板に設けられた冷媒通路のさらに他の態様を示す平面図である。
【図8】実施の形態3に係るパワー半導体装置の、放熱板に設けられた冷媒通路の配置を示す平面図である。
【図9】実施の形態4に係るパワー半導体装置における放熱板の構造を説明するための断面図である。
【図10】実施の形態5に係るパワー半導体装置における放熱板の構造を説明するための断面図である。
【図11】従来のパワー半導体装置の断面図である。
【符号の説明】
1 パワー半導体素子、2 絶縁部材、3 外部筐体、4 放熱板、5 半田層、6 金属板、7 導線、8 外部電極、9 電子回路基板、10 電子部品、11 注入材、12 冷媒通路、13 冷媒口、14 接着部、15 凹部、40 冷媒口プラグ。
Claims (9)
- 両面に金属板が固着された絶縁部材と、
前記絶縁部材の一方の面に前記金属板を介在させて設けられたパワー半導体素子と、
前記絶縁部材の他方の面に、前記金属板を介在させて、半田層により接合された放熱板と、
前記放熱板内に設けられ、冷却のための冷媒を通過させる冷媒通路と、を備え、
前記冷媒通路の幅は、前記半田層の端部の近傍において、他の部分における冷媒通路の幅よりも広くされている、パワー半導体装置。 - 前記放熱板の、前記半田層と接触する面と反対側の面に、凹部が設けられている、請求項1に記載のパワー半導体装置。
- 前記凹部は、複数箇所設けられている、請求項2に記載のパワー半導体装置。
- 前記冷媒通路の幅は、前記半田層の4隅の近傍において、他の部分における前記冷媒通路の幅よりも広くされている、請求項1〜3のいずれか1項に記載のパワー半導体装置。
- 前記冷媒通路は、前記放熱板内において碁盤目状に形成されている、請求項1〜4のいずれか1項に記載のパワー半導体装置。
- 両面に金属板が固着された絶縁部材と、
前記絶縁部材の一方の面に前記金属板を介在させて設けられたパワー半導体素子と、
前記絶縁部材の他方の面に、前記金属板を介在させて、半田層により接合された放熱板と、
前記放熱板内に設けられ、冷却のための冷媒を通過させる冷媒通路と、を備え、
前記放熱板の前記冷媒通路と前記半田層に挟まれる部分の厚みは、前記半田層の端部の近傍において、他の部分における放熱板の厚みよりも薄くされている、パワー半導体装置。 - 前記放熱板の厚みは、前記半田層の端部の近傍において、他の部分における放熱板の厚みよりも薄くされている、請求項1〜5のいずれか1項に記載のパワー半導体装置。
- 前記放熱板の、前記半田層が接触する側の面に、銅よりも熱膨張率が小さい金属層が形成されている、請求項1〜7のいずれか1項に記載のパワー半導体装置。
- 前記放熱板の、前記半田層が接触する側の面に、銅よりも縦弾性率が小さい金属が形成されている、請求項1〜8のいずれか1項に記載のパワー半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001156434A JP4573467B2 (ja) | 2001-05-25 | 2001-05-25 | パワー半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001156434A JP4573467B2 (ja) | 2001-05-25 | 2001-05-25 | パワー半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353405A JP2002353405A (ja) | 2002-12-06 |
JP4573467B2 true JP4573467B2 (ja) | 2010-11-04 |
Family
ID=19000441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001156434A Expired - Fee Related JP4573467B2 (ja) | 2001-05-25 | 2001-05-25 | パワー半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4573467B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196853A (ja) | 2004-12-13 | 2006-07-27 | Daikin Ind Ltd | ヒートポンプ装置 |
JP5678407B2 (ja) * | 2009-03-02 | 2015-03-04 | 日産自動車株式会社 | 半導体装置 |
EP2574157A1 (de) | 2011-09-23 | 2013-03-27 | AEG Power Solutions B.V. | Leistungselektronikbaugruppe und Anordnung umfassend wenigstens eine solche Leistungselektronikbaugruppe |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02291157A (ja) * | 1989-04-28 | 1990-11-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH05299549A (ja) * | 1992-04-20 | 1993-11-12 | Hitachi Ltd | 熱伝達冷却装置 |
JPH088397A (ja) * | 1994-06-17 | 1996-01-12 | Abb Manag Ag | 低インダクタンスパワー半導体モジュール |
JPH10178151A (ja) * | 1996-11-06 | 1998-06-30 | Temic Telefunken Microelectron Gmbh | 電動機を制御する電力モジユール |
JPH11265976A (ja) * | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
JP2000183260A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 |
JP2001068623A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体モジュール |
-
2001
- 2001-05-25 JP JP2001156434A patent/JP4573467B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02291157A (ja) * | 1989-04-28 | 1990-11-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH05299549A (ja) * | 1992-04-20 | 1993-11-12 | Hitachi Ltd | 熱伝達冷却装置 |
JPH088397A (ja) * | 1994-06-17 | 1996-01-12 | Abb Manag Ag | 低インダクタンスパワー半導体モジュール |
JPH10178151A (ja) * | 1996-11-06 | 1998-06-30 | Temic Telefunken Microelectron Gmbh | 電動機を制御する電力モジユール |
JPH11265976A (ja) * | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
JP2000183260A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 |
JP2001068623A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2002353405A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450230B2 (ja) | 半導体装置 | |
JP4867793B2 (ja) | 半導体装置 | |
JP2015142059A (ja) | パワー半導体モジュール | |
JP7060104B2 (ja) | 半導体装置 | |
US7605456B2 (en) | Inverter unit | |
CN108735692B (zh) | 半导体装置 | |
JP2008060531A (ja) | 複数の半導体チップおよび電子部品を備える2枚の基板を有するパワーエレクトロニックパッケージ | |
WO2007145303A1 (ja) | 半導体モジュールおよびその製造方法 | |
WO2013088864A1 (ja) | 半導体装置 | |
JP2021190505A (ja) | 半導体装置 | |
WO2016199352A1 (ja) | 半導体装置 | |
JP5217015B2 (ja) | 電力変換装置及びその製造方法 | |
JP2018098282A (ja) | 半導体装置 | |
JP7070661B2 (ja) | 半導体装置 | |
JP4573467B2 (ja) | パワー半導体装置 | |
EP2178117A1 (en) | Power semiconductor module with double side cooling | |
JP2019083292A (ja) | 半導体装置 | |
JP4816501B2 (ja) | パワー半導体モジュール及びインバータ | |
JP4038173B2 (ja) | 電力用半導体装置 | |
JP4935783B2 (ja) | 半導体装置および複合半導体装置 | |
JP4063091B2 (ja) | パワー半導体モジュール | |
JP2006004961A (ja) | 半導体モジュール | |
JP7306294B2 (ja) | 半導体モジュール | |
JP2019212809A (ja) | 半導体装置 | |
JP2006066464A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |