JP2019212809A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置に制御回路を内蔵する新規で有用な技術を提供する。【解決手段】本明細書が開示する半導体装置は、表面電極、裏面電極及び信号電極を有する半導体素子と、半導体素子を挟んで対向している上側放熱板及び下側放熱板と、半導体素子の信号電極に電気的に接続されているとともに、上側放熱板又は前記下側放熱板に搭載された制御回路とを備える。上側放熱板及び下側放熱板の各々は、絶縁基板と、絶縁基板の一方側に位置するととともに半導体素子の表面電極又は裏面電極へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。制御回路は、上側放熱板及び下側放熱板の一方に設けられているとともに、上側放熱板及び下側放熱板の他方と対向している。【選択図】図４

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１に、半導体装置が開示されている。この半導体装置は、表面電極、裏面電極及び信号電極を有する半導体素子と、半導体素子に電気的に接続されている放熱板と、半導体素子の信号電極に電気的に接続された制御回路とを備える。制御回路は、半導体素子や放熱板とともに、封止材によって一体に封止されている。

特開２０１２−２５６８０３号公報

上記した半導体装置のように、半導体素子の制御回路が、半導体装置に内蔵されていると、半導体装置を用いて構成される装置（例えば電力制御ユニット）の小型化を図ることができる。しかしながら、制御回路が封止体の内部に配置されていると、制御回路の熱が外部へ放出され難く、制御回路が過熱するおそれがある。また、封止体に熱変形が生じたときに、制御回路に過大な応力が作用するおそれもある。本明細書は、これらの問題を解決しつつ、半導体装置に制御回路を内蔵する技術を提供する。

本明細書が開示する半導体装置は、表面電極、裏面電極及び信号電極を有する半導体素子と、半導体素子を挟んで対向している上側放熱板及び下側放熱板と、半導体素子の信号電極に電気的に接続されているとともに、上側放熱板又は前記下側放熱板に搭載された制御回路とを備える。上側放熱板及び下側放熱板の各々は、絶縁基板と、絶縁基板の一方側に位置するととともに半導体素子の表面電極又は裏面電極へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。制御回路は、上側放熱板及び下側放熱板の一方に設けられているとともに、上側放熱板及び下側放熱板の他方と対向している。

上記の半導体装置では、制御回路が上側放熱板及び下側放熱板の一方に設けられているので、当該一方の放熱板を介して、制御回路の熱を外部へ放出することができる。ここで、制御回路を一方の放熱板上に配置するためには、当該一方の放熱板を拡大する必要が生じる。このとき、一方の放熱板だけを拡大してしまうと、構造の非対称性に起因して、半導体装置に反りが生じやすくなる。半導体装置に反りが生じると、制御回路に作用する応力が特に増大しやすい。この点に関して、上記の半導体装置では、一方の放熱板に配置された制御回路が、他方の放熱板と対向している。即ち、制御回路が二つの放熱板の間に配置されるように、二つの放熱板がそれぞれ拡大されている。これにより、半導体装置に生じる反りが抑制され、制御回路に作用する応力が効果的に低減される。特に、上側放熱板及び下側放熱板は、剛性が高く、線膨張係数の低い絶縁基板を有しているので、半導体装置の熱変形が有意に抑制される。

実施例１の半導体装置１０の外観を示す平面図。 図１中のＩＩ−ＩＩ線における断面図。 実施例１における下側放熱板２４の構成を模式的に示す平面図。 図１中のＩＶ−ＩＶ線における断面図。 実施例２における上側放熱板２２の構成を模式的に示す平面図。 実施例２の半導体装置１００の要部を示す断面図。 実施例３における下側放熱板２４の構成を模式的に示す平面図。 実施例３の半導体装置２００の要部を示す断面図。 実施例４の半導体装置３００の要部を示す断面図。 図９中のＸ部を拡大して示す図。

（実施例１）図面を参照して、実施例１の半導体装置１０について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。

図１、図２に示すように、半導体装置１０は、第１半導体素子２０と、第２半導体素子４０と、封止体１２と、複数の外部接続端子１４、１５、１６、１８、１９とを備える。第１半導体素子２０と第２半導体素子４０は、封止体１２の内部に封止されている。封止体１２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子１４、１５、１６、１８、１９は、封止体１２の外部から内部に亘って延びており、封止体１２の内部で第１半導体素子２０及び第２半導体素子４０の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子１４、１５、１６、１８、１９には、電力用であるＰ端子１４、Ｎ端子１５及びＯ端子１６と、信号用である複数の第１信号端子１８及び複数の第２信号端子１９が含まれる。

第１半導体素子２０は、表面電極２０ａと裏面電極２０ｂとを有する。表面電極２０ａは、第１半導体素子２０の上面に位置しており、裏面電極２０ｂは、第１半導体素子２０の下面に位置している。第１半導体素子２０は、上下一対の電極２０ａ、２０ｂを有する縦型の半導体素子である。同様に、第２半導体素子４０は、表面電極４０ａと裏面電極４０ｂとを有する。表面電極４０ａは第２半導体素子４０の上面に位置しており、裏面電極４０ｂは第２半導体素子４０の下面に位置する。即ち、第２半導体素子４０についても、上下一対の電極４０ａ、４０ｂを有する縦型の半導体素子である。第１半導体素子２０の電極２０ａ、２０ｂ及び第２半導体素子４０の電極４０ａ、４０ｂを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。本実施例における第１半導体素子２０と第２半導体素子４０は、互いに同種の半導体素子であり、詳しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ−ＩＧＢＴ（Reverse Conducting IGBT）素子である。

但し、第１半導体素子２０と第２半導体素子４０の各々は、ＲＣ−ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のパワー半導体素子であってもよい。あるいは、第１半導体素子２０と第２半導体素子４０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。第１半導体素子２０と第２半導体素子４０の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第１半導体素子２０と第２半導体素子４０は、互いに異種の半導体素子であってもよい。また、第１半導体素子２０と第２半導体素子４０の各々は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。

半導体装置１０は、上側放熱板２２と下側放熱板２４とをさらに備える。上側放熱板２２は、絶縁基板２８、第１内側導体層２６、第２内側導体層２７及び外側導体層３０を有する。第１内側導体層２６は、絶縁基板２８の一方側に位置するとともに、はんだ層４２を介して第１半導体素子２０の表面電極２０ａに電気的に接続されている。第２内側導体層２７は、絶縁基板２８の一方側に位置するとともに、はんだ層４６を介して第２半導体素子４０の表面電極４０ａに電気的に接続されている。第１内側導体層２６と第２内側導体層２７は、絶縁基板２８の同じ側に位置するが、絶縁基板２８上において互いに隔離されている。外側導体層３０は、絶縁基板２８の他方側に位置している。第１内側導体層２６と外側導体層３０との間、及び、第２内側導体層２７と外側導体層３０との間は、それぞれ絶縁基板２８によって互いに絶縁されている。

下側放熱板２４は、絶縁基板３４、第１内側導体層３２、第２内側導体層３３及び外側導体層３６を有する。第１内側導体層３２は、絶縁基板３４の一方側に位置するとともに、はんだ層４４を介して第１半導体素子２０の裏面電極２０ｂに電気的に接続されている。第２内側導体層３３は、絶縁基板３４の一方側に位置するとともに、はんだ層４８を介して第２半導体素子４０の裏面電極４０ｂに電気的に接続されている。第１内側導体層３２と第２内側導体層３３は、絶縁基板３４の同じ側に位置するが、絶縁基板３４上において互いに隔離されている。外側導体層３６は、絶縁基板３４の他方側に位置している。第１内側導体層３２と外側導体層３６との間、及び、第２内側導体層３３と外側導体層３６との間は、それぞれ絶縁基板３４によって互いに絶縁されている。

一例ではあるが、本実施例における上側放熱板２２及び下側放熱板２４には、ＤＢＣ（Direct Bonded Copper）基板を採用することができる。上側放熱板２２及び下側放熱板２４の絶縁基板２８、３４は、例えば窒化アルミニウム、窒化シリコン、酸化アルミニウム等といったセラミックで構成されている。また、上側放熱板２２及び下側放熱板２４の各々の内側導体層２６、２７、３２、３３及び各々の外側導体層３０、３６は、銅で構成されている。上側放熱板２２及び下側放熱板２４は、ＤＢＣ基板に限定されない。内側導体層２６、２７、３２、３３及び外側導体層３０、３６は、銅に限定されず、その他の金属で構成されていてもよい。そして、上側放熱板２２の絶縁基板２８と各導体層２６、２７、３０との間、及び、下側放熱板２４の絶縁基板３４と各導体層３２、３３、３６との間の接合構造についても、特に限定されない。上側放熱板２２及び下側放熱板２４は、例えばＤＢＡ（Direct Bonded Aluminum）基板であってよいし、絶縁基板２８、３４を有さない導体板であってもよい。

上側放熱板２２の外側導体層３０は、封止体１２の上面１２ａに露出されている。これにより、上側放熱板２２は半導体装置１０の一部を構成するだけでなく、第１半導体素子２０及び第２半導体素子４０の熱を外部に放出する放熱板としても機能する。同様に、下側放熱板２４の外側導体層３６は、封止体１２の下面１２ｂに露出されている。これにより、下側放熱板２４においても半導体装置１０の電気回路の一部を構成するだけでなく、第１半導体素子２０及び第２半導体素子４０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体１２の両面１２ａ、１２ｂに上側放熱板２２の外側導体層３０及び下側放熱板２４の外側導体層３６が露出される両面冷却構造を有する。

半導体装置１０は、導体で構成された継手３８をさらに有する。継手３８は、封止体１２の内部に位置しており、上側放熱板２２の第１内側導体層２６と下側放熱板２４の第２内側導体層３３との間を電気的に接続している。これにより、第１半導体素子２０及び第２半導体素子４０は、継手３８を介して直列に接続されている。本実施例の継手３８は、例えば銅で構成されることができる。また、一例ではあるが、継手３８は、上側放熱板２２の第１内側導体層２６にはんだ付けによって接合されているとともに、下側放熱板２４の第２内側導体層３３に溶接によって接合されていてもよい。但し、これら継手３８と上側放熱板２２の第１内側導体層２６及び下側放熱板２４の第２内側導体層３３との接合手法は特に限定されない。

図３、図４に示すように、半導体装置１０は、第１制御回路５０及び第２制御回路６０をさらに備える。第１制御回路５０及び第２制御回路６０は、下側放熱板２４上に設けられており、封止体１２の内部に位置している。なお、図３では、第１制御回路５０及び第２制御回路６０の詳細な図示は省略されており、第１制御回路５０が配置された第１制御回路エリア５０Ａと、第２制御回路６０が配置された第２制御回路エリア６０Ａが図示されている。第１制御回路５０は、第１半導体素子２０の動作を制御するための回路ユニットであり、第２制御回路６０は、第２半導体素子４０の動作を制御するための回路ユニットである。一例ではあるが、第１制御回路５０は、例えば銅などによって構成される配線パターン５２と、第１半導体素子２０のゲート電圧を制御する駆動ＩＣ（Integrated Circuit）５４と、その他の素子（例えば抵抗やコンデンサ）５６とを有する。同様に、第２制御回路６０は、例えば銅などによって構成される配線と、第２半導体素子４０のゲート電圧を制御する駆動ＩＣと、その他の素子（例えば抵抗やコンデンサ）とを有する。

第１半導体素子２０は、複数の信号電極２０ｃをさらに備え、第２半導体素子４０は複数の信号電極４０ｃをさらに備える。第１半導体素子２０の複数の信号電極２０ｃは、第１制御回路５０を介して、複数の第１信号端子１８に電気的に接続されている。特に限定されないが、複数の信号電極２０ｃと第１制御回路５０との間、及び、第１制御回路５０と複数の第１信号端子１８との間は、ワイヤボンディングによって接続されている。同様に、第２半導体素子４０の複数の信号電極４０ｃは、第２制御回路６０を介して、複数の第２信号端子１９に電気的に接続されている。信号電極４０ｃと第２制御回路６０との間、及び、第２制御回路６０と複数の第２信号端子１９との間は、ワイヤボンディングによって接続されている。

上記したように、本実施例の半導体装置１０では、半導体素子２０、４０のための制御回路５０、６０が、封止体１２の内部に配置されている。半導体装置１０が、半導体素子２０、４０に加えて、制御回路５０、６０をさらに内蔵していることで、従来の半導体装置が必要としていた制御基板の一部又は全部を省略することができる。これにより、半導体装置１０を用いて構成される装置（例えば電力制御ユニット）の小型化を図ることができる。

しかしながら、制御回路５０、６０が封止体１２の内部に配置されていると、制御回路５０、６０の熱が外部へ放出され難く、制御回路５０、６０が過熱するおそれがある。この点に関して、本実施例の半導体装置１０では、制御回路５０、６０が、下側放熱板２４上に設けられているので、下側放熱板２４を介して、制御回路５０、６０の熱を外部へ放出することができる。これにより、制御回路５０、６０が過熱することを避けることができる。一例ではあるが、本実施例では、封止体１２を構成するエポキシ樹脂の熱伝導率が０．２［Ｗ／ｍＫ］であるのに対して、下側放熱板２４は２０［Ｗ／ｍＫ］以上の高い熱伝導率を有する。

ここで、制御回路５０、６０を下側放熱板２４上に配置するためには、第１制御回路エリア５０Ａ及び第２制御回路エリア６０Ａを設けるために、下側放熱板２４を拡大する必要が生じる（図３参照）。このとき、下側放熱板２４だけを拡大してしまうと、構造の非対称性に起因して、半導体装置１０に反りが生じやすくなる。即ち、絶縁基板３４を有する下側放熱板２４は、線膨張係数が比較的に小さいのに対して、下側放熱板２４を保持する封止体１２は、線膨張係数が比較的に大きい。そのため、例えば半導体装置１０の使用時の温度変化において、下側放熱板２４と封止体１２との間に不均一な熱膨張が生じ、それに伴って、半導体装置１０全体で反り変形が生じ得る。この場合、封止体１２の内部に配置された制御回路５０、６０に、過大な応力が作用するおそれがある。

上記の問題に対して、図４に示すように、本実施例の半導体装置１０では、下側放熱板２４だけでなく、上側放熱板２２も同様に拡大されており、下側放熱板２４に配置された制御回路５０、６０が、上側放熱板２２と対向している。即ち、制御回路５０、６０は、二つの放熱板２２、２４の間に位置している。これにより、半導体装置１０の構造の対称性が維持されており、半導体装置１０に生じる反りが抑制される。半導体装置１０に生じる反りが抑制されることで、制御回路５０、６０に作用する応力が効果的に低減される。特に、上側放熱板２２及び下側放熱板２４は、剛性が高く、線膨張係数の低い絶縁基板２８、３４、を有しているので、半導体装置１０の熱変形が有意に抑制される。

（実施例２）図５、図６を参照して、実施例２の半導体装置１００について説明する。半導体装置１００は、実施例１と比較して、第１制御回路５０及び第２制御回路６０の位置が変更されている。詳しくは、本実施例の半導体装置１００では、二つの制御回路５０、６０が上側放熱板２２上に配置されている。従って、上側放熱板２２は、第１制御回路５０が配置された第１制御回路エリア５０Ａと、第２制御回路６０が配置された第２制御回路エリア６０Ａとを有する。そして、上側放熱板２２に配置された制御回路５０、６０は、下側放熱板２４と対向している。即ち、本実施例においても、制御回路５０、６０は、二つの放熱板２２、２４の間に位置しており、これによって、半導体装置１００に生じる反りが抑制されている。

本実施例の半導体装置１００では、制御回路５０、６０が上側放熱板２２に設けられているので、上側放熱板２２を介して、制御回路５０、６０の熱を外部へ放出することができる。また、制御回路５０、６０が二つの放熱板２２、２４の間に位置しており、構造の対称性も維持されていることから、半導体装置１００に生じる反りも抑制される。これにより、制御回路５０、６０に作用する応力が効果的に低減される。

特に限定されないが本実施例の半導体装置１００では、第１半導体素子２０の複数の信号電極２０ｃと、第１制御回路５０との間が、直接的にはんだ付けされている。また、第１制御回路５０と複数の第１信号端子１８との間も、直接的にはんだ付けされている。同様に、第２半導体素子４０の複数の信号電極４０ｃと、第２制御回路６０との間は、直接的にはんだ付けされている。そして、第２制御回路６０と複数の第２信号端子１９との間も、直接的にはんだ付けされている。これらのはんだ付けに使用するはんだは、例えば球形状のボールはんだを採用することができる。

（実施例３）図７、図８を参照して、実施例３の半導体装置２００について説明する。本実施例の半導体装置２００は、実施例１と比較して、第１制御回路５０及び第２制御回路６０の位置が変更されている。詳しくは、本実施例の半導体装置２００では、第１制御回路５０が下側放熱板２４上に配置されており、第２制御回路６０が上側放熱板２２上に配置されている。従って、図７に示すように、下側放熱板２４は、第１制御回路５０が配置された第１制御回路エリア５０Ａを有する。一方、図示省略するが、上側放熱板２２は、第２制御回路６０が配置された第２制御回路エリア６０Ａを有する。下側放熱板２４には、第１制御回路エリア５０Ａと第２制御回路エリア６０Ａとのうち、第１制御回路エリア５０Ａのみを設ければよいので、第１制御回路エリア５０Ａを広く設けることができる。同様に、上側放熱板２２には、第２制御回路エリア６０Ａのみを設ければよいので、第２制御回路エリア６０Ａを広く設けることができる。

上記の半導体装置２００では、第１制御回路５０が下側放熱板２４に設けられているので、下側放熱板２４を介して、第１制御回路５０の熱を外部へ放出することができる。また、第２制御回路６０が上側放熱板２２に設けられているので、上側放熱板２２を介して、第２制御回路６０の熱を外部へ放出することができる。また、下側放熱板２４に配置された第１制御回路５０は、上側放熱板２２と対向しており、上側放熱板２２に配置された第２制御回路６０は、下側放熱板２４と対向している。即ち、本実施例においても、制御回路５０、６０は、二つの放熱板２２、２４の間に位置しており、これによって、半導体装置１０に生じる反りが抑制されている。半導体装置２００に生じる反りが抑制されることで、制御回路５０、６０に作用する応力が効果的に低減される。

（実施例４）図９を参照にして、実施例４の半導体装置３００について説明する。本実施例の半導体装置３００では、第１制御回路５０の構成が変更されている。詳しくは、第１制御回路５０の配線パターン５２が、絶縁基板２８の両面に設けられている。このような構成によると、第１制御回路５０の配線パターン５２を形成する面積を拡大することができる。なお、配線パターン５２の絶縁性を維持するために、配線パターン５２は外部へ露出することなく、封止体１２内において完全に封止されている。なお、図１０に示すように、絶縁基板２８の両面に亘って配線パターン５２を導通するために、絶縁基板２８には一又は複数の貫通孔５８（ビアとも称される）が設けられていてもよい。

上述した両面配線の構造は、第１制御回路５０だけでなく、第２制御回路６０にも同様に採用することができる。この場合、第１制御回路５０及び／又は第２制御回路６０は、下側放熱板２４上に配置されていてもよいし、上側放熱板２２上に配置されていてもよい。また、配線パターン５２の延べ面積をさらに拡大するために、第１制御回路５０及び／又は第２制御回路６０には、セラミック基板又はその他の回路基板を積層した多層基板を採用してもよい。両面配線又は多層基板を採用することによって、配線パターン５２の延べ面積を拡大しつつ、第１制御回路エリア５０Ａ及び／又は第２制御回路エリア６０Ａの面積を縮小することができる。即ち、上側放熱板２２及び下側放熱板２４のサイズを縮小することができ、それによって、半導体装置３００の小型化を図ることができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０、１００、２００、３００：半導体装置
１２：封止体
１４、１５、１６：電力用端子
１８：第１信号端子
１９：第２信号端子
２０：第１半導体素子
２０ａ：第１半導体素子の表面電極
２０ｂ：第１半導体素子の裏面電極
２０ｃ：第１半導体素子の信号電極
２２：上側放熱板
２４：下側放熱板
２６：上側放熱板の第１内側導体層
２７：上側放熱板の第２内側導体層
２８：上側放熱板の絶縁基板
３０：上側放熱板の外側導体層
３２：下側放熱板の第１内側導体層
３３：下側放熱板の第２内側導体層
３４：下側放熱板の絶縁基板
３６：下側放熱板の外側導体層
３８：継手
４０：第２半導体素子
４０ａ：第２半導体素子の表面電極
４０ｂ：第２半導体素子の裏面電極
４０ｃ：第２半導体素子の信号電極
４２、４４、４６、４８：はんだ層
５０：第１制御回路
５０Ａ：第１制御回路エリア
５２：第１制御回路の配線パターン
５４：第１制御回路の駆動ＩＣ
５６：第１制御回路のその他の素子
５８：貫通孔
６０：第２制御回路
６０Ａ：第２制御回路エリア

Claims (1)

1. 表面電極、裏面電極及び信号電極を有する半導体素子と、
   前記半導体素子を挟んで対向している上側放熱板及び下側放熱板と、
   前記半導体素子の前記信号電極に電気的に接続されているとともに、前記上側放熱板又は前記下側放熱板に搭載された制御回路と、
   を備え、
   前記上側放熱板及び前記下側放熱板の各々は、絶縁基板と、前記絶縁基板の一方側に位置するととともに前記半導体素子の前記表面電極又は前記裏面電極へ電気的に接続された内側導体層と、前記絶縁基板の他方側に位置する外側導体層とを有し、
   前記制御回路は、前記上側放熱板及び前記下側放熱板の一方に設けられているとともに、前記上側放熱板及び前記下側放熱板の他方と対向している、
   半導体装置。

Images