JP2016162777A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016162777A
JP2016162777A JP2015037255A JP2015037255A JP2016162777A JP 2016162777 A JP2016162777 A JP 2016162777A JP 2015037255 A JP2015037255 A JP 2015037255A JP 2015037255 A JP2015037255 A JP 2015037255A JP 2016162777 A JP2016162777 A JP 2016162777A
Authority
JP
Japan
Prior art keywords
semiconductor element
power supply
pattern
potential power
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015037255A
Other languages
English (en)
Other versions
JP6319137B2 (ja
Inventor
岩渕　明
Akira Iwabuchi
明 岩渕
金森　淳
Atsushi Kanamori
淳 金森
憲司 小野田
Kenji Onoda
憲司 小野田
翔一朗 大前
Shoichiro Omae
翔一朗 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015037255A priority Critical patent/JP6319137B2/ja
Publication of JP2016162777A publication Critical patent/JP2016162777A/ja
Application granted granted Critical
Publication of JP6319137B2 publication Critical patent/JP6319137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】少なくとも一相分の上下アームを構成する半導体素子を備えながらも、電源ラインの寄生インダクタンスを低減できる半導体装置を提供する。【解決手段】半導体装置１０は、互いに厚み方向を同じ方向として並んで配置されたインバータの少なくとも一相分の上下アームを構成する半導体素子２０Ｈ，２０Ｌを備える。半導体素子２０Ｈ，２０Ｌを封止する封止樹脂体３０の一側面３０ａから、高電位電源端子２１及び低電位電源端子２２が突出し、反対面３０ｂから出力端子２３及び複数の制御端子２４が突出する。半導体素子の裏面側には裏面側基板３１が配置され、一面側には一面側基板３２が配置されている。裏面側基板３１には、高電位電源パターン４３、低電位電源パターン、出力パターン４５が形成され、一面側基板３２には、制御パターン５３が形成されている。中継部材３４により、半導体素子の制御電極と、制御パターンとが電気的に接続されている。【選択図】図２

Description

本発明は、少なくとも一相分の上下アームを構成する半導体素子と、すべての半導体素子を一体的に封止する封止樹脂体と、封止樹脂体の側面から外部に突出する高電位電源端子、低電位電源端子、出力端子、及び複数の制御端子と、を備える半導体装置及びその製造方法に関する。
従来、少なくとも一相分の上下アームを構成する半導体素子と、すべての半導体素子を一体的に封止する封止樹脂体と、封止樹脂体の側面から外部に突出する高電位電源端子、低電位電源端子、出力端子、及び制御端子と、を備える半導体装置として、たとえば特許文献１に記載のものが知られている。
特許文献１では、一相分の上下アームを構成する２つの半導体素子を備えており、これら半導体素子は、互いに厚み方向を同じ方向として並んで配置されている。各半導体素子は、厚み方向における同じ側の一面に、制御電極と主電極としてのエミッタ電極とを有し、一面と反対の裏面に、主電極としてのコレクタ電極を有している。また、封止樹脂体の一側面から、高電位電源端子と、低電位電源端子と、出力端子が突出し、一側面の反対面から制御端子が突出している。
特開２０１２−２３５０８１号公報
特許文献１では、封止樹脂体の同じ側面から、各電源端子と出力端子が突出している。出力端子はバスバを介して負荷に接続され、各電源端子は、平滑用のコンデンサを介して直流電源に接続される。出力端子及びバスバとの接触を避けるように、コンデンサに各電源端子を接続しなければならないため、たとえばバスバを介して電源端子をコンデンサに接続することとなり、電源ラインの寄生インダクタンスが増加するという問題がある。
また、上記半導体装置として、三相分の上下アームを構成する６つの半導体素子を備えるものも知られている。この構成では、たとえば、封止樹脂体の一側面から、高電位電源端子と、低電位電源端子と、上アーム側の半導体素子に対応する制御端子が突出し、一側面の反対面から、各相の出力端子と、下アーム側の半導体素子に対応する制御端子が突出する。
制御端子は、半導体素子を駆動するための回路が形成された回路基板に接続される。したがって、同じ側面から突出する制御端子や、回路基板との接触を避けるように、コンデンサに各電源端子を接続しなければならないため、たとえばバスバを介して電源端子をコンデンサに接続することとなり、電源ラインの寄生インダクタンスが増加する。さらにこの場合、電源端子から制御端子へのノイズの伝搬が懸念される。また、制御端子が２つの側面に分けて配置されているため、回路基板の設計自由度が低下してしまう。また、屈曲した制御端子を採用した場合には、制御端子の延設側に冷却器を配置できなくなる。
したがって、上記した寄生インダクタンスの増加などの問題を抑制するには、一側面から高電位電源端子と低電位電源端子が突出し、反対面から出力端子と制御端子が突出する端子配置をとるのが望ましい。すなわち、電源端子とそれ以外の端子とを分けて配置するのが望ましい。
しかしながら、従来の半導体装置では、コレクタ電極側に配置されるリードフレームによって、高電位電源端子、低電位電源端子、出力端子、及び制御端子とともに、制御端子と制御電極とを電気的に中継する信号系の配線も構成されている。また、制御端子として、制御電極に接続される端子のみならず、ケルビンエミッタ用（エミッタ電極の電位検出用）、半導体素子の温度を検出する感温ダイオードのアノード電位用、同じくカソード電位用、電流センス用などの端子を含んでいる。したがって、半導体素子の個数が増えるほど、信号系の配線数も増加し、上記リードフレーム内における信号系の配線の引き回しが困難となる。
そこで、本発明は上記問題点に鑑み、少なくとも一相分の上下アームを構成する半導体素子を備えながらも、電源ラインの寄生インダクタンスを低減できる半導体装置を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、互いに厚み方向を同じ方向として並んで配置され、厚み方向における同じ側の一面に制御電極、一面及び該一面と反対の裏面の両方に主電極をそれぞれ有し、インバータの少なくとも一相分の上下アームを構成する上アーム側の半導体素子（２０Ｈ）及び下アーム側の半導体素子（２０Ｌ）と、
すべての半導体素子を一体的に封止する封止樹脂体（３０）と、
直流電源の高電位側に接続されるものであり、封止樹脂体の側面から外部に突出する高電位電源端子（２１）と、
直流電源の低電位側に接続されるものであり、高電位電源端子と同じ側面から封止樹脂体の外部に突出する低電位電源端子（２２）と、
負荷に接続されるものであり、高電位電源端子が突出する側面の反対面から封止樹脂体の外部に突出する出力端子（２３）と、
反対面から封止樹脂体の外部に突出する複数の制御端子（２４）と、
各半導体素子に対して裏面側に配置され、半導体素子との対向面に形成された導体パターン（４２）として、高電位電源端子が接続され、接続された高電位電源端子と上アーム側半導体素子の裏面側主電極とを電気的に中継する高電位電源パターン（４３）と、低電位電源端子が接続され、接続された低電位電源端子と下アーム側半導体素子の一面側主電極とを電気的に中継する低電位電源パターン（４４）と、出力端子が接続され、接続された出力端子と対応する相の下アーム側半導体素子の裏面側主電極とを電気的に中継する出力パターン（４５）と、を有する裏面側基板（３１）と、
各半導体素子に対して一面側に配置され、半導体素子との対向面に形成された導体パターン（５２）として、制御端子が接続され、接続された制御端子と制御電極とを電気的に中継する制御パターン（５３）を有する一面側基板（３２）と、
制御電極と制御パターンとを電気的に中継する第１中継部材（３４）と、
下アーム側半導体素子の一面側主電極と低電位電源パターンとを電気的に接続する第２中継部材と、
上アーム側半導体素子の一面側主電極と出力パターンとを電気的に接続する第３中継部材と、を備えることを特徴とする。
これによれば、半導体素子の裏面側に裏面側基板が配置され、一面側に一面側基板が配置されている。裏面側基板には、高電位電源パターン、低電位電源パターン、及び出力パターンが形成され、一面側基板には、制御パターンが形成されている。このように、制御パターンが、高電位電源パターン、低電位電源パターン、及び出力パターンが形成された基板とは別の基板に形成されている。これにより、制御パターンの引き回しの自由度が向上しているため、少なくとも一相分の上下アームを構成する半導体素子を備えながらも、封止樹脂体の一側面から、高電位電源端子と低電位電源端子とが突出し、反対面から、出力端子と複数の制御端子とが突出する端子配置を実現できる。したがって、各電源端子と平滑用のコンデンサとの接続距離が短くなり、電源ラインの寄生インダクタンスを低減することができる。同じ側面に他の端子が存在しないため、たとえば、各電源端子にコンデンサを直結することも可能である。
また、開示された他の発明のひとつは、互いに厚み方向を同じ方向として並んで配置され、厚み方向における同じ側の一面に制御電極、前記一面及び該一面と反対の裏面の両方に主電極をそれぞれ有し、インバータの少なくとも一相分の上下アームを構成する上アーム側の半導体素子（２０Ｈ）及び下アーム側の半導体素子（２０Ｌ）と、
すべての半導体素子を一体的に封止する封止樹脂体（３０）と、
直流電源の高電位側に接続されるものであり、封止樹脂体の側面から外部に突出する高電位電源端子（２２１）と、直流電源の低電位側に接続されるものであり、高電位電源端子と同じ側面から封止樹脂体の外部に突出する低電位電源端子（２２２）と、負荷に接続されるものであり、高電位電源端子が突出する側面の反対面から封止樹脂体の外部に突出する出力端子（２２３）と、反対面から封止樹脂体の外部に突出する複数の制御端子（２２４）と、高電位電源端子と連結され、高電位電源端子と上アーム側半導体素子の裏面側主電極とを電気的に中継する高電位電源配線（２４３）と、低電位電源端子が連結され、低電位電源端子と下アーム側半導体素子の一面側主電極とを電気的に中継する低電位電源配線（２４４）と、出力端子が連結され、出力端子と対応する相の下アーム側半導体素子の裏面側主電極とを電気的に中継する出力配線（２４５）と、を有し、各半導体素子に対して裏面側に配置されるリードフレーム（２００）と、
各半導体素子に対して一面側に配置され、半導体素子との対向面に形成された導体パターン（５２）として、制御端子が接続され、接続された制御端子と制御電極とを電気的に中継する制御パターン（５３）を有する一面側基板（３２）と、
制御電極と制御パターンとを電気的に中継する第１中継部材（３４）と、
下アーム側半導体素子の一面側主電極と低電位電源配線とを電気的に接続する第２中継部材と、
上アーム側半導体素子の一面側主電極と出力配線とを電気的に接続する第３中継部材と、を備えることを特徴とする。
これによれば、半導体素子の裏面側にリードフレームが配置され、一面側に一面側基板が配置されている。リードフレームには、上記した高電位電源パターン同様の配線機能を果たす高電位電源配線と、上記した出力パターン同様の配線機能を果たす出力配線と、上記した低電位電源パターンと同様の配線機能を果たす低電位電源配線が設けられている。一方、一面側基板には、制御パターンが形成されている。このように、制御パターンと他の配線とが分けて形成されている。これにより、制御パターンの引き回しの自由度が向上しているため、少なくとも一相分の上下アームを構成する半導体素子を備えながらも、封止樹脂体の一側面から、高電位電源端子と低電位電源端子とが突出し、反対面から、出力端子と複数の制御端子とが突出する端子配置を実現することができる。したがって、各電源端子と平滑用のコンデンサとの接続距離が短くなり、電源ラインの寄生インダクタンスを低減することができる。同じ側面に他の端子が存在しないため、たとえば、各電源端子にコンデンサを直結することも可能である。
第１実施形態に係る半導体装置の回路図である。 第１実施形態に係る半導体装置を簡略化した断面図である。 一面側から見た半導体装置の斜視図である。 裏面側から見た半導体装置の斜視図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 図３１のXXXII-XXXII線に沿う断面図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 第２実施形態に係る半導体装置の概略構成を示す断面図である。 リードフレームを示す斜視図である。 封止樹脂体の成形前の位置関係を示す図である。
以下、本発明の実施形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。また、半導体素子の厚み方向をＺ方向と示す。また、Ｚ方向に直交し、且つ、各端子が延設された方向をＹ方向と示す。また、Ｙ方向及びＺ方向の両方向に直交する方向をＸ方向と示す。また、平面形状とは、特に断わりのない限り、Ｘ方向及びＹ方向により規定される面に沿う形状を示す。
（第１実施形態）
先ず、図１に基づき、本実施形態に係る半導体装置１０の回路構成について説明する。
図１に示すように、半導体装置１０は、負荷としてのモータ１１を駆動するために、直流電源１２の高電位側（正極側）と低電位側（負極側）との間に接続された上下アームを三相分備えている。このように、半導体装置１０は三相インバータとして構成されており、直流電力を三相交流に変換し、モータ１１に出力する。半導体装置１０は、たとえば、電気自動車やハイブリッド自動車に搭載される。直流電源１２と半導体装置１０の間には、平滑用のコンデンサ１３が接続されている。
上下アームを構成する各半導体素子２０は、ＩＧＢＴやＭＯＳＦＥＴなどのパワー系スイッチング素子と、該スイッチング素子に逆並列に接続されたＦＷＤ素子と、を有している。なお、パワー系スイッチング素子とＦＷＤ素子とを別チップとすることもできる。本実施形態では、各半導体素子２０が、スイッチング素子としてｎチャネル型のＩＧＢＴ素子を有している。
半導体装置１０は、半導体素子２０として、上アームを構成する上アーム側半導体素子２０Ｈと、下アームを構成する下アーム側半導体素子２０Ｌを有している。また、上アーム側半導体素子２０Ｈとして、３つの上アーム側半導体素子２０ＨＵ，２０ＨＶ，２０ＨＷを有し、下アーム側半導体素子２０Ｌとして、３つの下アーム側半導体素子２０ＬＵ，２０ＬＶ，２０ＬＷを有している。以下においては、上アーム側半導体素子２０Ｈ，２０ＨＵ，２０ＨＶ，２０ＨＷを、単に半導体素子２０Ｈ，２０ＨＵ，２０ＨＶ，２０ＨＷとも称し、下アーム側半導体素子２０Ｌ，２０ＬＵ，２０ＬＶ，２０ＬＷを、単に半導体素子２０Ｌ，２０ＬＵ，２０ＬＶ，２０ＬＷとも称す。
そして、半導体素子２０ＨＵを上アーム側、半導体素子２０ＬＵを下アーム側として、Ｕ相の上下アームが構成されている。同じく、半導体素子２０ＨＶを上アーム側、半導体素子２０ＬＶを下アーム側として、Ｖ相の上下アームが構成されている。半導体素子２０ＨＷを上アーム側、半導体素子２０ＬＷを下アーム側として、Ｗ相の上下アームが構成されている。このように、半導体装置１０は、三相分の上下アームを構成する６つの半導体素子２０を備えている。
半導体装置１０は、外部接続用の端子を備えており、この端子のうち、高電圧が印加され、大電流が流れるパワー端子として、高電位電源端子２１と、低電位電源端子２２と、出力端子２３と、を備えている。以下において、高電位電源端子２１を、Ｐ端子２１とも称す。また、低電位電源端子２２を、Ｎ端子２２とも称す。また、半導体装置１０は、信号端子として、複数の制御端子２４を備えている。さらに、半導体装置１０は、駆動ＩＣ２５と、絶縁素子２６と、統合制御素子２７と、を備えている。
Ｐ端子２１は、直流電源１２の高電位側に接続される。このＰ端子２１には、各相の上アーム側半導体素子２０Ｈ（２０ＨＵ，２０ＨＶ，２０ＨＷ）のコレクタ電極が接続されている。一方、Ｎ端子２２は、直流電源１２の低電位側に接続される。このＮ端子２２には、各相の下アーム側半導体素子２０Ｌ（２０ＬＵ，２０ＬＶ，２０ＬＷ）のエミッタ電極が接続されている。
半導体装置１０は、出力端子２３として、Ｕ相の出力端子２３Ｕと、Ｖ相の出力端子２３Ｖと、Ｗ相の出力端子２３Ｗと、を有している。出力端子２３Ｕは、モータ１１のＵ相線と、半導体素子２０ＨＵのエミッタ電極及び半導体素子２０ＬＵのコレクタ電極の接続点とを、電気的に中継している。出力端子２３Ｖは、モータ１１のＶ相線と、半導体素子２０ＨＶのエミッタ電極及び半導体素子２０ＬＶのコレクタ電極の接続点とを、電気的に中継している。出力端子２３Ｗは、モータ１１のＵ相線と、半導体素子２０ＨＷのエミッタ電極及び半導体素子２０ＬＷのコレクタ電極の接続点とを、電気的に中継している。なお、各半導体素子２０のコレクタ電極及びエミッタ電極が、特許請求の範囲に記載の主電極に相当する。
駆動ＩＣ２５は、半導体チップに、対応する半導体素子２０に形成されたスイッチング素子の駆動を制御するための駆動回路が形成されてなる。この駆動ＩＣ２５は、図示しないマイコンから入力される制御信号（デジタル信号）に基づいて、ゲート駆動信号などのアナログ信号を生成し、対応する半導体素子２０のゲート電極に出力する。なお、各半導体素子２０のゲート電極を含む複数の制御パッドが、特許請求の範囲に記載の制御電極に相当する。制御電極（制御パッド）は、ゲート電極用のパッドのみならず、ケルビンエミッタ用（エミッタ電極の電位検出用）、半導体素子の温度を検出する感温ダイオードのアノード電位用、同じくカソード電位用、電流センス用などを含んでいる。
半導体装置１０は、駆動ＩＣ２５として、各半導体素子２０に対応する６つの駆動ＩＣ２５ＨＵ，２５ＨＶ，２５ＨＷ，２５ＬＵ，２５ＬＶ，２５ＬＷを有している。すなわち、半導体素子２０ひとつにつき、ひとつの駆動ＩＣ２５が設けられている。そして、駆動ＩＣ２５ＨＵが半導体素子２０ＨＵに対応し、駆動ＩＣ２５ＬＵが半導体素子２０ＬＵに対応している。駆動ＩＣ２５ＨＶが半導体素子２０ＨＶに対応し、駆動ＩＣ２５ＬＶが半導体素子２０ＬＶに対応している。駆動ＩＣ２５ＨＷが半導体素子２０ＨＷに対応し、駆動ＩＣ２５ＬＷが半導体素子２０ＬＷに対応している。
絶縁素子２６は、駆動ＩＣ２５と統合制御素子２７とを電気的に絶縁しながら、駆動ＩＣ２５と統合制御素子２７との間で信号を伝達する素子である。この絶縁素子２６は、各駆動ＩＣ２５と、統合制御素子２７とを電気的に接続する配線の途中に設けられている。すなわち、半導体装置１０は、絶縁素子２６として、各駆動ＩＣ２５に対応する６つの絶縁素子２６ＨＵ，２６ＨＶ，２６ＨＷ，２６ＬＵ，２６ＬＶ，２６ＬＷを有している。
統合制御素子２７は、６つの駆動ＩＣ２５のすべてを統括的に制御する機能を有している。この統合制御素子２７には、制御端子２４を介して、たとえば外部装置のマイコンから、三相インバータの駆動指令を取得する。なお、駆動ＩＣ２５や絶縁素子２６を、統合制御素子２７中に内蔵させてもよい。
次に、図２〜図４に基づき、上記した半導体装置１０の概略構成について説明する。図２は、各要素の接続構造ができるだけわかるように簡略、模式化して示した半導体装置１０の断面図である。
図２〜図４に示すように、半導体装置１０は、封止樹脂体３０を備えている。この封止樹脂体３０は、上記した６つの半導体素子２０、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７を一定的に封止している。図２に示すように、同じ相の半導体素子２０Ｈ，２０Ｌは、Ｙ方向に並んで配置されている。
封止樹脂体３０は、たとえば、エポキシ樹脂を用いたトランスファモールド法により形成されている。封止樹脂体３０は、平面略矩形状をなしている。図３及び図４に示すように、封止樹脂体３０の一側面３０ａからＰ端子２１及びＮ端子２２が突出し、これら端子２１，２２はＹ方向に沿って延設されている。封止樹脂体３０から突出する部分において、Ｐ端子２１とＮ端子２２は、Ｘ方向に沿って並んで配置されている。また、一側面３０ａの反対面３０ｂから出力端子２３及び制御端子２４が突出し、これら端子２３，２４はＹ方向に沿って延設されている。図３及び図４に示すように、封止樹脂体３０から突出する部分において、出力端子２３Ｕ，２３Ｖ，２３Ｗが、Ｘ方向に互いに並んで配置されている。また、複数の制御端子２４が、Ｘ方向に互いに並んで配置されている。そして、出力端子２３が反対面３０ｂにおけるＸ方向の一端側に配置され、制御端子２４が他端側に配置されている。
封止樹脂体３０におけるＺ方向の一面３０ｃと、該一面３０ｃと反対の裏面３０ｄは、ほぼ平坦となっている。そして、これらの面３０ｃ，３０ｄから、後述する金属層４１，５１の放熱面４１ａ，５１ａが露出されている。
半導体装置１０は、さらに、半導体素子２０Ｈ，２０Ｌの裏面側に配置された裏面側基板３１と、半導体素子２０Ｈ，２０Ｌの一面側に配置された一面側基板３２と、を備えている。以下においては、裏面側基板３１、一面側基板３２を、基板３１，３２とも称す。
裏面側基板３１は、セラミックや樹脂などの電気絶縁材料からなる基材４０と、基材４０の一方の面上に設けられた金属層４１と、金属層４１と反対の面上に設けられた導体パターン４２と、を有している。本実施形態では、セラミックからなる基材４０の両面に金属箔（たとえば銅箔）が配置され、この金属箔により金属層４１が構成されるとともに、金属箔がパターニングされて導体パターン４２が構成されている。
金属層４１は、基材４０のほぼ全面に設けられている。金属層４１における基材４０と反対の面は、封止樹脂体３０の裏面３０ｄから露出され、半導体素子２０の熱を外部に逃がすための放熱面４１ａとなっている。
導体パターン４２は、Ｐ端子２１、Ｎ端子２２、及び出力端子２３と、半導体素子２０とを電気的に接続するために、高電位電源パターン４３と、低電位電源パターン４４と、各相の出力パターン４５と、を有している。以下、高電位電源パターン４３をＰパターン４３とも称し、低電位電源パターン４４をＮパターン４４とも称す。図２では、導体パターン４２のうち、Ｎパターン４４が示されず、Ｐパターン４３と出力パターン４５のみが示されている。Ｎパターン４４を含む導体パターン４２の詳細については後述する。
一面側基板３２も、裏面側基板３１同様、セラミックや樹脂などの電気絶縁性材料からなる基材５０と、基材５０の一方の面上に設けられた金属層５１と、金属層５１と反対の面上に設けられた導体パターン５２と、を有している。本実施形態では、セラミックからなる基材５０の両面に金属箔（たとえば銅箔）が配置され、この金属箔により金属層５１が構成されるとともに、金属箔がパターニングされて導体パターン５２が構成されている。
金属層５１は、基材５０のほぼ全面に設けられている。金属層５１における基材５０と反対の面は、封止樹脂体３０の裏面３０ｃから露出され、半導体素子２０の熱を外部に逃がすための放熱面５１ａとなっている。
導体パターン５２は、制御端子２４と半導体素子２０とを電気的に接続するための制御パターン５３と、電気的な接続機能を提供せず、放熱機能を提供するためのダミーランド５４と、を有している。導体パターン５２の詳細については後述する。
このように、半導体素子２０の主電極と接続されるＰパターン４３、Ｎパターン４４、及び出力パターン４５は、裏面側基板３１に形成され、半導体素子２０の制御電極（制御パッド）と接続される制御パターンは、一面側基板３２に形成されている。
半導体装置１０は、さらに、銅などの熱伝導良好な金属材料を含んで構成されたヒートシンク３３を有している。ヒートシンク３３は、５つのヒートシンク６０〜６４を有している。
第１ヒートシンク６０は、下アーム側半導体素子２０Ｌのエミッタ電極に接続され、第２ヒートシンク６１は、上アーム側半導体素子２０Ｈのエミッタ電極に接続されている。第３ヒートシンク６２は、上アーム側半導体素子２０Ｈのコレクタ電極とＰパターン４３とを電気的に中継し、第４ヒートシンク６３は、下アーム側半導体素子２０Ｌのコレクタ電極と出力パターン４５とを電気的に中継する。図２において図示されない第５ヒートシンク６４は、第１ヒートシンク６１とＮパターン４４とを電気的に中継する。換言すれば、下アーム側半導体素子２０Ｌのエミッタ電極とＮパターン４４とを電気的に中継する。ヒートシンク３３の詳細については後述する。
半導体装置１０は、さらに、半導体素子２０の制御電極（制御パッド）と制御パターン５３とを電気的に中継する中継部材３４などを備えている。中継部材３４は、金属材料を用いて形成されている。本実施形態では、中継部材３４として金属板を打ち抜いてなる金属片を採用している。中継部材３４は、特許請求の範囲に記載の第１中継部材に相当する。
次に、図５〜図３４に基づき、上記した半導体装置１０の製造方法の一例について説明しながら、半導体装置１０の詳細構造についても説明する。
リフロー工程の前に実施する裏面側基板３１の準備工程について説明する。
先ず、図５に示すように、導体パターン４２を形成する。基材４０の両面に配置された金属箔のうち、半導体素子２０が配置される側の面の金属箔を、エッチングなどによってパターニングし、導体パターン４２を形成する。導体パターン４２として、Ｐパターン４３、Ｎパターン４４、出力パターン４５、及び第１ランド４６Ｒ，４６Ｌを形成する。なお、出力パターン４５として、Ｕ相の出力パターン４５Ｕ、Ｖ相の出力パターン４５Ｖ、Ｗ相の出力パターン４５Ｗを形成する。
Ｐパターン４３は平面略Ｔ字状をなしており、Ｘ方向に延設され、Ｐ端子２１が接続される端子接続部４３ａと、端子接続部４３ａの一端に連結されるとともにＹ方向に延設され、その一部に第３ヒートシンク６２が配置されるヒートシンク搭載部４３ｂと、を有している。Ｎパターン４４は、Ｘ方向に延設され、Ｎ端子２２が接続される端子接続部４４ａと、端子接続部４４ａの一端に連結されるとともに略コの字状をなし、その一部に第５ヒートシンク６４が配置されるヒートシンク搭載部４４ｂと、を有している。端子接続部４３ａ，４４ａは、互いにＸ方向に並んで配置されている。端子接続部４３ａのほうが、端子接続部４４ａよりもＹ方向に沿う長さが若干長くなっている。
そして、ヒートシンク搭載部４４ｂは、端子接続部４３ａを挟むように、端子接続部４３ａと重なる部分が欠落して、略コの字をなしている。ヒートシンク搭載部４４ｂは、平面略矩形状をなすヒートシンク搭載部４３ｂの３辺に隣接して配置されている。
出力パターン４５は、少なくともＹ方向に延設され、対応する出力端子２３が接続される端子接続部４５ａと、端子接続部４５ａの一端に連結されるとともに平面略矩形状をなし、第４ヒートシンク６３が配置されるヒートシンク搭載部４５ｂと、を有している。各相の出力パターン４５Ｕ，４５Ｖ，４５Ｗにおいて、ヒートシンク搭載部４５ｂは、ほぼ同じ形状をなしており、Ｘ方向に並んで配置されている。また、これらヒートシンク搭載部４５ｂは、Ｙ方向においてヒートシンク搭載部４３ｂに並んで配置されている。ヒートシンク搭載部４３ｂのＸ方向の長さと、並んで配置された３つのヒートシンク搭載部４５ｂにおいてＸ方向における両端間の長さがほぼ等しくなっている。Ｘ方向において、両サイドのヒートシンク搭載部４５ｂに隣接して、ヒートシンク搭載部４４ｂ配置されている。
端子接続部４５ａのうちＰパターン４３とは反対側の端部、すなわち端子接続部４５ａにおける出力端子２３が接続される部分は、基材４０におけるＸ方向の一端寄りにまとめられている。第１ランド４６Ｒ，４６Ｌは、Ｘ方向において、端子接続部４５ａを間に挟むように配置されている。第１ランド４６Ｒ，４６Ｌには、後述するノイズ吸収板７０が接続される。第１ランド４６Ｒ，４６Ｌは、Ｙ方向に沿って延設されており、Ｙ方向においてヒートシンク搭載部４４ｂに並んで設けられている。
なお、導体パターン４２と反対の面に配置される金属箔については特にパターニングしない。これにより、基材４０とほぼ同じ大きさを有するベタパターンの金属層４１が形成される。
次に、ヒートシンク６２〜６４を実装する。ヒートシンク搭載部４３ｂとほぼ同じ平面形状を有して形成された第３ヒートシンク６２を、図６に示すようにヒートシンク搭載部４３ｂ上に配置し、第３ヒートシンク６２とヒートシンク搭載部４３ｂとを接続する。この接続には、金属間合金形成のための加圧成形、ろう付け、はんだ付けなどを採用することができる。
同様にして、ヒートシンク搭載部４４ｂとほぼ同じ平面形状（略コノ字）を有して形成された第５ヒートシンク６４を、ヒートシンク搭載部４４ｂ上に配置し、第５ヒートシンク６４とヒートシンク搭載部４４ｂとを接続する。第５ヒートシンク６４には、図７に示すように、端子接続部４３ａを架橋する部分に切り欠き６４ａが形成されており、これにより、第５ヒートシンク６４と端子接続部４３ａ（Ｐパターン４３）との短絡を防ぐことができる。
同様にして、ヒートシンク搭載部４５ｂとほぼ同じ平面形状を有して形成された第４ヒートシンク６３を、各相のヒートシンク搭載部４５ｂ上に個別に配置し、第４ヒートシンク６３とヒートシンク搭載部４５ｂとを接続する。なお、ヒートシンク実装後、半導体素子２０の実装（はんだ濡れ性）を考慮し、ヒートシンク６２〜６４に対してニッケルメッキ等を行ってもよい。
次に、ノイズ吸収板７０を実装する。詳しくは、図８に示すように、第１ランド４６Ｒ，４６Ｌにノイズ吸収板７０を接続する。このノイズ吸収板７０は、特許請求の範囲に記載の第１ノイズ吸収板に相当し、出力パターン４５から制御パターン５３に伝搬するノイズを吸収する。ノイズ吸収板７０は、金属材料を用いて形成されている。出力パターン４５のうち、ヒートシンク搭載部４５ｂには、上記したようにヒートシンク６２〜６４が実装される。この工程では、端子接続部４５ａのうち、後に出力端子２３が接続される部分を除く部分のみを覆うように、第１ランド４６Ｒ，４６Ｌにノイズ吸収板７０を接続する。この接続には、後述するリフロー時に再溶融して外れることのない方法、たとえば超音波接合やろう付けを採用することができる。
次に、スナバコンデンサ７１を実装する。図９に示すように、スナバコンデンサ７１をＰパターン４３とＮパターン４４との間に接続する。詳しくは、スナバコンデンサ７１を、端子接続部４３ａと端子接続部４４ａの間に接続する。これにより、直流電源１２やコンデンサ１３からの接続に応じた寄生インダクタンスの影響を受けず、スイッチングサージの小さい駆動が可能な半導体装置１０とすることができる。スナバコンデンサ７１は、ノイズ吸収板７０と同じタイミングで実装してもよい。機能上不要であれば、スナバコンデンサ７１を有さない構成とすることもできる。
次に、予備はんだ工程を実施する。図１０に示すように、導体パターン４２の各端子接続部４３ａ，４４ａ，４５ａのうち、後に端子が接続される部分に予めはんだ７２を施す。いずれもヒートシンク搭載部４３ｂ，４４ｂ，４５ｂが連結された端部と反対の端部に、はんだ７２を施す。はんだ７２は、箔、ペースト印刷、シリンジ塗布などによって供給することができる。
次に、リフロー工程の前に実施する一面側基板３２の準備工程について説明する。
先ず、図１１に示すように、導体パターン５２を形成する。基材５０の両面に配置された金属箔のうち、半導体素子２０が配置される側の面の金属箔を、エッチングなどによってパターニングし、導体パターン５２を形成する。導体パターン５２として、制御パターン５３、ダミーランド５４、第２ランド５５Ｒ，５５Ｌを形成する。
制御パターン５３は、半導体素子２０の制御電極から制御端子２４までを電気的に中継する配線である。制御パターン５３は、中継部材３４と駆動ＩＣ３５とを電気的に中継する第１配線５３ａと、駆動ＩＣ３５と絶縁素子２６とを電気的に中継する第２配線５３ｂと、絶縁素子２６と統合制御素子２７とを電気的に中継する第３配線５３ｃと、統合制御素子２７と制御端子２４とを電気的に中継する第４配線５３ｄと、を有している。
第４配線５３ｄは、制御端子２４の本数分設けられている。複数の第４配線５３ｄは、互いにＸ方向に並んで配置されるとともに、基材５０におけるＸ方向の一端寄りにまとめられている。複数の第４配線５３ｄは、Ｘ方向において、上記した端子接続部４５ａにおける出力端子２３が接続される部分と重ならないように配置されている。これにより、封止樹脂体３０の反対面３０ｂにおいて、Ｘ方向における一端側に出力端子２３がまとめて配置され、他端側に制御端子２４がまとめて配置されることになる。
ダミーランド５４は、電気的な接続機能を提供せず、放熱機能を提供する。ダミーランド５４は、半導体素子２０に対応して設けられている。ダミーランド５４は、Ｕ相上アーム側の半導体素子２０ＨＵのエミッタ電極に接続されるダミーランド５４Ｕと、Ｖ相上アーム側の半導体素子２０ＨＶのエミッタ電極に接続されるダミーランド５４Ｖと、Ｗ相上アーム側の半導体素子２０ＨＷのエミッタ電極に接続されるダミーランド５４Ｗと、を有している。また、下アーム側の半導体素子２０Ｌのエミッタ電極に接続される各相共通のダミーランド５４Ｎを有している。
ダミーランド５４Ｕ，５４Ｖ，５４Ｗは、Ｘ方向に並んで配置されている。ダミーランド５４Ｎは、Ｙ方向において、ダミーランド５４Ｕ，５４Ｖ，５４Ｗに並んで配置されている。ダミーランド５４Ｕ，５４Ｖ，５４Ｗは、それぞれＹ方向を長手とする平面矩形状とされ、ダミーランド５４Ｎは、Ｘ方向を長手とする平面矩形状とされている。そして、ダミーランド５４ＮのＸ方向の長さは、Ｘ方向において両サイドに位置するＵ相とＶ相のダミーランド５４Ｕ，５４Ｗの外側の長手辺間の距離よりも長くされている。すなわち、ダミーランド５４Ｎが、Ｘ方向において、ダミーランド５４Ｕ，５４Ｖ，５４Ｗよりも外側まで延設されている。これにより、第１ヒートシンク６０と、第５ヒートシンク６４との接続が可能となっている。
第２ランド５５Ｒ，５５Ｌは、Ｙ方向に沿って延設されるとともに、Ｘ方向において、すべてのダミーランド５４を間に挟むように配置されている。第２ランド５５Ｒ，５５Ｌには、後述するノイズ吸収板７３が接続される。
なお、導体パターン５２と反対の面に配置される金属箔については特にパターニングしない。これにより、基材５０とほぼ同じ大きさを有するベタパターンの金属層５１が形成される。
次に、ヒートシンク６０，６１を実装する。図１２に示すように、ダミーランド５４Ｎとほぼ同じ平面形状を有して形成された第１ヒートシンク６０を、ダミーランド５４Ｎ上に配置する。また、ダミーランド５４Ｕ，５４Ｖ，５４Ｗのそれぞれとほぼ同じ平面形状を有して形成された第２ヒートシンク６１を、ダミーランド５４Ｕ，５４Ｖ，５４Ｗ上に個別に配置する。そして、第１ヒートシンク６０とダミーランド５４Ｎとを接続し、第２ヒートシンク６１とダミーランド５４Ｕ，５４Ｖ，５４Ｗとをそれぞれ接続する。これらの接続には、金属間合金形成のための加圧成形、ろう付け、はんだ付けなどを採用することができる。
なお、ヒートシンク６０，６１の実装後、半導体素子２０の実装（はんだ濡れ性）を考慮し、ヒートシンク６０，６１に対してニッケルメッキ等を行ってもよい。
次に、ノイズ吸収板７３を実装する。このノイズ吸収板７３は、特許請求の範囲に記載の第２ノイズ吸収板に相当し、半導体装置１０の外部から制御パターン５３に伝搬するノイズを吸収する。ノイズ吸収板７３は、金属材料を用いて形成されている。図１３に示すように、ノイズ吸収板７３を、第２ランド５５Ｒ，５５Ｌのそれぞれに実装する。これにより、制御パターン５３における第２配線５３ｂのうち、第２ランド５５Ｒ，５５Ｌに並んで配置された部分の上方に、ノイズ吸収板７３が配置される。ノイズ吸収板７３の接続には、リフロー時に外れることのない方法、たとえば超音波接合やろう付けを採用することができる。
次に、中継部材３４を実装する。図１４に示すように、すべての第１配線５３ａに対して中継部材３４を接続する。中継部材３４は、金属板を打ち抜き、曲げ加工してたとえばクランク形状にした金属片である。この接続には、リフロー時に外れることのない方法、たとえば超音波接合やろう付けを採用することができる。この時点で、中継部材３４の一端は、中に浮いた状態となるが、後に、半導体素子２０の制御電極に接続される。
次に、予備はんだ工程を実施する。図１５に示すように、導体パターン５２のうち、第４配線５３ｄにおける制御端子２４が接続される部分に、予めはんだ７４を施す。はんだ７４は、箔、ペースト印刷、シリンジ塗布などによって供給することができる。なお、このはんだ７４を予備はんだとして設けるのではなく、後工程のリフロー前の段階で、他のはんだとともに一括配置としてもよい。
次に、別の予備はんだ工程を実施する。図１６に示すように、中継部材３４における半導体素子２０の制御電極に接続される部分へ、予めはんだ７５を施す。はんだ７５は、ペースト印刷、シリンジ塗布、ディップ塗布などによって供給することができる。本実施形態では、中継部材３４上にはんだ７５を設ける例を示すが、半導体素子２０の制御電極（パッド）上にはんだ７５を設けてもよい。
次に、リフローによって、基板３１，３２と半導体素子２０を一体化する工程を説明する。本実施形態では、封止樹脂体３０を成形する型を用いてリフロー工程を行う。また、１回のリフローで、両面放熱構造の半導体装置１０を形成する。
図１７は、下側押し付けユニット１００を示している。以下においては、単に、押し付けユニット１００とも称す。押し付けユニット１００は、平面略矩形状をなす基部１０１と、基部１０１の一面１０１ａ側の四隅に設けられ、後述する成形用下型１１０を位置決めする位置決めピン１０２を有している。位置決めピン１０２は、Ｚ方向に延設されており、１か所につき１本設けられている。
また、位置決めピン１０２よりもやや内側には、一面側基板３２を位置決めするための位置決めピン１０３が設けられている。位置決めピン１０３は、Ｚ方向に延設されており、平面略矩形状をなす一面側基板３２を四隅で位置決めするために、各隅部の２辺に接触すべく１か所につき２本設けられている。
さらに、位置決めピン１０３よりもやや内側には、裏面側基板３１を位置決めしつつ、背面側のキャビティ壁面に押し付けるためのピン１０４が設けられている。ピン１０４は、１か所につき３本設けられており、そのうちの２本が、位置決めピン１０４ａ、残りの１本が押し付けピン１０４ｂとなっている。各ピン１０４ａ，１０４ｂは、Ｚ方向に延設されている。位置決めピン１０４ａは、平面略矩形状をなす裏面側基板３１を四隅で位置決めするために、各隅部の２辺に接触すべく設けられている。押し付けピン１０４ｂは、Ｚ方向にばね性を有して設けられており、そのばね反力によって裏面側基板３１を背面側のキャビティ壁面に押し付けるべく、位置決めピン１０４ａよりも内側に設けられている。
そして、押し付けユニット１００と、封止樹脂体３０を成形する際に用いる下型１１０とを組み付ける。図１８に示すように、下型１１０は、一面が開口する略箱状をなしており、底部１１１と、底部１１１を取り囲む枠体１１２と、を有している。枠体１１２における内周面は抜き勾配を有している。開口側において、底部１１１は枠体１１２に対して凹んでいる。枠体１１２には、位置決めピン１０２に対応して設けられ、位置決めピン１０２が挿通する貫通孔１１３が形成されている。底部１１１には、位置決めピン１０３に対応して設けられ、位置決めピン１０３が挿通する貫通孔１１４が形成されている。また、押し付けピン１０４に対応して設けられ、押し付けピン１０４が挿通する貫通孔１１５が形成されている。
底部１１１の外面側が押し付けユニット１００の一面１０１ａと対向するように配置し、一面１０１ａ上に下型１１０を配置する。図１９は、押し付けユニット１００と下型１１０とを組み付けた状態を示している。位置決めピン１０２，１０３が、貫通孔１１３，１１４を挿通し、押し付けピン１０４が貫通孔１１５を挿通している。
なお、図１９に示す符号１１６は、枠体１１２に設けられ、後述する第１フレーム８０を位置決めするための嵌合部である。この嵌合部１１６は、位置決めのための突起などを有している。また、符号１１７は、枠体１１２に設けられ、後述する第２フレーム８１を位置決めするための嵌合部である。この嵌合部１１７も、位置決めのための突起などを有している。
次に、一面側基板３２を配置する。図２０に示すように、下型１１０の底部１１１における内面上に、一面側基板３２を配置する。このとき、金属層５１の形成面が底部１１１と対向するように配置する。平面略矩形状をなす一面側基板３２の四隅に、上記した位置決めピン１０３が接触することで、ＸＹ面内において一面側基板３２の位置が決まる。
次に、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７を、一面側基板３２上に配置する。先ず、図２１に示すように、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７の電極に、予めはんだ７６が施す。このはんだ７６は、ディスペンスやフリップチップボンディング等により供給することができる。そして、はんだ７６の施された駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７を、図２２に示すように、一面側基板３２の対応する位置に配置する。これにより、ボンディングワイヤを用いることなく、制御パターン５３と、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７との接続が可能となる。
なお、駆動ＩＣ２５は、第１配線５３ａと第２配線５３ｂと間に配置される。絶縁素子２６は、第２配線５３ｂと第３配線５３ｃとの間に配置される。統合制御素子２７は、第３配線５３ｃと第４配線５３ｄと間に配置される。
次に、図２３に示すように、ヒートシンク６０，６１上に、はんだ７７を配置する。詳しくは、第１ヒートシンク６０上における、Ｕ相下アーム側の半導体素子２０ＬＵのエミッタ電極に対応する部分にはんだ７７ＬＵを配置する。同様にして、第１ヒートシンク６０上における、Ｖ相下アーム側の半導体素子２０ＬＶのエミッタ電極に対応する部分にはんだ７７ＬＶを配置し、Ｗ相下アーム側の半導体素子２０ＬＷのエミッタ電極に対応する部分にはんだ７７ＬＷを配置する。また、第１ヒートシンク６０のＸ方向両端に、第５ヒートシンク６４に対応するはんだ７７Ｌ，７７Ｒを配置する。
また、第２ヒートシンク６１Ｕにおける、Ｕ相上アーム側の半導体素子２０ＨＵのエミッタ電極に対応する部分にはんだ７７ＨＵを配置し、第４ヒートシンク６３Ｕと重なる部分に、はんだ７７Ｕを配置する。同様にして、第２ヒートシンク６１Ｖにおける、Ｖ相上アーム側の半導体素子２０ＨＶのエミッタ電極に対応する部分にはんだ７７ＨＶを配置し、第４ヒートシンク６３Ｖと重なる部分に、はんだ７７Ｖを配置する。また、第２ヒートシンク６１Ｗにおける、Ｗ相上アーム側の半導体素子２０ＨＷのエミッタ電極に対応する部分にはんだ７７ＨＷを配置し、第４ヒートシンク６３Ｗと重なる部分に、はんだ７７Ｗを配置する。
本実施形態では、ヒートシンク６０，６１の表面のうち、はんだ７７が配置されない部分を、レーザ光の照射によって粗化している。この表面粗化部７８は、粗化処理されていない部分に較べて、はんだ７７の濡れ性が低い。したがって、表面粗化部７８によってはんだ７７の配置領域を規定しておくと、はんだ７７をセルフアライメントさせることができる。なお、表面粗化ではなく、メッキを施すことで、メッキ有無での濡れ性の差により、はんだ７７の配置領域を規定してもよい。図２３では、便宜上、表面粗化部７８にハッチングを施している。
次に、図２４に示すように、半導体素子２０を配置する。詳しくは、エミッタ電極が対応するはんだ７７に接触するように、半導体素子２０を配置する。はんだ７７ＨＵ上に半導体素子２０、はんだ７７ＨＶ上に半導体素子２０ＨＶ、はんだ７７ＨＷ上に半導体素子２０ＨＷを配置する。また、はんだ７７ＬＵ上に半導体素子２０ＬＵ、はんだ７７ＬＶ上に半導体素子２０ＬＶ、はんだ７７ＬＷ上に半導体素子２０ＬＷを配置する。また、この配置により、半導体素子２０の制御電極が、対応する中継部材３４上のはんだ７５に接触する。
次に、図２５に示すように、半導体素子２０のコレクタ電極上に、はんだ７９を配置する。詳しくは、Ｕ相上アーム側の半導体素子２０ＨＵのコレクタ電極上に、はんだ７９ＨＵを配置する。同様にして、半導体素子２０ＨＶのコレクタ電極上に、はんだ７９ＨＶを配置し、半導体素子２０ＨＷのコレクタ電極上に、はんだ７９ＨＷを配置する。また、半導体素子２０ＬＵのコレクタ電極上にはんだ７９ＬＵ、半導体素子２０ＬＶのコレクタ電極上にはんだ７９ＬＶ、半導体素子２０ＬＷのコレクタ電極上にはんだ７９ＬＷを配置する。なお、上記した表面粗化などの処理を、第３ヒートシンク６２、第４ヒートシンク６３に施しておくと、はんだ７９をセルフアライメントさせることができる。
次に、図２６に示すように、Ｐ端子２１及びＮ端子２２を有する第１フレーム８０と、出力端子２３及び制御端子２４を有する第２フレーム８１を配置する。詳しくは、下型１１０の嵌合部１１６に、第１フレーム８０を位置決め嵌合させる。また、嵌合部１１７に、第２フレーム８１を位置決め嵌合させる。図２７に示すように、第１フレーム８０において、Ｐ端子２１及びＮ端子２２における裏面側基板３１との接続側の端部が、一面側基板３２とは反対側に向けて屈曲している。また、図２８に示すように、第２フレーム８１において、各出力端子２３における裏面側基板３１との接続側の端部が、一面側基板３２とは反対側に向けて屈曲している。また、制御端子２４における一面側基板３２との接続側の端部が、一面側基板３２に向けて屈曲している。上記配置により、制御端子２４における屈曲先端が、一面側基板３２の制御パターン５３のうち、第４配線５３ｄ上のはんだ７４に接触する。
次に、図２９に示すように、裏面側基板３１を配置する。このとき、裏面側基板３１の導体パターン形成面を、一面側基板３２に対向させて配置する。このとき、平面略矩形状をなす裏面側基板３１の四隅に、上記した位置決めピン１０４ａが接触することで、ＸＹ面内において裏面側基板３１の位置が決まる。また、この位置決め状態で、ばねピン１０４ｂが裏面側基板３１の四隅にそれぞれ接触する。
裏面側基板３１の位置決めにより、Ｐ端子２１は、Ｐパターン４３の端子接続部４３ａに配置されたはんだ７２に接触し、Ｎ端子２２は、Ｎパターン４４の端子接続部４４ａに配置されたはんだ７２に接触する。また、出力端子２３は、対応する相の出力パターン４５における端子接続部４５ａに配置されたはんだ７２に接触する。
裏面側基板３１は、一面側基板３２よりもＸ方向の長さが短く、Ｘ方向において、一面側基板３２の中心付近に配置される。このため、一面側基板３２のうち、Ｘ方向における両端部分は、裏面側基板３１と重ならず、後述する押し付けピン１３２によって背面側に押し付けることができる。
次に、図３０に示すように、封止樹脂体３０を成形するための上型１２０及び上側押し付けユニット１３０を準備する。以下においては、上側押し付けユニット１３０を、単に押し付けユニット１３０とも称す。
上型１２０は、下型１１０同様、キャビティを構成すべく一面が開口する略箱状をなしており、箱の底部と、底部を取り囲む枠体を有している。枠体の内周面は抜き勾配を有している。そして、枠体に、位置決めピン１０２が挿通する貫通孔１２１が設けられ、底部に、後述する押し付けピン１３２が貫通する貫通孔１２２が設けられている。貫通孔１２１は、位置決めピン１０２に対応して四隅に設けられている。貫通孔１２２は、押し付けピン１３２に対応して４か所に設けられている。
押し付けユニット１３０は、環状の基部１３１と、基部１３１における上型１２０との対向面から上型１２０に向けて突出する押し付けピン１３２と、を有している。押し付けピン１３２はＺ方向にばね性を有しており、ばね反力によって、一面側基板３２を背面側に押し付ける。
そして、図３１及び図３２に示すように、下型１１０と上型１２０とを型締めし、リフローを実施する。位置決めピン１０２が上型１２０の貫通孔１２１を挿通し、この位置決め状態で、型締めを行う。
型締め状態で、裏面側基板３１は、押し付けピン１０４ｂのばね反力により、背面側に位置する上型１２０のキャビティ壁面に押し付けられる。これにより、裏面側基板３１の放熱面４１ａが、キャビティ壁面に密着する。また、一面側基板３２は、押し付けピン１３２のばね反力により、背面側に位置する下型１１０のキャビティ壁面に押し付けられる。これにより、一面側基板３２の放熱面５１ａが、キャビティ壁面に密着する。そして、この状態で、リフローを実施する。
このリフローでは、はんだ７２，７４，７５，７６，７７，７９を一括でリフローする。これにより、はんだ７２を介して各端子２１〜２４が、対応する導体パターン４２に接続される。また、はんだ７４により、制御端子２４が制御パターン５３に接続される。また、はんだ７５により、中継部材３４が制御電極（パッド）に接続される。また、はんだ７６により、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７が制御パターン５３に接続される。また、はんだ７７ＨＵ，７７ＨＶ，７７ＨＷにより、半導体素子２０ＨＵのコレクタ電極と第３ヒートシンク６２とが接続される。また、はんだ７７ＬＵ，７７ＬＶ，７７ＬＷにより、半導体素子２０Ｌのコレクタ電極と第４ヒートシンク６３が接続される。また、はんだ７７Ｕ，７７Ｖ，７７Ｗにより、第２ヒートシンク６１と第４ヒートシンク６３とが接続される。また、はんだ７７Ｌ，７７Ｒにより、第１ヒートシンク６０と第５ヒートシンク６４とが接続される。また、はんだ７９ＨＵ，７９ＨＶ，７９ＨＷにより、半導体素子２０Ｈのエミッタ電極と第２ヒートシンク６１とが接続される。また、はんだ７９ＬＵ，７９ＬＶ，７９ＬＷにより、半導体素子２０Ｌのエミッタ電極と第２ヒートシンク６１とが接続される。
このように、Ｚ方向において、裏面側基板３１を背面側のキャビティ壁面に押し付け、一面側基板３２を背面側のキャビティ壁面に押し付けた状態でリフローを行うため、各はんだが溶融後に固まった状態で、裏面側基板３１、各半導体素子２０、一面側基板３２が一体化されてなる積層体は、下型１１０及び上型１２０の内部形状（キャビティを構成する壁面形状）に倣った形状となる。
リフロー工程後、封止樹脂体３０を成形する。この成形工程では、図３３に示すように、リフロー時の状態から、押し付けユニット１００，１３０を取り外し、下型１１０及び上型１２０によって、封止樹脂体３０を成形する。本実施形態では、エポキシ樹脂を用いたトランスファモールド法により、封止樹脂体３０を成形する。
なお、下型１１０の貫通孔１１４，１１５と、上型１２０の貫通孔１２３は、成形時において樹脂が型外にはみ出す要因となる。そこで、これら型１１０，１２０が取り付けられる図示しないモールドダイセット側に穴埋めピンを設け、これにより、各貫通孔１１４，１１５，１２３を塞ぐとよい。この穴埋めピンは、成形後においてエジェクタピンとして用いることもできる。
本実施形態では、裏面側基板３１の放熱面４１ａ及び一面側基板３２の放熱面５１ａがそれぞれキャビティ壁面に接触する。したがって、この型締め状態で、キャビティ内に樹脂を注入して封止樹脂体３０を形成すると、一面３０ｃから放熱面５１ａを露出させ、裏面３０ｄから放熱面４１ａを露出させることができる。
成形工程後、型開きし、成形体を取り出す。図３４に示すように、裏面側基板３１の放熱面４１ａは、封止樹脂体３０の裏面３０ｄから露出されており、放熱面４１ａが裏面３０ｄと略面一となっている。同じく、図示しないが、一面側基板３２の放熱面５１ａが、封止樹脂体３０の一面３０ｃから露出されており、放熱面５１ａが一面３０ｃと略面一となる。
そして、各フレーム８０，８１の不要部分、すなわち、外周フレーム、タイバーなどを除去することで、半導体装置１０を得ることができる。
次に、本実施形態に係る半導体装置１０及びその製造方法の効果について説明する。
本実施形態では、半導体素子２０のコレクタ電極側に裏面側基板３１が配置され、エミッタ電極側に、一面側基板３２が配置されている。裏面側基板３１には、導体パターン４２として、Ｐパターン４３、Ｎパターン４４、及び出力パターン４５が形成されている。一方、一面側基板３２には、導体パターン５２として、制御パターン５３が形成されている。
このように、制御パターン５３が、Ｐパターン４３、Ｎパターン４４、及び出力パターン４５とは別の基板に形成されている。これにより、制御パターン５３の引き回しの自由度が向上しているため、少なくとも一相分の半導体素子２０Ｈ，２０Ｌを備えながらも、封止樹脂体３０の一側面３０ａから、Ｐ端子２１とＮ端子２２を突出させ、反対面３０ｂから、出力端子２３と制御端子２４とを突出させる端子配置を実現することができる。したがって、各電源端子２１，２２と平滑用のコンデンサ１３との接続距離が短くなり、これにより電源ラインの寄生インダクタンスを低減することができる。同じ側面に他の端子が存在しないため、たとえば、各電源端子２１，２２にコンデンサ１３を直結することもできる。
ところで、Ｐ端子２１が突出する側面３０ａ（制御端子２４が突出する側面３０ｂ）に対し、同一相の上アーム側半導体素子２０Ｈと下アーム側半導体素子２０Ｌとの並び方向が平行とされる構成に較べて、直交とされる構成のほうが、制御パターン５３の引き回しが複雑になる。しかしながら、上記したように、制御パターン５３を、Ｐパターン４３、Ｎパターン４４、及び出力パターン４５と分けて配置するため、側面３０ａに対して並び方向が直交する配置においても、一側面３０ａからＰ端子２１とＮ端子２２を突出させ、反対面３０ｂから出力端子２３と制御端子２４と突出させることができる。
下アーム側半導体素子２０Ｌのエミッタ電極と、裏面側基板３１のＮパターン４４とを電気的に接続する第２中継部材として、第１ヒートシンク６０、はんだ７７Ｌ，７７Ｒ、及び第５ヒートシンク６４を有している。また、上アーム側半導体素子２０Ｈのエミッタ電極と、裏面側基板３１の出力パターン４５とを電気的に接続する第３中継部材として、第２ヒートシンク６１、はんだ７７Ｕ，７７Ｖ，７７Ｗ、及び第４ヒートシンク６３を有している。そして、第１ヒートシンク６０及び第２ヒートシンク６２が、一面側基板３２の形成された別個のダミーランド５４に実装されている。なお、はんだ７７Ｌ，７７Ｒが、特許請求の範囲に記載の第１はんだに相当し、はんだ７７Ｕ，７７Ｖ，７７Ｗが、第２はんだに相当する。
これによれば、半導体素子２０の生じた熱を、ヒートシンク６０，６１を介して一面側基板３２に逃がすことができる。また、ヒートシンク６０，６１が熱マスとしても機能する。したがって、ヒートシンク６０，６１を備えない構成に較べて、放熱性を向上することができる。また、Ｚ方向において半導体装置１０の強度を向上することができる。たとえば封止樹脂体３０の成形時に、Ｚ方向において一面側基板３２に外力が印加され、これにより半導体素子２０がダメージを受ける、のを抑制することができる。一面側基板３２の放熱面５１ａが露出されない構成、すなわち、一面側基板３１全体が封止樹脂体３０によって覆われる場合でも、半導体素子２０のダメージを抑制することができる。
また、半導体素子２０の生じた熱を、ヒートシンク６２〜６４を介して裏面側基板３１に逃がすことができる。また、ヒートシンク６２〜６４が熱マスとしても機能する。したがって、ヒートシンク６２〜６４を備えない構成に較べて、放熱性を向上することができる。しかしながら、ヒートシンク６０〜６４の少なくとも１つを備えない構成を採用することもできる。
裏面側基板３１の放熱面４１ａ及び一面側基板３２の放熱面５１ａが、それぞれ封止樹脂体３０から露出されている。これによっても、放熱性を向上することができる。しかしながら、放熱面４１ａ，５１ａの少なくとも一方が、封止樹脂体３０によって覆われる構成を採用することもできる。
また、裏面側基板３１にノイズ吸収板７０が実装されているため、出力パターン４５から制御パターン５３に伝搬するノイズを吸収することができる。また、一面側基板３２にノイズ吸収板７３が実装されているため、半導体装置１０の外部から制御パターン５３に伝搬するノイズを吸収することができる。しかしながら、ノイズ吸収板７０，７３の少なくとも一方を備えない構成を採用することもできる。
本実施形態では、リフロー工程の前に、ヒートシンク６２〜６４を、裏面側基板３１に実装する。また、ヒートシンク６０，６１と中継部材３４を、一面側基板３２に実装する。リフロー工程においては、各半導体素子２０のエミッタ電極形成面側に一面側基板３２を配置し、コレクタ電極形成面側に裏面側基板３１を配置する。そして、上記した各はんだ７２，７４，７５，７６，７７，７９を一括リフローし、リフロー後に、封止樹脂体３０を成形する。
このように、中継部材３４を用いることで、リフローはんだ付けにより、制御電極と制御パターン５３とを電気的に接続する。また、はんだ７６により、駆動ＩＣ２５、絶縁素子２６、及び統合制御素子２７と制御パターン５３とを接続する。したがって、ボンディングワイヤによる接続を行わない。また、半導体素子２０の両面側に、ヒートシンク６０〜６４及び基板３１，３２が配置されてなる両面放熱構造を、１回のリフローによって実現することができる。
特に、本実施形態では、封止樹脂体３０を成形するための下型１１０及び上型１２０を用いてリフローを実施する。その際、上記型１１０，１２０に押し付けユニット１００，１３０を取り付け、位置決めピン１０３，１０４ａにより、各基板３１，３２の位置を決めるとともに、押し付けピン１０４ｂ、１３２により、各基板３１，３２を背面側のキャビティ壁面に押し付ける。したがって、封止樹脂体３０の成形後に切削することなしに、放熱面４１ａ，５１ａが封止樹脂体３０から露出する半導体装置１０を形成することができる。
また、位置決めピン１０４ａにより、裏面側基板３１の四隅において２辺が位置決めされ、Ｚ方向にばね性を有する押し付けピン１０４ｂにより、裏面側基板３１の四隅が背面側に押し付けられる。これによれば、精度よく位置決めしつつ、裏面側基板３１を背面側に押し付けることができる。
（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態に係る半導体装置１０は、図３５に示すように、第１実施形態の裏面側基板３１に代えて、リードフレーム２００を採用している点を特徴とする。なお、リードフレーム２００において、第１実施形態に記載の要素と同じ機能を果たす部分については、２００を加算した符号を付与している。
図３６は、電気的に分離（タイバーカットなど）をする前の、リードフレーム２００を示している。また、図３７は、封止樹脂体３０を成形する前の、一面側基板３２上にリードフレーム２００を配置した状態を示している。
リードフレーム２００は、外部接続用の端子として、高電位電源端子２２１、低電位電源端子２２２、出力端子２２３、及び制御端子２２４を有している。また、出力端子２２３として、Ｕ相の出力端子２２３Ｕ、Ｖ相の出力端子２２３Ｖ、Ｗ相の出力端子２２３Ｗを有している。
さらに、リードフレーム２００は、Ｐパターン４３に対応する高電位電源配線２４３と、Ｎパターン４４に対応する低電位電源配線２４４と、出力パターン４５に対応する出力配線２４５と、第１ランド４６Ｌ，４６Ｒに対応するランド２４６Ｌ，２４６Ｒと、を有している。
そして、これら要素が、外周フレーム２０１，２０２、タイバー２０３、吊りリード２０４によって、相互に連結されている。また、図３７に示すように、ランド１４６Ｌ，１４６Ｒに、ノイズ吸収板７０が実装されている。
なお、封止樹脂体３０の裏面３０ｄから、各配線２４３，２４４，２４５が露出する。そこで、図３５に示す例では、これら配線２４３，２４４，２４５を覆うように、裏面３０ｄに絶縁板３００を貼り付けている。絶縁板３００における貼り付け面と反対の面には、放熱性を向上させるために、金属層３０１が設けられている。
このように、本実施形態では、半導体素子２０の裏面側にリードフレーム２００が配置され、一面側に一面側基板３２が配置されている。リードフレーム２００には、上記したＰパターン４３同様の配線機能を果たす高電位電源配線２４３と、上記したＮパターン４４同様の配線機能を果たす低電位電源配線２４４と、上記した出力パターン４５同様の配線機能を果たす出力配線２４５が設けられている。一方、一面側基板３２には、第１実施形態同様、制御パターン５３が形成されている。このように、制御パターン５３と、その他の配線２４３，２４４，２４５とが分けて形成されている。
これにより、制御パターン５３の引き回しの自由度が向上しているため、少なくとも一相分の上下アームを構成する半導体素子２０を備えながらも、封止樹脂体３０の一側面３０ａから、Ｐ端子２１とＮ端子２２を突出させ、反対面３０ｂから、出力端子２３と複数の制御端子２４とを突出させた端子配置を実現することができる。したがって、各電源端子２１，２２と平滑用のコンデンサ１３との接続距離が短くなり、電源ラインの寄生インダクタンスを低減することができる。
なお、本実施形態では、ヒートシンク６２〜６４と配線２４３〜２４５を分けたが、異形条のリードフレーム２００を用いることで、第３ヒートシンク６２と高電位電源配線２４３を一体化することもできる。同様に、第４ヒートシンク６３と出力配線２４５を一体化することもできる。同じく、第５ヒートシンク６４と低電位電源配線２４４を一体化することもできる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
三相インバータを構成する６つの半導体素子２０を備える例を示したが、少なくとも一相分の上下アームを構成する半導体素子２０Ｈ，２０Ｌを備えればよい。たとえば一相分の半導体素子２０Ｈ，２０Ｌを備える２ｉｎ１パッケージにも適用することができる。
押し付けピン１０４ｂ、１３２が、Ｚ方向にばね性を有する例を示した。しかしながら、Ｚ方向に可動可能に設けられた押し付けピン１０４ｂ、１３２を採用することもできる。
１０…半導体装置、２０…半導体素子、２０Ｈ，２０ＨＵ，２０ＨＶ，２０ＨＷ…上アーム側半導体素子、２０Ｌ，２０ＬＵ，２０ＬＶ，２０ＬＷ…下アーム側半導体素子、２１…高電位電源端子、２２…低電位電源端子、２３，２３Ｕ，２３Ｖ，２３Ｗ…出力端子、２４…制御端子、３０…封止樹脂体、３０ａ…一側面、３０ｂ…反対面、３１…裏面側基板、３２…一面側基板、３３…ヒートシンク、３４…中継部材、４０…基材、４１…金属層、４２…導体パターン、４３…高電位電源パターン、４４…低電位電源パターン、４５，４５Ｕ，４５Ｖ，４５Ｗ…出力パターン、５０…基材、５１…金属層、５２…導体パターン、５３…制御パターン、５３ａ…第１配線、５３ｂ…第２配線、５３ｃ…第３配線、５３ｄ…第４配線、５４，５４Ｕ，５４Ｖ，５４Ｗ，５４Ｎ…ダミーランド、５５Ｒ，５５Ｌ…第２ランド、６０…第１ヒートシンク、６１…第２ヒートシンク、６２…第３ヒートシンク、６３…第４ヒートシンク、６４…第５ヒートシンク、７０，７３…ノイズ吸収板、７２，７４，７５，７６，７７，７９…はんだ、１００…下側押し付けユニット、１０２，１０３…位置決めピン、１０４…ピン、１０４ａ…位置決めピン、１０４ｂ…押し付けピン、１１０…下型、１１３〜１１５…貫通孔、１２０…上型、１２１，１２２…貫通孔、１３０…上側押し付けユニット、１３２…押し付けピン、２００…リードフレーム

Claims (11)

  1. 互いに厚み方向を同じ方向として並んで配置され、前記厚み方向における同じ側の一面に制御電極、前記一面及び該一面と反対の裏面の両方に主電極をそれぞれ有し、インバータの少なくとも一相分の上下アームを構成する上アーム側の半導体素子（２０Ｈ）及び下アーム側の半導体素子（２０Ｌ）と、
    すべての前記半導体素子を一体的に封止する封止樹脂体（３０）と、
    直流電源の高電位側に接続されるものであり、前記封止樹脂体の側面から外部に突出する高電位電源端子（２１）と、
    前記直流電源の低電位側に接続されるものであり、前記高電位電源端子と同じ側面から前記封止樹脂体の外部に突出する低電位電源端子（２２）と、
    負荷に接続されるものであり、前記高電位電源端子が突出する側面の反対面から前記封止樹脂体の外部に突出する出力端子（２３）と、
    前記反対面から前記封止樹脂体の外部に突出する複数の制御端子（２４）と、
    各半導体素子に対して裏面側に配置され、前記半導体素子との対向面に形成された導体パターン（４２）として、前記高電位電源端子が接続され、接続された前記高電位電源端子と前記上アーム側半導体素子の裏面側主電極とを電気的に中継する高電位電源パターン（４３）と、前記低電位電源端子が接続され、接続された前記低電位電源端子と前記下アーム側半導体素子の一面側主電極とを電気的に中継する低電位電源パターン（４４）と、前記出力端子が接続され、接続された前記出力端子と対応する相の前記下アーム側半導体素子の裏面側主電極とを電気的に中継する出力パターン（４５）と、を有する裏面側基板（３１）と、
    各半導体素子に対して一面側に配置され、前記半導体素子との対向面に形成された導体パターン（５２）として、前記制御端子が接続され、接続された前記制御端子と前記制御電極とを電気的に中継する制御パターン（５３）を有する一面側基板（３２）と、
    前記制御電極と前記制御パターンとを電気的に中継する第１中継部材（３４）と、
    前記下アーム側半導体素子の一面側主電極と前記低電位電源パターンとを電気的に接続する第２中継部材と、
    前記上アーム側半導体素子の一面側主電極と前記出力パターンとを電気的に接続する第３中継部材と、
    を備えることを特徴とする半導体装置。
  2. 同一相の上下アームを構成する前記上アーム側半導体素子と前記下アーム側半導体素子との並び方向が、前記高電位電源端子が突出する側面の直交方向に沿っていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２中継部材は、前記下アーム側半導体素子の一面側主電極に接続されるとともに、前記厚み方向に直交する方向において該一面側主電極よりも外側まで延設された第１ヒートシンク（６０）と、前記第１ヒートシンクと前記低電位電源パターンとを電気的に接続するための第１はんだ（７７Ｌ，７７Ｒ）と、を含み、
    前記第３中継部材は、前記上アーム側半導体素子の一面側主電極に接続されるとともに、前記厚み方向に直交する方向において該一面側主電極よりも外側まで延設された第２ヒートシンク（６１）と、前記第２ヒートシンクと前記出力パターンとを電気的に接続するための第２はんだ（７７Ｕ，７７Ｖ，７７Ｗ）と、を含み、
    前記一面側基板は、前記導体パターンとして、電気的な接続機能を提供しないダミーランド（５４）を複数有し、
    前記第１ヒートシンク及び前記第２ヒートシンクは、互いに異なる前記ダミーランドに実装されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記上アーム側半導体素子の裏面側主電極と、前記高電位電源パターンとの間に介在され、前記裏面側主電極と前記高電位電源パターンに接続された第３ヒートシンク（６２）と、
    前記下アーム側半導体素子の裏面側主電極と、前記出力パターンとの間に介在され、前記裏面側主電極と前記出力パターンに接続された第４ヒートシンク（６３）と、
    前記低電位電源パターンに接続された第５ヒートシンク（６４）と、
    をさらに備え、
    前記第２はんだにより、前記第２ヒートシンクと前記第４ヒートシンクが接続され、
    前記第１はんだにより、前記第１ヒートシンクと前記第５ヒートシンクが接続されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記一面側基板及び前記裏面側基板のうち、前記半導体素子との対向面は前記封止樹脂体によってそれぞれ覆われ、前記対向面と反対の面（４１ａ，５１ａ）は、前記封止樹脂体からそれぞれ露出されていることを特徴とする請求項１〜４いずれか１項に記載の半導体装置。
  6. 前記出力パターンから前記制御パターンに伝搬するノイズを吸収する第１ノイズ吸収板（７０）をさらに備え、
    前記裏面側基板は、前記導体パターンとして第１ランド（４６Ｌ，４６Ｒ）を有し、
    前記第１ノイズ吸収板は、前記出力パターンの少なくとも一部を覆うように、前記第１ランドに実装されていることを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
  7. 外部から前記制御パターンに伝搬するノイズを吸収する第２ノイズ吸収板（７３）をさらに備え、
    前記一面側基板は、前記導体パターンとして第２ランド（５５Ｌ，５５Ｒ）を有し、
    前記第２ノイズ吸収板は、前記制御パターンの一部を覆うように、前記第２ランドに実装されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
  8. 互いに厚み方向を同じ方向として並んで配置され、前記厚み方向における同じ側の一面に制御電極、前記一面及び該一面と反対の裏面の両方に主電極をそれぞれ有し、インバータの少なくとも一相分の上下アームを構成する上アーム側の半導体素子（２０Ｈ）及び下アーム側の半導体素子（２０Ｌ）と、
    すべての前記半導体素子を一体的に封止する封止樹脂体（３０）と、
    直流電源の高電位側に接続されるものであり、前記封止樹脂体の側面から外部に突出する高電位電源端子（２２１）と、前記直流電源の低電位側に接続されるものであり、前記高電位電源端子と同じ側面から前記封止樹脂体の外部に突出する低電位電源端子（２２２）と、負荷に接続されるものであり、前記高電位電源端子が突出する側面の反対面から前記封止樹脂体の外部に突出する出力端子（２２３）と、前記反対面から前記封止樹脂体の外部に突出する複数の制御端子（２２４）と、前記高電位電源端子と連結され、前記高電位電源端子と前記上アーム側半導体素子の裏面側主電極とを電気的に中継する高電位電源配線（２４３）と、前記低電位電源端子が連結され、前記低電位電源端子と前記下アーム側半導体素子の一面側主電極とを電気的に中継する低電位電源配線（２４４）と、前記出力端子が連結され、前記出力端子と対応する相の前記下アーム側半導体素子の裏面側主電極とを電気的に中継する出力配線（２４５）と、を有し、各半導体素子に対して裏面側に配置されるリードフレーム（２００）と、
    各半導体素子に対して一面側に配置され、前記半導体素子との対向面に形成された導体パターン（５２）として、前記制御端子が接続され、接続された前記制御端子と前記制御電極とを電気的に中継する制御パターン（５３）を有する一面側基板（３２）と、
    前記制御電極と前記制御パターンとを電気的に中継する第１中継部材（３４）と、
    前記下アーム側半導体素子の一面側主電極と前記低電位電源配線とを電気的に接続する第２中継部材と、
    前記上アーム側半導体素子の一面側主電極と前記出力配線とを電気的に接続する第３中継部材と、
    を備えることを特徴とする半導体装置。
  9. 請求項４に記載の半導体装置の製造方法であって、
    前記裏面側基板の前記高電位電源パターン上に前記第３ヒートシンクを実装し、前記低電位電源パターン上に前記第５ヒートシンクを実装し、前記出力パターン上に前記第４ヒートシンクを実装する裏面側基板実装工程と、
    前記一面側基板の前記ダミーランド上に前記第１ヒートシンク及び前記第２ヒートシンクを実装し、次いで、金属板を打ち抜いてなる前記中継部材を、前記制御パターン上に実装する一面側基板実装工程と、
    各半導体素子の一面側に前記一面側基板を配置し、裏面側に前記裏面側基板を配置し、前記第２ヒートシンクと前記上アーム側半導体素子の一面側主電極との間のはんだ、前記第１ヒートシンクと前記下アーム半導体素子の一面側主電極との間のはんだ、各中継部材を対応する前記制御電極との間のはんだ、前記第３ヒートシンクと前記上アーム側半導体素子の裏面側主電極との間のはんだ、前記第４ヒートシンクと前記下アーム側半導体素子の裏面側主電極との間のはんだ、前記第４ヒートシンクと前記第２ヒートシンクとの間の前記第２はんだ、及び、前記第５ヒートシンクと前記第１ヒートシンクとの間の前記第１はんだをリフローし、前記一面側基板、各半導体素子、前記裏面側基板が一体化されてなる積層体を形成するリフロー工程と、
    リフロー後に、型のキャビティ内に配置して前記積層体の積層方向に型締めをした状態で、前記キャビティ内に樹脂を注入して前記封止樹脂体を成形する成形工程と、
    を備えることを特徴とする半導体装置の製造方法。
  10. 前記リフロー工程では、
    押し付けピン及び位置決めピンを有し、前記型に設けられた孔を通じて前記押し付けピン及び前記位置決めピンを前記キャビティ内に突出自在に構成された押し付けユニットを、前記型に取り付け、
    前記型のキャビティ内に、前記一面側基板、各半導体素子、前記裏面側基板、及び各はんだを配置するとともに、前記位置決めピンにより、前記厚み方向に直交する方向の前記一面側基板の位置、及び、前記裏面側基板の位置合わせを行い、位置合わせをした状態で型締めし、
    この型締め状態で、前記押し付けピンにより、前記一面側基板を各半導体素子とは反対の背面側のキャビティ壁面に押し付けて接触させるとともに、前記裏面側基板を各半導体素子とは反対の背面側のキャビティ壁面に押し付けて接触させ、
    この押し付け状態で、リフローを実施して前記積層体を形成し、
    前記リフロー工程後に、前記押し付けピン及び前記位置決めピンを前記キャビティから引き抜き、前記成形工程を行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記裏面側基板及び前記一面側基板は、前記厚み方向に直交する平面形状が矩形状をなしており、
    前記位置決めピンにより、前記裏面側基板及び前記一面側基板のいずれか一方の四隅において２辺を位置決めし、
    前記厚み方向にばね性を有する前記押し付けピンにより、前記裏面側基板及び前記一面側基板のうち位置決めされている一方の四隅をそれぞれ背面側に押し付けることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2015037255A 2015-02-26 2015-02-26 半導体装置及びその製造方法 Expired - Fee Related JP6319137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015037255A JP6319137B2 (ja) 2015-02-26 2015-02-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015037255A JP6319137B2 (ja) 2015-02-26 2015-02-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016162777A true JP2016162777A (ja) 2016-09-05
JP6319137B2 JP6319137B2 (ja) 2018-05-09

Family

ID=56847106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015037255A Expired - Fee Related JP6319137B2 (ja) 2015-02-26 2015-02-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6319137B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538806A (zh) * 2017-03-03 2018-09-14 半导体组件工业公司 具有减小的杂散电感的封装半导体器件和模块
JP2019212809A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置
JP2020013987A (ja) * 2018-07-18 2020-01-23 台達電子企業管理（上海）有限公司 パワーモジュール構造
CN113508461A (zh) * 2019-03-11 2021-10-15 株式会社电装 半导体装置
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
WO2022085394A1 (ja) * 2020-10-20 2022-04-28 ローム株式会社 半導体装置
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
WO2022249812A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
WO2022249811A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299781A (ja) * 2006-04-27 2007-11-15 Hitachi Ltd 電気回路装置及び電気回路モジュール並びに電力変換装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2014022554A (ja) * 2012-07-18 2014-02-03 Daikin Ind Ltd 建設機械用コントロールボックス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299781A (ja) * 2006-04-27 2007-11-15 Hitachi Ltd 電気回路装置及び電気回路モジュール並びに電力変換装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2014022554A (ja) * 2012-07-18 2014-02-03 Daikin Ind Ltd 建設機械用コントロールボックス

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538806B (zh) * 2017-03-03 2023-05-23 半导体组件工业公司 具有减小的杂散电感的封装半导体器件和模块
CN108538806A (zh) * 2017-03-03 2018-09-14 半导体组件工业公司 具有减小的杂散电感的封装半导体器件和模块
JP2019212809A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置
JP2020013987A (ja) * 2018-07-18 2020-01-23 台達電子企業管理（上海）有限公司 パワーモジュール構造
US11923265B2 (en) 2018-07-18 2024-03-05 Delta Electronics (Shanghai) Co., Ltd Power module
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
US11490516B2 (en) 2018-07-18 2022-11-01 Delta Electronics (Shanghai) Co., Ltd Power module structure
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN113519050B (zh) * 2019-03-06 2023-12-05 株式会社电装 半导体装置
CN113508461A (zh) * 2019-03-11 2021-10-15 株式会社电装 半导体装置
CN113508461B (zh) * 2019-03-11 2023-08-11 株式会社电装 半导体装置
WO2022085394A1 (ja) * 2020-10-20 2022-04-28 ローム株式会社 半導体装置
WO2022249811A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
WO2022249812A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP6319137B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
JP6319137B2 (ja) 半導体装置及びその製造方法
EP3107120B1 (en) Power semiconductor module
JP4438489B2 (ja) 半導体装置
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
US9468087B1 (en) Power module with improved cooling and method for making
CN110178304B (zh) 半导体装置
US9379049B2 (en) Semiconductor apparatus
JP6114149B2 (ja) 半導体装置
JP4491244B2 (ja) 電力半導体装置
JP5930980B2 (ja) 半導体装置およびその製造方法
CN110959191B (zh) 半导体装置
JPWO2013047231A1 (ja) 半導体装置及びその製造方法
JP6332054B2 (ja) 半導体装置の製造方法
WO2020184051A1 (ja) 半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
US11694948B2 (en) Semiconductor device and semiconductor module using same
KR101776425B1 (ko) 파워 모듈
CN111354709B (zh) 半导体装置及其制造方法
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2017028131A (ja) パッケージ実装体
KR20210151194A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP5494590B2 (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R151 Written notification of patent or utility model registration

Ref document number: 6319137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees