CN108538806B - 具有减小的杂散电感的封装半导体器件和模块 - Google Patents

具有减小的杂散电感的封装半导体器件和模块 Download PDF

Info

Publication number
CN108538806B
CN108538806B CN201810180876.7A CN201810180876A CN108538806B CN 108538806 B CN108538806 B CN 108538806B CN 201810180876 A CN201810180876 A CN 201810180876A CN 108538806 B CN108538806 B CN 108538806B
Authority
CN
China
Prior art keywords
power terminal
power
terminal
substrate
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810180876.7A
Other languages
English (en)
Other versions
CN108538806A (zh
Inventor
林承园
郑万教
李秉玉
孙焌瑞
全五燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN108538806A publication Critical patent/CN108538806A/zh
Application granted granted Critical
Publication of CN108538806B publication Critical patent/CN108538806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48484—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) being a plurality of pre-balls disposed side-to-side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及具有减小的杂散电感的封装半导体器件和模块。在一般方面，本发明公开了一种装置，所述装置可包括与第二衬底操作地耦合的第一衬底。所述装置还可包括电源端子组件，所述电源端子组件包括沿着第一平面对准的第一电源端子，所述第一电源端子与所述第一衬底电耦合。所述电源端子组件还可包括沿着第二平面对准的第二电源端子，所述第二电源端子与所述第二衬底电耦合。所述电源端子组件还可包括电源端子框架，所述电源端子框架具有设置在所述第一电源端子和所述第二电源端子之间的隔离部分，以及设置在所述第一电源端子的一部分周围并且设置在所述第二电源端子的一部分周围的保持部分。

Description

具有减小的杂散电感的封装半导体器件和模块
技术领域
该描述涉及封装半导体器件和/或半导体器件模块(封装器件)。更具体地讲，该描述涉及包括具有电源端子的电源端子组件的封装器件，该电源端子并联布置以减小杂散电感。
背景技术
发明内容
在一般方面，装置可包括第一衬底，与第一衬底操作地耦合的第二衬底，以及电源端子组件。电源端子组件可包括沿着第一平面对准的第一电源端子。第一电源端子可与第一衬底电耦合。电源端子组件也可包括沿着第二平面对准的第二电源端子。第二电源端子可与第二衬底电耦合。电源端子组件还可包括电源端子框架。电源端子框架可包括隔离部分和保持部分。隔离部分可设置在第一电源端子和第二电源端子之间。保持部分可设置在第一电源端子的一部分周围，并且设置在第二电源端子的一部分周围。保持部分可将第一电源端子固定到隔离部分的第一侧，并且将第二电源端子固定到隔离部分的第二侧，使得第一平面平行于第二平面。
实施方式可包括以下特征中的一者或多者。例如，第一电源端子的部分可沿着正交于第一平面和第二平面的轴线与第二电源端子的部分竖直地对准。第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。第一电源端子可以是附接到第一衬底的直接引线，并且第二电源端子是附接到第二衬底的直接引线。电源端子框架可由塑料、环氧树脂和陶瓷中的一种形成。
第一电源端子可具有第一长度，并且第二电源端子可具有第二长度，并且第二长度可不同于第一长度。第一电源端子和第二电源端子中的每个可以是L形的。设置在装置的模塑料之外的第一电源端子的一部分和第二电源端子的一部分可共同限定Y形。
在另一个一般方面，装置可包括功率半导体电路，至少部分地包封功率半导体电路的模塑料，以及电源端子组件。电源端子组件可包括电源端子框架，沿着第一平面对准的第一电源端子，以及沿着第二平面对准的第二电源端子。第一电源端子可与功率半导体电路操作地耦合并且固定在电源端子框架中。第二电源端子可与功率半导体电路操作地耦合并且固定在电源端子框架中，使得第二平面平行于第一平面，并且第一电源端子的至少一部分沿着正交于第一平面和第二平面的轴线与第二电源端子竖直地对准。电源端子组件的第一部分可被包封在模塑料中，并且电源端子组件的第二部分可设置在模塑料之外。
实施方式可包括以下特征中的一者或多者。例如，装置可包括与功率半导体电路操作地耦合的输出信号端子。输出信号端子的第一部分可被包封在模塑料中，并且输出信号端子的第二部分可在装置的第一端处设置在模塑料之外。电源端子组件可具有在装置的与第一端相对的第二端处设置在模塑料之外的部分。
第一电源端子可具有第一长度，并且第二电源端子可具有第二长度。第二长度可不同于第一长度。
第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。
第一电源端子和第二电源端子中的每个可以是L形的。
设置在模塑料之外的第一电源端子的一部分和第二电源端子的一部分可共同限定Y形。
电源端子框架可包括第一部分，该第一部分将第一电源端子与第二电源端子电隔离；以及第二部分，该第二部分将第一电源端子固定到电源端子框架的第一部分的第一侧，并且将第二电源端子固定到电源端子框架的第一部分的第二侧。电源端子框架的第一部分的第二侧可与电源端子框架的第一部分的第一侧相对。电源端子框架由塑料、环氧树脂和陶瓷中的一种形成。
在另一个一般方面，装置可包括具有设置在其上的多个半导体器件的第一衬底，与第一衬底操作地耦合的第二衬底，以及与第一衬底和第二衬底操作地耦合的第三衬底。第三衬底可设置在第一衬底和第二衬底之间。装置还可包括电源端子组件，该电源端子组件具有第一电源端子、第二电源端子和电源端子框架。第一电源端子可沿着第一平面对准。第一电源端子可与第一衬底电耦合。第二电源端子可沿着第二平面对准。第二电源端子可与第二衬底电耦合。电源端子框架可包括隔离部分和保持部分。隔离部分可设置在第一电源端子和第二电源端子之间。保持部分可设置在第一电源端子的一部分周围，并且设置在第二电源端子的一部分周围。保持部分可将第一电源端子固定到隔离部分的第一侧，并且将第二电源端子固定到隔离部分的第二侧，使得第一平面平行于第二平面。
实施方式可包括以下特征中的一者或多者。例如，第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。第一电源端子可包括扩口部分，该扩口部分是附接到第一衬底的直接引线。第二电源端子可包括扩口部分，该扩口部分是附接到第二衬底的直接引线。
装置可包括输出信号端子，该输出信号端子是附接到第一衬底的直接引线。第一电源端子可设置在第一衬底的第一端处，并且输出信号端子可设置在第一衬底的第二端处，其中第二端与第一端相对。
附图说明
图1是根据实施方式的功率半导体器件模块的示意性框图。
图2A是根据实施方式的示出在用环氧模塑料进行传递模塑之前具有并联电源端子的功率半导体模块的截面图的示意图。
图2B是根据实施方式的示出在传递模塑之后图2A的功率半导体模块的截面图的示意图。
图3A是根据实施方式的示出具有包括在电源端子组件中的并联电源端子的功率半导体模块(例如，封装组件)的等距视图的示意图。
图3B是示出图3A的功率半导体模块的侧视图的示意图。
图3C是示出图3A的功率半导体模块的端视图的示意图。
图3D是根据实施方式的示出图3A的功率半导体模块的电源端子组件的等距视图的示意图。
图4A是根据实施方式的示出在用环氧模塑料进行传递模塑之前图3A-图3C的功率半导体模块的截面图的示意图。
图4B是根据实施方式的示出在传递模塑之后图4A(和图3A-图3C)的功率半导体模块的截面图的示意图。
图4C是示出在用环氧模塑料进行传递模塑之前图3A-图3C的功率半导体模块的侧视图的示意图。
图5A和图5B是根据实施方式的示出图3A的功率半导体模块的主电流路径和相关联磁场(示于图5A中)与具有共面电源端子的功率半导体模块的主电流路径和相关联磁场(示于图5B中)的比较的示意图。
图6A-图6C是根据相应实施方式的示出电源端子组件的各种配置的示意图。
图7是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第一衬底组件的工艺流程方法的示意图。
图8是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第二衬底组件的工艺流程方法的示意图。
图9是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第三衬底组件的工艺流程方法的示意图。
图10是根据一个实施方案的用于制造包括图7-图9的衬底组件的半导体器件和/或模块的工艺流程方法的示意图。
在附图中，各个附图中的相同的附图标记表示相同的元件。对于所有此类元件，可能不会重复一些相似元件的参考编号。在某些情况下，不同的参考编号可用于相同的元件或类似的元件。给定实施方式的某些元件的一些参考编号可能不会在与该实施方式对应的每个附图中重复。给定实施方式的某些元件的一些附图编号可在与该实施方式对应的其他附图中重复，但是可能不会参考每个对应的附图具体讨论。
具体实施方式
本公开涉及各种封装半导体器件装置以及制造封装半导体器件(诸如封装功率半导体模块)的相关联方法。与其中杂散电感可被测量为电源端子之间的串联电感的当前实施方式相比，本文所示和所述的方法可用于制造以减小的杂散电感操作的多个不同封装半导体器件。这样的杂散电感(例如，在给定器件或模块的操作期间)是由电流流入和流出电源端子，以及与一个电源端子相关联的磁场线入射到另一个电源端子上(并且反之亦然)所产生的磁场引起的。
在本文所述的方法中，杂散电感可由于在电源端子组件中实现电源端子(例如，DC+和DC-端子)而减小，其中电源端子(半导体封装组件中的金属引线)彼此并联地布置(物理地布置)(而不是如在当前实施方式中那样布置成彼此共面且横向间隔开)。此类布置可减小功率半导体器件或模块的杂散电感。杂散电感的此类减小由于以下方面而实现：每个电源端子的相应磁场之间的重叠(例如，与共面布置相比，增加的重叠)使得这些磁场相互抵消而不是入射在相对的电源端子上，从而减小杂散电感。
图1是根据实施方式的功率半导体器件模块电路100的示意性框图。电路100通过示例并且出于说明目的而给出。在其他实施方式中，本文所述的方法可结合其他半导体器件、其他功率半导体电路、其他半导体器件模块等来使用。虽然电路100的某些元件相对于其他附图来参考，但在其他实施方式中，其他布置和/或方法是可能的。
如图1所示，电路100可包括第一功率半导体器件，绝缘栅双极晶体管(IGBT)110和第二功率半导体器件，IGBT 120。IGBT 110和120可在一个或多个半导体管芯中实现。在其他实施方式中，可以使用其他功率半导体器件，诸如功率金属氧化物半导体场效应晶体管(功率FET)，或者可以实现具有其他布置的电路。在电路100中，IGBT 110包括集电极112、发射极114和栅极116。同样，IGBT 120包括集电极122、发射极124和栅极126。IGBT 110的发射极114和IGBT 120的集电极122被电耦合到电路100的公共节点，在该公共节点上可由电路100产生输出信号(例如，稳定电压)。电路100还包括控制电路130，该控制电路可以是被配置为控制IGBT 110和120的操作(例如，以驱动栅极116和126)以产生输出信号的集成电路。
在电路100中，第一电源端子140(例如，DC+端子、Vdd端子等)可与IGBT 110的集电极112耦合。第二电源端子150(例如，DC-端子、电接地端子等)可与IGBT120的发射极124耦合。另外，输出端子160可与IGBT 110的发射极114和IGBT 120的集电极122的公共节点耦合。如下文进一步所述，第一电源端子140、第二电源端子150和输出端子160可使用包括在封装半导体组件或模块中的金属端子(金属引线)来实现。例如，在一些实施方式中，端子140、150和160可与包括在封装半导体组件中的相应衬底(例如，来自IGBT 110和120以及控制电路130在其上实现的一个或多个衬底)电耦合和物理地耦合。例如，端子140、150和160可直接接合到衬底，该衬底用于实现电路100，诸如在下述示例性实施方式中。
如图1进一步所示，电路100还可包括与控制电路130操作地耦合的多个信号引脚。在其他实施方式中，信号引脚170可与电路100的其他元件(诸如IGBT 110和120)操作地耦合。在图1中，信号引脚170的特定连接(例如，在IGBT 110和120与信号引脚170之间以及/或者在IGBT 110和120与控制电路130之间)未示出。在电路100中实现的特定信号引脚170(以及到/来自信号引脚170的连接)将取决于特定实施方式。作为一些示例，信号引脚170可包括栅极控制信号引脚、温度感测信号引脚、电压感测信号引脚等。
图2A是根据实施方式的示出在用环氧模塑料对模块200进行传递模塑之前具有并联电源端子的功率半导体模块200的截面图的示意图。在该示例中，与下述其他功率半导体模块一样，模块200可用于实现图1所示的电路100。因此，模块200的与图1所示的电路100的元件对应的元件用类似参考编号引用。如图2A所示，模块200可包括第一衬底180和第二衬底190。根据特定实施方式，衬底180和190可以是具有印刷电路(铜)迹线的陶瓷衬底，该印刷电路迹线用于将电路100的元件彼此互连。此类衬底可被称为直接接合铜(DBC)衬底，该衬底可在电介质的表面上(例如，在堆叠中)包括印刷的铜图案。在其他实施方式中，衬底180和190可包含不同的材料(例如，由不同的材料形成)。电路100的元件在衬底180和190上的具体布置，以及衬底180和190之间的可操作(电)连接将取决于特定实施方式。在一些实施方式中，模块200(或其他模块)可包括第三(例如，中间)衬底，诸如本文相对于图7-图10所示的工艺流程所述。在其他实施方式中，可使用其他数量的衬底。
如图2A所示，电源端子140(其可为具有诸如图3D所示的配置的铜金属引线)可使用例如直接引线附接(DLA)与衬底180电耦合和物理地耦合。同样，电源端子150(其可为具有诸如图3D所示的配置的铜金属引线)可使用例如DLA与衬底190电耦合和物理地耦合。在其他实施方式中，可使用除了DLA之外的技术将端子140和150分别附接到衬底180和190。如图2A(和图2B)所示，端子140与端子150并联地布置，如相对于图5A和图5B更详细地所述，这与具有共面并且彼此横向间隔开的电源端子的封装半导体相比，可以减小杂散电感。
图2B是根据实施方式的示出在传递模塑之后图2A的功率半导体模块200的截面图的示意图。如图2B所示，模块200(例如，电路100的衬底180和190以及其他部件)可使用例如传递模塑工艺包封在环氧模塑料(EMC)210中。在传递模塑工艺中，可以使用两部分模腔，其中图2A所示的模块200被放置在两部分腔体内，并且EMC 210(液体形式)流入(传递)到两部分模腔中，以将模块200的部分(诸如图2B所示)包封在EMC 210中。EMC 210被冷却，这使其硬化。然后打开两部分模腔并且移除图2B的包封模块200。如图2A和图2B所示，端子140和150可各自具有包封在EMC 210中的第一部分以及设置在EMC 210之外的第二部分(例如，用于连接到其他器件，诸如电源的正端子和负端子、印刷电路板上的电源总线等)。
在此类传递模塑工艺中，沿着模腔的两个部分的配合表面形成灌封线(例如，接缝等)215，其中这两个部分可以被称为上腔体和下腔体。在模块200中，设置在端子140和端子150之间的灌封线215可使得泄漏电流(例如，EMC泄漏)在模块200的操作期间在端子140和150之间传导。电源端子140和150之间的此类泄漏电流可能由于在EMC 210的表面147上形成焊料镀覆残留物(例如，来自用于镀覆端子140、150、160和信号引线170的焊料镀覆操作)而出现，其中焊料镀覆残留物可设置/保持在灌封线215上，并且在模块200的操作期间可在电源端子140和150之间传导泄漏电流，这是不期望的。
图3A是根据实施方式的示出具有包括在电源端子组件310中的并联布置的电源端子140和150的功率半导体模块(例如，封装组件)300的等距视图的示意图。与图2A和图2B的模块200一样，模块300可用于实现图1所示的电路100。因此，模块300的与图1所示的电路100的元件对应的元件用类似参考编号引用。
如图3A所示，模块300可包括信号引脚170，其中模块300的部分被包封在EMC210中。模块300还可以包括通过EMC 210暴露的散热块320，并且可与EMC 210的表面共面(基本上共面)，如图3A所示。散热块320可被配置为耗散来自电路100的在模块300中实现的部件的热量。例如，散热块320可设置在模块300的衬底上，诸如衬底180和/或衬底190。换句话讲，虽然在图3A中未具体示出，但模块300可包括两个或更多个散热块，诸如包括在模块300中的每个衬底(诸如图4A和图4C所示的衬底180和190)的散热块。在某些实施方式中，散热块320(诸如图3D所示)可设置(例如，至少部分地设置)在EMC 210的表面之上，而不是与EMC210(例如，EMC的表面)共面(基本上共面)。
图3B是示出图3A的功率半导体模块300的侧视图的示意图。参见图3A和图3B，模块300可包括电源端子组件310，如下所述，该电源端子组件可防止可能出现在模块200中的EMC泄漏，如上文相对于图2B所述。电源端子组件310可包括电源端子框架145，该电源端子框架包括隔离部分146和保持部分148。根据特定实施方式，电源端子框架145可以是单片的，而在其他实施方式中，隔离部分146和保持部分148可以是分离部件，该分离部件例如使用粘合剂来组装以形成框架145。
如图3A、图3B和图3C所示，电源端子组件310也可包括端子140和端子150，其中端子140沿着第一平面对准，并且端子150沿着平行于第一平面的第二平面对准，其中第一平面和第二平面沿着轴线P1和P2对准，如图3B所示(其中轴线P2进入和离开图3B中的页面)。框架145的隔离部分146可设置在端子140和150之间，并且将端子140与端子150电隔离，而且防止EMC泄漏。在该示例性实施方式中，隔离部分146可沿着第三平面对准，该第三平面平行于第一平面和第二平面并且设置在第一平面和第二平面之间。在其他实施方式中，其他布置是可能的。诸如在图6A-图6C所示的实施方式中，隔离部分146也可限定(建立等)端子140和150之间的间距(距离)，或端子的至少一部分(例如，以在模块300的操作期间对准其对应的磁场以减小杂散电感)。在电源端子组件310中，隔离部分146的表面积可大于端子140的暴露在EMC 210之外的部分的表面积，并且/或者大于端子150的暴露在EMC 210之外的部分的表面积。在其他实施方式(诸如图6A-图6C所示的那些实施方式)中，电源端子组件框架的隔离部分的表面积可小于电源端子组件(例如，电源端子组件610a、610b和610c)中的一个或两个对应电源端子的相应表面积。
如图3A和图3B(以及图3D)所示，框架145的保持部分148可设置在端子140的至少一部分以及端子150的至少一部分周围(例如，作为围绕端子140和150的套环)。因此，保持部分148可将端子140和150固定到隔离部分146的相应第一侧和第二侧，并且对准端子140和150，使得第一平面(端子140沿着其对准)与第二平面(端子150沿着其对准)平行。另外，在该实施方式中，端子140可沿着正交于第一平面(端子140沿着其对准)并且也正交于第二平面(端子150沿着其对准)的轴线A与端子150完全(几乎完全、基本上完全等)竖直地对准。
在其他布置(诸如图6A-图6C所示的那些布置)中，电源端子可沿着轴线A仅部分地对准，并且/或者可具有沿着其他轴线和/或其他平面(作为一些示例，诸如沿着轴线P1和轴线P2对准的其他平面以及/或者沿着轴线A和轴线P2对准的一个或多个平面)对准(并联)的部分。在另外的其他布置中，保持部分148可仅设置在端子140的一部分或端子150的一部分周围。
根据特定实施方式，端子140和150可以多种方式保持(固定、紧固等)在(到等)电源端子框架145中。例如，端子140和150可摩擦地保持在电源端子框架145中，可使用粘合剂保持，或者可模制到电源端子框架145中。在实施方式中，电源端子框架145可由环氧树脂、塑料、陶瓷或任何适当的电绝缘材料形成。
如图3A和图3B所示，模块300还可包括输出端子160。在该实施方式中，电源端子组件310设置在模块300的第一端处，而输出端子160设置在模块300的第二端处，第二端与第一端相对。在其他实施方式中，输出端子(例如，相对于电源端子组件310)的其他布置是可能的。
图3D是根据实施方式的示出图3A的功率半导体模块300的电源端子组件310的等距视图的示意图。如图3D所示，端子140和150可各自具有扩口部分(其用EMC 210包封在模块300中，并且与端子140或150的设置在模块300中的EMC 210之外的部分不共面)。如图4A和图4C所示，端子140和150中的每个的扩口部分可固定(例如，使用DLA)到模块300的相应衬底(例如，衬底180和190)，例如模块300的衬底180和190的内表面。在某些实施方式中，端子140和150中的每个的包封在EMC 210内的部分可与端子140和150中的每个的设置在EMC210之外的相应部分处于同一个平面(共面)。
图4A是根据实施方式的示出在用环氧模塑料进行传递模塑之前图3A-图3C的功率半导体模块300的截面图的示意图。图4B是根据实施方式的示出在传递模塑之后图4A(和图3A-图3C)的功率半导体模块300的截面图的示意图。如从图4A和图4B可见，电源端子框架145以及电源端子组件310可具有包封在EMC 210中的第一部分，以及设置在EMC 210之外的第二部分。
电源端子组件310包括端子140、电源端子框架145的隔离部分146、以及以布置成堆叠的端子150，其中该堆叠的第一部分设置在EMC 210内，并且该堆叠的第二部分设置在EMC 210之外。该布置将防止灌封线(诸如图2B的灌封线215)在传递模塑工艺期间形成在端子140和150之间，因为电源端子框架145的隔离部分146在电源端子组件310延伸出EMC 210的点处设置在端子140和150之间，而不是其间设置有EMC210的端子140和150，如图2B所示。因此，电源端子框架145及其隔离部分146可允许电源端子140和150的紧密间距以减小杂散电感，同时也在模块300的操作期间防止(例如，通过隔离部分146)电源端子140和150之间的EMC泄漏电流。
图4C是示出在用EMC 210进行传递模塑之前图3A-图3C的功率半导体模块300的侧视图的示意图。如图4C所示(类似于模块200)，模块300可包括第一衬底180，电源端子140电耦合到(例如，使用DLA或其他方法)该第一衬底。如图4C所示，模块300也包括第二衬底190，电源端子150和输出端子160电耦合到(例如，使用DLA或其他方法)该第二衬底。如对于给定实施方式适合的那样，电路100的其他元件可包括在模块300中(例如，在衬底180和190上)。另外，衬底180和190可彼此操作地耦合(例如，使用导电连接器、导电间隔物等)以实现电路100(或其他电路)。在其他实施方式中，输出端子160可与第一衬底180耦合，而不是第二衬底190。
图5A和图5B是根据实施方式的示出图3A的功率半导体模块300的主电流路径105和相关联磁场(示于图5A中)与具有共面电源端子的功率半导体模块500的主电流路径505和相关联磁场(示于图5B中)的比较的示意图。在图5A中，主电流路径105被示为从模块300的端子150(在图5A中未示出)穿过电路100的与输出节点160相关联的电路节点并且回到端子140。如图5A所示，磁场147可由流过(例如，流出)端子140的电流生成，而磁场157可由流过(例如，流入)端子150的电流生成。如图5A所示，由于端子140和150的并联(物理并联)布置，磁场147和157具有显著重叠并且(因为它们是相对的磁场)将相互抵消以减小施加到电源端子140和150中的每个的净磁场。
相比之下，如图5B所示，主电流路径505被示为从模块500的端子550穿过电路100的与输出节点560相关联的电路节点并且回到端子540。如图5B所示，磁场547可由流过(例如，流出)端子540的电流生成，而磁场557可由流过(例如，流入)端子550的电流生成。如图5B所示，由于端子540和550的共面且横向间隔的物理布置，磁场547和557具有比磁场147和157少得多的重叠，并且因此当在相同(或基本上相同)的操作条件下操作模块300和500中的每个中的电路100时，端子540和550中的每个将经受比模块300的端子140和150高得多的磁场。因此，模块500(即使在实现电路100时与模块300示意性地等效)在端子540和550之间具有的杂散电感将比模块300在端子140和150之间具有的杂散电感高。在实施方式中，模块300的杂散电感可比模块500的杂散电感小约百分之七十五。
图6A-图6C是根据相应实施方式的示出电源端子组件的各种配置的示意图。此类替代配置可用于特定实施方式，诸如以适应将封装半导体模块安装在特定的系统或板中。与电源端子组件310一样，与具有共面且横向间隔的电源端子的模块相比，电源端子组件610a-610c由于其并联(物理并联)布置的电源端子可用于以减小的杂散电感制造半导体电路模块。
图6A示出电源端子组件610a，图6B示出电源端子组件610b，并且图6C示出电源端子组件610c。图6A-图6C的电源端子组件610a-610c可用于例如代替模块300中的电源端子组件310。电源端子组件310和610a-610c还可在具有其他布置和/或实现与电路100不同的电路的其他封装半导体器件和模块中使用。
图6A的电源端子组件610a包括第一电源端子140a、第二电源端子150a和电源端子框架145a。如图6A中可见，电源端子140a和电源端子150a的设置在模块300中的EMC 210之外的部分可共同限定Y形。
图6B的电源端子组件610b包括第一电源端子140b、第二电源端子150b和电源端子框架145b。如图6B中可见，电源端子140b的将设置在模块300的EMC 210之外的部分可短于电源端子150b的将设置在模块300的EMC 210之外的部分。也就是说，端子150b(因为其长于端子140b)的仅一部分将沿着图3B中的轴线A与端子140b竖直地对准。
图6C的电源端子组件610c包括第一电源端子140c、第二电源端子150c和电源端子框架145c。如图6C中可见，电源端子140c和150c的将设置在模块300的EMC 210之外的部分均是L形的，其中端子150c长于端子140c。在该布置中，端子150c(因为其长于端子140c)的仅一部分将沿着图3B中的轴线A与端子140c竖直地对准。另外，端子140c和150的其他部分(例如，沿着L形的底部)沿着正交于图3B中的轴线A的轴线对准。
图7是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第一衬底组件700的工艺流程方法的示意图。图7的工艺流程包括在下文单独描述的操作710-750。对于图7中的每个处理操作，示出两个示意图，底部示意图和顶部示意图。底部示意图示出与相应处理操作对应的侧视图，而顶部示意图示出与相应处理操作对应的等距视图。在图7中，参考编号参考每个处理操作的底部示意图示出。图7所示的处理操作通过示例示出，并且示意图可能不是按比例的。另外，在图7的示意图中，衬底组件700的一些元件(例如，在较早的处理操作期间添加的元件)可能未示出。
在图7中，在处理操作710处，可提供衬底190(诸如上述衬底190)。衬底190可为例如DBC衬底，该DBC衬底包括与其中将包括衬底组件700的封装半导体器件和/或模块对应的图案化铜(例如，在衬底190的两侧上)。在图7中的处理操作720处，焊料图案725可形成在衬底190上。焊料图案725可使用例如焊料丝网印刷工艺来形成。在图7的处理操作730处，半导体管芯(或多个半导体管芯)，诸如模块300的IGBT110和120以及控制电路130可被放置在焊料图案725上(与焊料图案725相对应)的适当位置处，并且使用焊料回流操作固定到衬底190。出于说明的目的，IGBT 110示于图7中。在图7的操作740处，引线接合745可形成在衬底190与固定到衬底190的半导体管芯中的一个或多个半导体管芯之间。在图7的操作750处，焊料图案755(或多个焊料图案)可形成在半导体管芯100(和多个其他半导体管芯)上。在实施方式中，焊料图案755可使用焊料打点工艺来形成。在图7的操作760处，间隔物765可被放置在焊料图案755上(与焊料图案755相对应)的适当位置处以在该示例中完成衬底组件700。根据特定实施方式，可执行焊料回流作为操作760的一部分以将间隔物765固定到半导体管芯(或多个管芯)。在其他实施方式中，在作为后续处理操作(诸如图10的处理操作1020)的一部分执行的回流操作期间，可将间隔物765固定到半导体管芯(或多个管芯)。
图8是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第二衬底组件800的工艺流程方法的示意图。图8的工艺流程包括在下文单独描述的操作810和820。对于图8中的每个处理操作，如同对于图7的处理操作，示出两个示意图，底部示意图和顶部示意图。底部示意图示出与相应处理操作对应的侧视图，而顶部示意图示出与相应处理操作对应的等距视图。与图7一样，在图8中，参考编号参考底部示意图示出。图8所示的处理操作通过示例示出，并且示意图可能不是按比例的。
在图8中，在处理操作810处，可提供衬底185。与衬底190一样，衬底185可为例如DBC衬底，该DBC衬底包括与其中将包括衬底组件800的封装半导体器件和/或模块对应的图案化铜(例如，在衬底185的两侧上)。在图8中的处理操作820处，焊料图案825可形成在衬底185上以在该示例中完成衬底组件800。与焊料图案725一样，焊料图案825可使用例如焊料丝网印刷工艺来形成。焊料图案825(其虽然在图8中未示出，但是可形成在衬底185的两侧上)并且可用于(例如，在图10中的处理操作1020的回流操作期间)将衬底组件800固定到衬底组件700的一个或多个间隔物765，并且/或者将衬底组件800固定到衬底组件800(诸如在图10所示的布置中)。
图9是根据一个实施方案的示出用于制造可包括在封装半导体器件和/或模块中的第三衬底组件900的工艺流程方法的示意图。图9的工艺流程包括在下文单独描述的操作910和920。对于图9中的每个处理操作，如同对于图7和图8的处理操作，示出两个示意图，底部示意图和顶部示意图。底部示意图示出与相应处理操作对应的侧视图，而顶部示意图示出与相应处理操作对应的等距视图。与图7和图8一样，在图9中，参考编号参考底部示意图示出。图9所示的处理操作通过示例示出，并且可能不是按比例的。
在图9中，在处理操作910处，可提供衬底180(诸如上述衬底180)。与衬底190和185一样，衬底180可为例如DBC衬底，该DBC衬底包括与其中将包括衬底组件900的封装半导体器件和/或模块对应的图案化铜(例如，在衬底190的两侧上)。在图9中的处理操作920处，焊料图案925可形成在衬底180上以在该示例中完成衬底组件900。与焊料图案725和825一样，焊料图案925可使用例如焊料丝网印刷工艺来形成。焊料图案925可用于(例如，在图10中的处理操作1020的回流操作期间)将衬底组件900固定到衬底组件700的一个或多个间隔物765，并且/或者将衬底组件900固定到衬底组件800(诸如在图10所示的布置中)。
图10是根据一个实施方案的用于制造包括图7-图9的衬底组件700、800和900的半导体器件和/或模块(诸如上述模块300)的工艺流程方法的示意图。出于说明的目的，图10的处理操作将进一步参考至少图3A-图3D和图7-图9描述。图10的工艺流程包括在下文单独描述的操作1010-103。图10所示的处理操作通过示例示出，并且可能不是按比例的。
在图10中，在处理操作1010处，衬底组件700、800和900被放置在对准工具(对准夹具等)1015中，例如以将衬底组件700、800和900彼此正确地对准以使模块300被制造。另外在操作1010处，电源端子组件310、输出端子160和信号引线170(图10中未示出)也可被放置在对准工具1015中以将它们正确地对准在模块300中。在某些实施方式中，例如在将衬底组件700、800和/或900插入对准工具1015之前，附加焊料图案可形成在衬底组件700、800和/或900上，其中此类附加焊料图案可用于将电源端子组件310、输出端子160和信号引线170固定到模块300的适当衬底。在其他实施方式中，在将电源端子组件310、输出端子160和信号引线170放置在对准工具1015中之前，可将焊料(例如，焊膏等)、导电粘合剂或其他材料施加到电源端子组件310、输出端子160和信号引线170。
在框1010处，在衬底700、800和900、电源端子组件310、输出端子160和信号引线170在对准工具1015中的对准之后，可以在处理操作1020处执行焊料回流操作以将模块300的各个部分彼此固定(例如，永久地固定、固定地附接等)，并且在模块300的各个元件之间形成低电阻触点(例如，焊料触点)。在图10的处理操作1030处，可以执行传递模塑工艺以将模块200包封在EMC 210中(例如，诸如图3A所示)。
在第一实施例中，装置可包括：第一衬底；与第一衬底操作地耦合的第二衬底；以及电源端子组件，该电源端子组件包括：沿着第一平面对准的第一电源端子，该第一电源端子与第一衬底电耦合；沿着第二平面对准的第二电源端子，该第二电源端子与第二衬底电耦合；以及电源端子框架，该电源端子框架包括：设置在第一电源端子和第二电源端子之间的隔离部分；以及设置在第一电源端子的一部分周围并且设置在第二电源端子的一部分周围的保持部分，该保持部分将第一电源端子固定到隔离部分的第一侧，并且将第二电源端子固定到隔离部分的第二侧，使得第一平面平行于第二平面。
在基于第一实施例的第二实施例中，第一电源端子的部分可沿着正交于第一平面和第二平面的轴线与第二电源端子的部分竖直地对准。
在基于前述实施例中任一项的第三实施例中，第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。
在基于前述实施例中任一项的第四实施例中，第一电源端子可以是附接到第一衬底的直接引线，并且第二电源端子可以是附接到第二衬底的直接引线。
在基于第一、第二和第四实施例中任一项的第五实施例中，第一电源端子可具有第一长度，并且第二电源端子可具有第二长度，第二长度可不同于第一长度。
在基于第一、第二和第四实施例中任一项的第六实施例中，第一电源端子和第二电源端子中的每个可以是L形的。
在基于第一至第四实施例中任一项的第七实施例中，设置在装置的模塑料之外的第一电源端子的一部分和第二电源端子的一部分可共同限定Y形。
在基于前述实施例中任一项的第八实施例中，电源端子框架可由塑料、环氧树脂和陶瓷中的一种形成。
在第九实施例中，装置可包括：功率半导体电路；至少部分地包封功率半导体电路的模塑料；以及电源端子组件，该电源端子组件包括：电源端子框架；沿着第一平面对准的第一电源端子，该第一电源端子与功率半导体电路操作地耦合并且固定在电源端子框架中；以及沿着第二平面对准的第二电源端子，该第二电源端子与功率半导体电路操作地耦合并且固定在电源端子框架中，使得第二平面平行于第一平面，并且第一电源端子的至少一部分沿着正交于第一平面和第二平面的轴线与第二电源端子竖直地对准，电源端子组件的第一部分被包封在模塑料中，并且电源端子组件的第二部分设置在模塑料之外。
在基于第九实施例的第十实施例中，装置还可包括与功率半导体电路操作地耦合的输出信号端子，该输出信号端子的第一部分被包封在模塑料中，并且该输出信号端子的第二部分在装置的第一端处设置在模塑料之外，电源端子组件具有在装置的与第一端相对的第二端处设置在模塑料之外的一部分。
在基于第九和第十实施例中任一项的第十一实施例中，第一电源端子可具有第一长度，并且第二电源端子可具有第二长度，第二长度不同于第一长度。
在基于第九和第十实施例中任一项的第十二实施例中，第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。
在基于第九和第十实施例中任一项的第十三实施例中，第一电源端子和第二电源端子中的每个可以是L形的。
在基于第九、第十和第十二实施例中任一项的第十四实施例中，设置在模塑料之外的第一电源端子的一部分和设置在模塑料之外的第二电源端子的一部分可共同限定Y形。
在基于第九至第十四实施例中任一项的第十五实施例中，电源端子框架可包括：第一部分，该第一部分将第一电源端子与第二电源端子电隔离；以及第二部分，该第二部分将第一电源端子固定到电源端子框架的第一部分的第一侧，并且将第二电源端子固定到电源端子框架的第一部分的第二侧，电源端子框架的第一部分的第二侧与电源端子框架的第一部分的第一侧相对。
在基于第九至第十五实施例中任一项的第十六实施例中，电源端子框架可由塑料、环氧树脂和陶瓷中的一种形成。
在第十七实施例中，装置可包括第一衬底，该第一衬底具有设置在其上的多个半导体器件；与第一衬底操作地耦合的第二衬底；与第一衬底和第二衬底操作地耦合的第三衬底，该第三衬底设置在第一衬底和第二衬底之间；以及电源端子组件，该电源端子组件包括：沿着第一平面对准的第一电源端子，该第一电源端子与第一衬底电耦合；沿着第二平面对准的第二电源端子，该第二电源端子与第二衬底电耦合；以及电源端子框架，该电源端子框架包括：设置在第一电源端子和第二电源端子之间的隔离部分；以及设置在第一电源端子的一部分周围并且设置在第二电源端子的一部分周围的保持部分，该保持部分将第一电源端子固定到隔离部分的第一侧，并且将第二电源端子固定到隔离部分的第二侧，使得第一平面平行于第二平面。
在基于第十七实施例的第十八实施例中，第一电源端子可沿着正交于第一平面和第二平面的轴线与第二电源端子基本上完全竖直地对准。
在基于第十七和第十八实施例中任一项的第十九实施例中，第一电源端子可包括扩口部分，该扩口部分是附接到第一衬底的直接引线，并且第二电源端子可包括扩口部分，该扩口部分是附接到第二衬底的直接引线。
在基于第十七至第十九实施例中任一项的第二十实施例中，装置还可包括输出信号端子，该输出信号端子是附接到第一衬底的直接引线，第一电源端子设置在第一衬底的第一端处，并且输出信号端子设置在第一衬底的第二端处，第二端与第一端相对。
应当理解，在前面的描述中，当元件诸如层、区域或衬底被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦合到另一个元件，或电耦合到另一个元件上时，该元件可直接在另一个元件上，连接或耦合到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上，直接连接到另一个元件或层上，或者直接耦合到另一个元件或层上时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在...上、直接连接到...、或直接耦合到...，但是被示为直接在某物上、直接连接或直接耦合的元件可以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在...上方、在...上面、在...之上、在...下方、在...下面、在...以下、在...之下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在...之上和在...之下的相对术语可分别包括竖直地在...之上和竖直地在...之下。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体器件处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (11)

1.一种半导体器件封装装置，包括：
第一衬底；
与所述第一衬底操作地耦合的第二衬底；
电源端子组件，所述电源端子组件包括：
沿着第一平面对准的第一电源端子，所述第一电源端子与所述第一衬底电耦合；
沿着第二平面对准的第二电源端子，所述第二电源端子与所述第二衬底电耦合；以及
单片电源端子框架，所述单片电源端子框架包括：
设置在所述第一电源端子和所述第二电源端子之间的隔离部分；以及
设置在所述第一电源端子的一部分周围并且设置在所述第二电源端子的一部分周围的保持部分，所述保持部分将所述第一电源端子固定到所述隔离部分的第一侧，并且将所述第二电源端子固定到所述隔离部分的第二侧，使得所述第一平面平行于所述第二平面；以及
至少部分地包封所述装置的模塑料。
2.根据权利要求1所述的装置，其中所述第一电源端子的所述一部分沿着正交于所述第一平面和所述第二平面的轴线与所述第二电源端子的所述一部分竖直地对准。
3.根据权利要求1所述的装置，其中所述第一电源端子和所述第二电源端子中的每个是L形的。
4.根据权利要求1所述的装置，其中所述单片电源端子框架由塑料、环氧树脂和陶瓷中的一种形成。
5.一种半导体器件封装装置，包括：
功率半导体电路；
至少部分地包封所述功率半导体电路的模塑料；以及
电源端子组件，所述电源端子组件包括：
单片电源端子框架；
沿着第一平面对准的第一电源端子，所述第一电源端子与所述功率半导体电路操作地耦合并且固定在所述单片电源端子框架中；以及
沿着第二平面对准的第二电源端子，所述第二电源端子与所述功率半导体电路操作地耦合并且固定在所述单片电源端子框架中，使得所述第二平面平行于所述第一平面，并且所述第一电源端子的至少一部分沿着正交于所述第一平面和所述第二平面的轴线与所述第二电源端子竖直地对准，
包括所述单片电源端子框架的第一部分的所述电源端子组件的第一部分被包封在所述模塑料中，并且包括所述单片电源端子框架的第二部分的所述电源端子组件的第二部分设置在所述模塑料之外。
6.根据权利要求5所述的装置，其中所述第一电源端子具有第一长度，并且所述第二电源端子具有第二长度，所述第二长度不同于所述第一长度。
7.根据权利要求5所述的装置，设置在所述模塑料之外的所述第一电源端子的一部分和设置在所述模塑料之外的所述第二电源端子的一部分共同限定Y形。
8.根据权利要求5所述的装置，其中所述单片电源端子框架包括：
第一部分，所述第一部分将所述第一电源端子与所述第二电源端子电隔离；以及
第二部分，所述第二部分将所述第一电源端子固定到所述单片电源端子框架的所述第一部分的第一侧，并且将所述第二电源端子固定到所述单片电源端子框架的所述第一部分的第二侧，所述单片电源端子框架的所述第一部分的所述第二侧与所述单片电源端子框架的所述第一部分的所述第一侧相对。
9.一种半导体器件封装装置，包括：
第一衬底，所述第一衬底具有设置在其上的多个半导体器件；
与所述第一衬底操作地耦合的第二衬底；
与所述第一衬底和所述第二衬底操作地耦合的第三衬底，所述第三衬底设置在所述第一衬底和所述第二衬底之间；
电源端子组件，所述电源端子组件包括：
沿着第一平面对准的第一电源端子，所述第一电源端子与所述第一衬底电耦合；
沿着第二平面对准的第二电源端子，所述第二电源端子与所述第二衬底电耦合；以及
单片电源端子框架，所述单片电源端子框架包括：
设置在所述第一电源端子和所述第二电源端子之间的隔离部分；以及
设置在所述第一电源端子的一部分周围并且设置在所述第二电源端子的一部分周围的保持部分，所述保持部分将所述第一电源端子固定到所述隔离部分的第一侧，并且将所述第二电源端子固定到所述隔离部分的第二侧，使得所述第一平面平行于所述第二平面；以及
至少部分地包封所述装置的模塑料。
10.根据权利要求9所述的装置，其中所述第一电源端子沿着正交于所述第一平面和所述第二平面的轴线与所述第二电源端子的至少一部分完全竖直地对准。
11.根据权利要求9所述的装置，其中所述第一电源端子包括扩口部分，所述扩口部分是附接到所述第一衬底的直接引线，并且所述第二电源端子包括扩口部分，所述扩口部分是附接到所述第二衬底的直接引线。
CN201810180876.7A 2017-03-03 2018-03-05 具有减小的杂散电感的封装半导体器件和模块 Active CN108538806B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/449,473 US10090279B2 (en) 2017-03-03 2017-03-03 Stray inductance reduction in packaged semiconductor devices and modules
US15/449,473 2017-03-03

Publications (2)

Publication Number Publication Date
CN108538806A CN108538806A (zh) 2018-09-14
CN108538806B true CN108538806B (zh) 2023-05-23

Family

ID=61249523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810180876.7A Active CN108538806B (zh) 2017-03-03 2018-03-05 具有减小的杂散电感的封装半导体器件和模块

Country Status (4)

Country Link
US (1) US10090279B2 (zh)
EP (1) EP3370332B1 (zh)
CN (1) CN108538806B (zh)
MY (1) MY185482A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900013743A1 (it) * 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
US11031379B2 (en) 2019-09-04 2021-06-08 Semiconductor Components Industries, Llc Stray inductance reduction in packaged semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086438A (ja) * 2004-09-17 2006-03-30 Nichicon Corp 半導体モジュールのバスバー構造
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP2016162777A (ja) * 2015-02-26 2016-09-05 株式会社デンソー 半導体装置及びその製造方法
CN106252312A (zh) * 2015-06-11 2016-12-21 特斯拉汽车公司 具有堆叠端子的半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326325A (ja) 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP4567029B2 (ja) 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP5407198B2 (ja) 2008-07-02 2014-02-05 富士電機株式会社 電力変換装置のパワーモジュール
JP5557441B2 (ja) 2008-10-31 2014-07-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
JP5253430B2 (ja) * 2009-03-23 2013-07-31 株式会社豊田中央研究所 パワーモジュール
JP5557585B2 (ja) 2010-04-26 2014-07-23 日立オートモティブシステムズ株式会社 パワーモジュール
JP5520889B2 (ja) 2011-06-24 2014-06-11 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
KR101388857B1 (ko) 2012-06-29 2014-04-23 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조 방법
US8921989B2 (en) * 2013-03-27 2014-12-30 Toyota Motor Engineering & Manufacturing North, America, Inc. Power electronics modules with solder layers having reduced thermal stress
JP6215151B2 (ja) 2014-08-01 2017-10-18 日立オートモティブシステムズ株式会社 電力変換装置
JP6376917B2 (ja) * 2014-09-18 2018-08-22 日立オートモティブシステムズ株式会社 電子制御装置及び電動パワーステアリング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086438A (ja) * 2004-09-17 2006-03-30 Nichicon Corp 半導体モジュールのバスバー構造
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP2016162777A (ja) * 2015-02-26 2016-09-05 株式会社デンソー 半導体装置及びその製造方法
CN106252312A (zh) * 2015-06-11 2016-12-21 特斯拉汽车公司 具有堆叠端子的半导体器件

Also Published As

Publication number Publication date
US10090279B2 (en) 2018-10-02
US20180254262A1 (en) 2018-09-06
EP3370332B1 (en) 2020-10-28
MY185482A (en) 2021-05-19
CN108538806A (zh) 2018-09-14
EP3370332A1 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
US8951847B2 (en) Package leadframe for dual side assembly
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
US10483237B2 (en) Vertically stacked multichip modules
US20150380353A1 (en) Method of fabricating an integrated circuit device, and an integrated circuit device therefrom
EP2940726A1 (en) Semiconductor device
US11004777B2 (en) Semiconductor device assemblies
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
US11081472B2 (en) Stacked die multichip module package
US11854947B2 (en) Integrated circuit chip with a vertical connector
EP3474322B1 (en) Semiconductor device and method of manufacture
CN108538806B (zh) 具有减小的杂散电感的封装半导体器件和模块
US9655265B2 (en) Electronic module
CN114388480A (zh) 包括顶侧终端的无引线功率放大器封装和其制造方法
US11107753B2 (en) Packaging structure for gallium nitride devices
CN112234032A (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
US11031379B2 (en) Stray inductance reduction in packaged semiconductor devices
US20230361011A1 (en) Molded power modules
US20230052830A1 (en) Power circuit module
US20230245942A1 (en) Semiconductor device package with integral heat slug
US11462494B2 (en) Semiconductor device package having galvanic isolation and method therefor
US11984392B2 (en) Semiconductor package having a chip carrier with a pad offset feature
CN112997407B (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
US20220102263A1 (en) Semiconductor package having a chip carrier with a pad offset feature
CN117012743A (zh) 电子器件组件
CN112997407A (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant