CN114388480A - 包括顶侧终端的无引线功率放大器封装和其制造方法 - Google Patents

包括顶侧终端的无引线功率放大器封装和其制造方法 Download PDF

Info

Publication number
CN114388480A
CN114388480A CN202111139824.3A CN202111139824A CN114388480A CN 114388480 A CN114388480 A CN 114388480A CN 202111139824 A CN202111139824 A CN 202111139824A CN 114388480 A CN114388480 A CN 114388480A
Authority
CN
China
Prior art keywords
package
die
base flange
power
leadless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111139824.3A
Other languages
English (en)
Inventor
魏允
F·A·桑托斯
L·维斯瓦纳坦
S·D·马歇尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN114388480A publication Critical patent/CN114388480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及包括顶侧终端的无引线功率放大器封装和其制造方法。实施例公开了无引线功率放大器(PA)封装和用于制造具有顶侧终端的无引线PA封装的方法。在实施例中，所述方法包括提供导电柱支撑件和基部凸缘。至少第一射频(RF)功率管芯附接到所述基部凸缘的管芯安装表面并与所述柱支撑件电互连。另外提供柱触点，其中所述柱触点电耦合到所述柱支撑件并在封装高度方向上从所述柱支撑件伸出。所述第一RF功率管芯被围封在封装体中，所述封装体至少部分地限定与所述基部凸缘的下表面相对的封装顶侧表面。形成顶侧输入/输出端，所述顶侧输入/输出端可从所述封装顶侧表面接近，并且所述顶侧输入/输出端通过所述柱触点和所述柱支撑件与所述第一RF功率管芯电互连。

Description

包括顶侧终端的无引线功率放大器封装和其制造方法
技术领域
本公开的实施例大体上涉及微电子，并且更具体地说，涉及无引线功率放大器(PA)封装和用于制造具有顶侧终端的无引线PA封装的方法。
背景技术
功率放大器(PA)封装含有承载晶体管集成电路的至少一个半导体管芯，所述半导体管芯用于射频(RF)信号或功率放大目的，本文中称为“RF功率管芯”。例如，在多尔蒂(Doherty)PA封装的情况下，至少一个载波RF功率管芯和至少一个峰化RF功率管芯含于PA封装的主体内。载波和峰化RF功率管芯可安装到金属基部凸缘等导电基板，所述导电基板提供与管芯相应背侧的电接触，同时还潜在地充当辅助消耗在RF功率管芯的操作期间产生的过量的热的散热器。在某些情况下，PA封装可包括围封气腔的盖或覆盖件；术语“气腔”根据行业规约是指密封的含气腔。在其它情况下，PA封装可被制造成缺少此类气腔，而改为含有无空隙封装体，其中嵌入有封装RF功率管芯、任何其它封装微电子部件(例如，表面安装装置)以及焊线或其它互连特征。这后一种类型的PA封装通常被称作“包封”、“包覆模制”或“塑料”封装，其中在本文中主要使用术语“包覆模制”。如上文所指出，含于PA封装内的RF功率管芯或多个RF功率管芯可能易于在操作期间，具体地说，在以较高频率(例如，接近或超过3千兆赫)操作的载波RF功率管芯以及利用功率密集型技术制造的管芯(例如，分层氮化镓管芯结构)的情况下，产生过量的热。如果没有被充分耗散，则此类过量的热可能会在PA封装内积聚并限制RF功率管芯的性能。
发明内容
根据本发明的第一方面，提供一种用于制造无引线功率放大器(PA)封装的方法，所述方法包括：
提供导电柱支撑件和与所述导电柱支撑件间隔开的基部凸缘，所述基部凸缘具有管芯安装表面和在封装高度方向上与所述管芯安装表面相对的下凸缘表面；
将至少一第一射频(RF)功率管芯附接到所述基部凸缘的管芯安装表面；
将所述第一RF功率管芯和所述导电柱支撑件电互连；
在将所述第一RF功率管芯和所述导电柱支撑件电互连之前或之后，提供柱触点，所述柱触点电耦合到所述导电柱支撑件并在所述封装高度方向上从所述导电柱支撑件伸出；
将所述第一RF功率管芯围封在封装体中，所述封装体至少在很大部分上限定与所述下凸缘表面相对定位的封装顶侧表面；以及
形成顶侧输入/输出(I/O)端，所述顶侧输入/输出端可从所述封装顶侧表面接近并且通过所述柱触点和所述导电柱支撑件与所述第一RF功率管芯电互连。
在一个或多个实施例中，所述方法还包括产生所述封装体以围封所述第一RF功率管芯和所述柱触点的至少一部分，同时使所述柱触点的外端表面从所述封装顶侧表面暴露以形成所述顶侧I/O端的至少一部分。
在一个或多个实施例中，产生所述封装体包括：
将所述导电柱支撑件、所述基部凸缘、所述第一RF功率管芯和所述柱触点包封在厚度足以覆盖所述柱触点的包覆模制封装体中；以及
在包封所述导电柱支撑件、所述基部凸缘、所述第一RF功率管芯和所述柱触点之后，薄化所述包覆模制封装体以使所述封装顶侧表面处的所述柱触点的所述外端表面暴露。
在一个或多个实施例中，所述方法还包括：
将所述导电柱支撑件和所述基部凸缘提供为引线框的一部分，所述引线框还包括将所述导电柱支撑件和所述基部凸缘连接的牺牲引线框部分；以及
在将所述第一RF功率管芯围封在所述封装体中之后，单分所述引线框以移除所述牺牲引线框部分并使所述基部凸缘与所述导电柱支撑件电隔离。
在一个或多个实施例中，将所述引线框提供为引线框阵列的部分，所述引线框阵列还包括多个额外互连引线框；
其中所述方法还包括利用电镀过程对所述柱触点的端表面进行镀敷，在所述电镀过程期间，在单分所述引线框阵列之前通过所述引线框阵列向所述柱触点施加电位。
在一个或多个实施例中，所述方法还包括使所述封装体具有封装底侧表面，所述下凸缘表面通过所述封装底侧表面暴露以产生在所述封装高度方向上与所述顶侧I/O端基本相对定位的底侧热界面。
在一个或多个实施例中，所述第一RF功率管芯包括峰化RF功率管芯；并且
其中所述方法还包括：
产生所述无引线PA封装以具有包括峰化信号放大路径和载波信号放大路径的多尔蒂放大器架构；
在所述峰化信号放大路径延伸通过的第一管芯安装位置处将所述峰化RF功率管芯附接到所述基部凸缘；以及
另外在所述载波信号放大路径延伸通过的第二管芯安装位置处将载波RF功率管芯附接到所述基部凸缘。
在一个或多个实施例中，所述方法还包括将中心隔离壁连接到所述基部凸缘，使得所述中心隔离壁在所述第一管芯安装位置与所述第二管芯安装位置之间延伸。
在一个或多个实施例中，所述方法还包括：
将所述中心隔离壁电耦合到所述基部凸缘；以及
提供可从所述封装顶侧表面接近的接地端，所述基部凸缘通过所述中心隔离壁电耦合到所述接地端。
在一个或多个实施例中，所述中心隔离壁在封装长度方向上是细长的；并且
其中所述方法还包括提供侧向隔离翼，所述侧向隔离翼沿着基本上垂直于所述封装长度方向和所述封装高度方向的轴线从所述中心隔离壁延伸。
在一个或多个实施例中，所述方法还包括将所述侧向隔离翼定位成在所述峰化RF功率管芯或所述载波RF功率管芯上延伸，同时与所述峰化RF功率管芯或所述载波RF功率管芯间隔开在所述封装高度方向上测得的某一隔离间隙。
在一个或多个实施例中，所述中心隔离壁包括第一端部部分、第二端部部分和在所述第一端部部分与第二端部部分之间的中间部分；
其中所述方法还包括产生所述无引线PA封装以使得：(i)所述中心隔离壁的所述第一端部部分在第一对所述柱触点之间延伸，(ii)所述中心隔离壁的第二端部部分在第二对所述柱触点之间延伸，并且(iii)所述中心隔离壁的所述中间部分在所述峰化RF功率管芯与所述载波RF功率管芯之间延伸。
在一个或多个实施例中，所述中心隔离壁的所述第一端部部分和第二端部部分分别邻近所述封装体的第一侧壁和第二侧壁终止；并且
其中所述方法还包括选择所述基部凸缘以包括基本上平行于所述中心隔离壁且平行于所述封装体的所述第一侧壁和第二侧壁延伸的凸缘联接条。
根据本发明的第二方面，提供一种用于制造无引线功率放大器(PA)封装的方法，所述方法包括：
提供具有管芯安装表面的基部凸缘；
在第一管芯安装位置处将峰化射频(RF)功率管芯附接到所述基部凸缘，并在第二管芯安装位置处将载波RF功率管芯附接到所述基部凸缘；
将中心隔离壁连接到所述基部凸缘的所述管芯安装表面，使得所述中心隔离壁电耦合到所述基部凸缘并在所述第一管芯安装位置与所述第二管芯安装位置之间延伸；
将所述峰化RF功率管芯和所述载波RF功率管芯围封在封装体中，所述封装体具有与所述基部凸缘相对并基本上平行于所述管芯安装表面延伸的封装顶侧表面；以及
形成可从所述封装顶侧表面接近的顶侧输入/输出(I/O)接口，所述顶侧I/O接口包括通过所述中心隔离壁和所述基部凸缘电耦合到所述峰化RF功率管芯和所述载波RF功率管芯的顶侧接地端。
在一个或多个实施例中，所述方法还包括：
提供电耦合到所述峰化RF功率管芯和所述载波RF功率管芯的柱触点；以及
将所述柱触点、所述基部凸缘、所述峰化RF功率管芯、所述载波RF功率管芯和所述中心隔离壁包封在包覆模制封装体中，所述包覆模制封装体具有足以覆盖所述柱触点和所述中心隔离壁的上端表面的厚度；
其中形成包括从所述包覆模制封装体移除材料以使所述柱触点和所述中心隔离壁的所述上端表面通过所述封装顶侧表面暴露。
在一个或多个实施例中，所述方法还包括：
提供从所述中心隔离壁延伸的侧向隔离翼；以及
将所述侧向隔离翼定位成在所述峰化RF功率管芯或所述载波RF功率管芯上延伸。
根据本发明的第三方面，提供一种无引线功率放大器(PA)封装，包括：
基部凸缘，其具有管芯安装表面和在封装高度方向上与所述管芯安装表面相对定位的下凸缘表面；
导电柱支撑件，其与所述基部凸缘间隔开；
第一射频(RF)功率管芯，其附接到所述基部凸缘的所述管芯安装表面并与所述导电柱支撑件电互连；
柱触点，其电耦合到所述导电柱支撑件并在所述封装高度方向上从所述导电柱支撑件伸出；
封装体，其围封所述第一RF功率管芯并具有与所述下凸缘表面相对的封装顶侧表面，所述封装顶侧表面基本上平行于所述管芯安装表面而延伸；以及
顶侧输入/输出(I/O)端，其可从所述封装顶侧表面接近并且通过所述柱触点和所述导电柱支撑件与所述第一RF功率管芯电互连。
在一个或多个实施例中，所述封装体包括包覆模制封装体，所述包覆模制封装体具有至少部分地限定所述封装顶侧表面的外主表面；并且
其中所述顶侧I/O端包括沿着所述包覆模制封装体的所述外主表面暴露并且与所述外主表面基本共面的所述柱触点的末端表面。
在一个或多个实施例中，所述第一RF功率管芯包括峰化RF功率管芯；并且
其中所述无引线PA封装还包括：
中心隔离壁，其被安装到所述管芯安装表面并且电耦合到所述基部凸缘，所述第一RF功率管芯邻近于所述中心隔离壁的第一侧定位；以及
载波RF功率管芯，其邻近于所述中心隔离壁的第二相对侧定位。
在一个或多个实施例中，所述柱触点包括：
第一对柱触点，其邻近所述封装体的第一侧壁定位；
第二对柱触点，其邻近所述封装体的与所述第一侧壁相对的第二侧壁定位；并且
其中所述中心隔离壁包括：
第一端部部分，其在所述第一对柱触点之间延伸；
第二端部部分，其在所述第二对柱触点之间延伸；以及
中间部分，其位于所述第一端部部分与所述第二端部部分之间，所述峰化RF功率管芯和所述载波RF功率管芯位于所述中心隔离壁的所述中间部分的相对侧上。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
将结合附图在下文描述本发明的至少一个例子，图中相同标号表示相同元件，并且：
图1示意性地示出根据本公开的示例实施例的多路径放大器电路(此处指双向多尔蒂放大器电路)，所述电路的部分可利用无引线功率放大器(PA)封装实施；
图2是如根据本公开的示例实施例所示的包括顶侧输入/输出(I/O)接口、包覆模制封装体(以幻线示出)和顶侧终端隔离结构的无引线PA封装的等距视图；
图3和4分别是图2中示出的示例无引线PA封装的顶侧视图和底侧视图，其中包覆模制封装体隐藏不可见；
图5和6是图2到4中所示的示例无引线PA封装的相对侧视图，其中以轮廓示出包覆模制封装体；
图7和8是图2到6中所示的示例无引线PA封装的相对侧视图(相对于图5和6的侧视图围绕封装中心线旋转90度)，其中包覆模制封装体隐藏不可见；
图9到12示出图2到8的如所示的处于各个制造阶段并根据示例制造过程产生的示例无引线PA封装；
图13示出如根据示例实施例所示的其中图2到8的示例无引线PA封装可在反方向上安装于较大电子系统或组件内的一种方式；以及
图14是如根据本公开的另一示例实施例所示的包括顶侧I/O接口、包覆模制封装体(以幻线示出)和顶侧终端隔离结构的无引线PA封装的等距视图。
为说明简单和清晰起见，可省略众所周知的特征和技术的描述和细节，以避免不必要地使后续具体实施方式中描述的本发明的示例和非限制性实施例混淆不清。还应理解，除非另有说明，否则附图中出现的特征或元件未必按比例绘制。例如，图中某些元件或区域的尺寸可能相对于其它元件或区域而放大以提高对本发明的实施例的理解。
具体实施方式
本公开的实施例在上文简单描述的图式的附图中示出。在不脱离如所附权利要求书所阐述的本发明的范围的情况下，本领域的技术人员可预期对示例实施例的各种修改。术语“集成电路管芯”或“IC管芯”涵盖形成于含离散半导体材料的管芯上的集成无源装置、金属氧化物半导体电容器装置和其它此类电路元件；以及含有下文描述的类型的晶体管放大器电路等更复杂有源集成电路的含半导体材料管芯。
概述
下文描述功率放大器(PA)封装和用于制造包括顶侧输入/输出(I/O)接口和例如底侧热界面等其它独特特征的无引线PA封装的方法。对于无引线PA封装的给定实施例，顶侧I/O接口可包括与封装顶侧表面基本上共面或相对于封装顶侧表面可能略微凹入或凸起的端。如本文中所呈现，术语“封装顶侧表面”是指与PA封装内所含基部凸缘或类似管芯支撑基板相对定位的PA封装外主表面。如沿封装中心线截取，所述PA封装还包括与封装顶侧表面相对定位的封装底侧表面，所述封装中心线即与基部凸缘的管芯安装表面正交地延伸的轴线(对应于下文描述的“封装高度方向”)。此类方向术语在相对意义上使用，其中例如“上”、“顶侧”、“下”和“底侧”等术语根据与封装基部凸缘(或类似的管芯支撑基板)的相应接近度进行定义，应注意，给定的无引线PA封装可在三维空间中的任何方向上起作用。在这后一方面，当安装在包括于较大微电子系统或组件中的主板或其它印刷电路板(PCB)等电气布设的组件级基板上时，无引线PA封装的实施例可反方向安装。此外，无引线PA封装的实施例方便地制造为扁平无引线封装，即，具有基本平面的顶侧表面的无引线封装，顶侧I/O接口的各端或接触垫与所述顶侧表面大体上共面或齐平，再次应注意，各端或接触垫可相对于所述顶侧表面略微凹入或凸起，例如归因于在平面化或背部研磨步骤后对暴露的接触表面进行的镀敷。此类扁平无引线封装的示例包括双扁平无引线(DFN)封装或四方扁平无引线(QFN)封装。无引线PA封装的所述的这些实施例在PA封装包括顶侧I/O接口以及可能用于从PA封装提取过量的热的底侧热界面的情况下可拥有各种无引线形状因子，如下文进一步论述。
无引线PA封装的实施例被有利地制造成含有多尔蒂PA架构，并且照此主要在下文进行描述。无引线PA封装的实施例可被制造成拥有其它PA架构，然而，前提是所述PA封装含有用于功率或信号放大目的的至少一个承载晶体管的射频(RF)功率管芯。此外，在实施例中，除了充当PA封装的放大器区段或多个放大器区段的晶体管集成电路(IC)或多个晶体管IC之外，无引线PA封装还可含有额外电路系统。可利用另外含于无引线PA封装内的表面安装装置(SMD)等离散微电子部件和/或可能利用另外嵌入PA封装中的小PCB(或类似电气布设基板)来实现此类额外电路系统。然而，更常见的是，此类额外电路系统(当包含在PA封装的给定实例中时)形成于离散IC管芯上，所述离散IC管芯进一步包含在无引线PA封装中并安装到基部凸缘的支撑表面或“管芯安装表面”；但在某些情况下，此类额外电路系统还可能形成于具有单态或多级放大器电路系统的共同管芯上。因此，在各种实施方案中，额外IC管芯可包含于无引线PA封装的给定实例中并携带或承载IC特征，所述IC特征提供输入和/或输出阻抗匹配、晶体管偏置、谐波终止和其它此类功能的任何组合。因而一般来说，无引线PA封装的实施例可被描述为含有一个或多个IC管芯，其中至少一个IC管芯(并且通常至少两个IC管芯)采用RF功率管芯的形式。在多尔蒂PA架构的情况下，具体地说，封装IC管芯将通常包括定位在并行放大路径中的至少一个峰化RF功率管芯和至少一个载波RF功率管芯，所述并行放大路径呈在无引线PA封装内并行延伸的峰化和载波信号放大路径形式。
为了支持顶侧I/O接口的形成，给定PA封装可包括某些基本结构或基部元件，所述PA封装的其它部件在PA封装制造期间组装于所述基本结构或基部元件上。此类基本结构可包括例如基部凸缘和导电柱支撑件。在与基部凸缘的管芯安装表面共面的管芯安装平面中看的一个或多个方向上，导电柱支撑件与基部凸缘间隔开。为了制造效率，可将基部凸缘和导电柱支撑件初始地提供为具有牺牲引线框部分(例如，包括联接条(tie bar)、杆(spars)或类似连接区段)的引线框，所述牺牲引线框部分在大部分制造过程阶段期间以物理方式将基部凸缘和导电柱支撑件互连。随后，在形成PA封装体之后，在单分期间移除引线框的牺牲部分以将基部凸缘和导电柱支撑件(共同称作“基部结构”)电隔离。此外，此类引线框可被包括在更大的引线框阵列中，所述引线框阵列含有相对大量的互连引线框并且被全局处理以并行产生数个无引线PA封装。虽然在实施例中有可能将无引线PA封装的实例制造为气腔封装，但所述无引线PA封装将通常产生为含有包覆模制封装体的包覆模制封装或包封封装。在这后一情况下，在执行(下文描述的)某些处理步骤后，引线框阵列可包封于包覆模制板中，并且所述包覆模制板和所述引线框阵列(共同称为“包覆模制引线框阵列”)随后经受并行单分工艺。对包覆模制引线框阵列的单分会产生多个PA封装，每个PA封装含有由包覆模制板的单分件形成的包覆模制封装体和嵌入包覆模制封装体中的引线框的单分件(例如，基部凸缘和柱支撑件)。
在示例PA封装制造过程期间，初始地将基部结构(基部凸缘和导电柱支撑件)置于载体、工作台或类似临时支撑表面的上表面上。如上所指出，方便地而非基本地以引线框形式提供基部结构。包括至少一个RF功率管芯的一个或多个IC管芯随后附接到基部凸缘的管芯安装表面。在适当时，通过线接合或利用另一互连方法将IC管芯和柱支撑件电互连。在实施例中，柱触点以物理方式附接和电耦合到柱支撑件，其中柱支撑件的附接在PA封装的包封或包覆模制之前发生在任何合适的接合点处。在实施例中，柱触点可采用例如具有条状或柱状形状因子的金属件形式；如本文中所呈现，术语“金属”是指以重量百分比计主要由一种或多种金属构成的材料。作为具体例子，在实施例中，柱触点可以是铜(Cu)或其它金属块、棒或类似形式；术语“铜”是指以重量百分比计主要由Cu构成的金属材料。柱触点可利用导电接合材料连接到柱支撑件，所述导电接合材料例如导电管芯附接材料、焊料或烧结接合材料，下文描述所述材料的例子。在一个方法中，将导电接合材料(例如，含金属颗粒浆料)打印或以其它方式施加于柱支撑件或柱支撑件上的目标安装位置的选定部分，利用取放工具将柱触点置于期望位置中，并且进行固化以完成电气机械接合过程。而在另外的实施例中，柱触点可采用适于提供与顶侧I/O端的竖直互连的不同形式；例如，可将柱触点提供为在周围电介质主体中形成并从中穿过的导电特征或导电体。例如，在这后一情况下，可利用具有金属通孔、压印或类似导电特征的布设基板(例如PCB)片件提供一个或多个柱触点，以提供与顶侧I/O端的期望互连。
不论在制造过程期间提供柱触点的特定方式如何，柱触点被设定尺寸和定位以在封装高度方向上并朝向封装顶侧表面从柱支撑件伸出。在定位柱触点之后，通过形成封装体来限定封装顶侧表面，所述封装体即围封PA封装中所含的IC管芯和其它电活性部件的材料主体、结构或组件。如上所指出，无引线PA封装的实施例容易制造为包覆模制或包封封装，其包括其中嵌入有IC管芯、柱支撑件、柱触点和基部凸缘的包覆模制封装体。在其中并行制造数个PA封装的实施例中，可执行包覆模制过程以产生相对大的包覆模制板，所述包覆模制板具有覆盖柱触点的上末端的过量厚度或覆盖层；所述上末端即，从封装高度方向上看，距离基部凸缘最远的柱触点端部。然后，可利用背部研磨等合适的材料移除过程薄化包覆模制板以暴露柱支撑件的末端或表面并且至少部分地限定模制封装体的顶侧封装表面。以此方式通过顶侧封装表面暴露后，柱支撑件的上端表面形成封装顶侧I/O接口中包括的顶侧I/O端。在某些实施例中，可接着执行电镀以在顶侧I/O端上沉积镀敷饰面，这可包括柱触点的暴露表面以及在某些情况下包括下文进一步论述的“顶侧终端隔离结构”的暴露表面。当所述无引线PA封装与多个额外PA封装并行产生时，可通过将电位通过引线框阵列本身施加于柱支撑件且施加于顶侧终端隔离结构而执行电镀过程。以此方式，在本公开的至少一些实施方案中，不需要例如沉积焊球等额外的处理步骤就可将期望的镀层或多层镀敷系统容易地沉积到顶侧I/O接口的端上。接着，执行单分以将引线框阵列和模制板分为多个离散无引线PA封装，每个无引线PA封装包括顶侧I/O接口。
无引线PA封装的实施例被制造成包括顶侧终端隔离结构，即，导电结构，该结构提供屏蔽以在PA封装操作期间降低不合需要的电磁(EM)耦合，并且该结构电耦合到顶侧I/O接口中包括的(例如，接地)端。当提供时，顶侧终端隔离结构可包括至少一个中心分区或隔离壁，所述中心分区或隔离壁在给定无引线PA封装内的单独信号放大路径之间延伸。中心隔离壁本身可至少部分地由导电(例如，金属)材料构成，并且在无引线PA封装操作期间电耦合到接地；如本文中所呈现，术语“接地”是指在封装操作期间施加到顶侧I/O接口的端的电接地(或类似参考电压)。在一个可能的方法中，中心隔离壁可包括与基部凸缘相对的上端表面，所述上端表面以类似于上文结合柱触点所描述的方式沿着封装顶侧表面暴露，该方式例如通过背部研磨或以其它方式薄化(例如，较大包覆模制板中所含的)包覆模制封装体以显露中心隔离壁的上端表面。可通过例如利用导电(例如，烧结)接合材料将中心隔离壁附接到基部凸缘而将中心隔离壁电耦合到基部凸缘。基部凸缘继而可电耦合到封装RF功率管芯中包括的接地端；例如在多尔蒂放大器架构的情况下，峰化和载波RF功率管芯可利用导电接合材料电耦合到基部凸缘。因此，在此类实施例中，提供与载波和峰化RF功率管芯的接地端(例如，接合垫)的电连接，所述电连接穿过基部凸缘、穿过中心隔离壁并到达顶侧I/O接口中包括的接地端，所述接地端可至少部分地由可从无引线PA封装的顶侧表面接近的中心隔离壁的上表面限定。
如上所指出，在无引线PA封装具有多尔蒂放大器架构或布局的实施例中，峰化和载波RF功率管芯可定位在中心隔离壁的相对侧上。类似地，当峰化和载波信号放大路径中包括的任何额外封装电路元件或区段含于所述PA封装中时，此类额外电路元件也可定位在中心隔离结构的相对侧上。例如，可利用离散IC管芯来实现任何数目的阻抗匹配网络，所述IC管芯可部署在用于减小放大器信号路径之间的EM耦合的中心隔离壁的相对侧上，以增强PA封装的RF性能特性。另外或替代地，中心隔离壁可经过设定尺寸以在给定方向上横跨即使不是基本上全部PA封装体也是大部分PA封装体，所述给定方向例如其中所述中心隔离壁是细长的纵向方向。因此，中心隔离壁的实施例可包括：第一端部部分，其终止于或邻近封装体的第一侧壁并且定位在第一对柱触点(例如，沿着PA封装的第一边缘间隔开的两个输入柱触点)之间；中间部分，其在位于不同信号放大路径的IC管芯之间延伸并且划分所述IC管芯(例如，在多尔蒂布局情况下分隔峰化RF功率管芯和载波RF功率管芯)；以及第二相对端部部分，其终止于或邻近封装体的第二相对侧壁并且定位在第二对柱触点(例如，沿着PA封装的第二边缘间隔开的两个输出柱触点)之间。另外，可产生基部凸缘以包括延伸部或“凸缘联接条”，如在封装高度方向上在PA封装上向下查看发现，所述延伸部或“凸缘联接条”基本上平行于中心隔离壁且在所述中心隔离壁下方延伸。此外，凸缘联接条可延伸到PA封装体的相对外边缘或侧壁以允许引线框形式或引线框阵列中的基部凸缘的互连，如先前所描述。
可通过形成顶侧终端隔离结构来提供额外电隔离，所述顶侧终端隔离结构另外包括在侧向方向上——即，沿着基本上平行于基部凸缘的管芯安装表面的轴线并基本上垂直于中心隔离壁沿其为细长形的轴线——从接地隔离壁延伸的一个或多个伸出部、鳍片或横壁。例如，如向下查看在基部凸缘的管芯安装表面上所见，顶侧终端隔离结构可包括从中心隔离壁伸出并进入单独的(例如，载波和峰化)信号放大路径的一个或多个侧向隔离翼。此类侧向隔离翼可在基部凸缘的管芯安装表面上方相隔某竖直隔离间隙悬置或凸起，所述竖直隔离间隙可在其中PA封装被制造成具有包覆模制封装体的实施例中填充有包封物或包覆模制材料。此外，在某些情况下，侧向隔离翼可在PA封装内所含的一个或多个RF功率管芯(例如，载波和峰化RF功率管芯)上延伸，并且具有以与RF功率管芯的邻近表面极为接近的非接触关系定位的下边缘(同样，术语“下”相对于与基部凸缘的接近度来定义)。归因于此类定位，可实现RF功率管芯的输入端或侧与输出端或侧之间的增强隔离，具体地说，因为侧向隔离翼可各自至少部分地由通过中心隔离壁电耦合到PA封装的接地端的导电材料构成。在实施例中，侧向隔离翼和中心隔离壁可提供为单一件或整体结构；而在其它实施例中，情况可能并非如此。在利用线接合互连RF功率管芯以达到增强的隔离益处时，侧向隔离翼可另外拥有足以超过峰值焊线高度的高度。在实施例中，例如当PA封装另外含有承载输入侧和/或输出侧阻抗匹配网络的一个或多个离散IC管芯时，可同样地提供额外侧向隔离翼以在PA封装中可能包括的其它IC管芯上延伸并提供额外管芯特定I/O焊线隔离。
在上述方式中，可利用具成本效益的改进型可靠制造过程来将PA封装制造成具有紧凑的无引线形状因子和增强的隔离能力。作为又一益处，PA封装的实施例可通过包括独特的底侧热界面而提供增强的热性能。如本文中所呈现，术语“底侧热界面”是指沿着无引线PA封装的底侧表面暴露的外部可接近界面，可通过该界面迅速从无引线PA封装的主体，并且具体地说，从邻近PA封装内一个或多个RF功率管芯(以及可能其它产热部件)的位置，提取过量的热。底侧热界面可以是例如在PA封装底侧处暴露并且可与所述底侧基本共面的金属基部凸缘或其它基板(例如，带压印的小PCB或无芯基板)的下主表面。当PA封装安装在较大电子组件或系统内时，可使底侧热界面暴露(未覆盖)以允许与周围环境的对流热传递。然而，更有用地，当PA封装安装在较大电子组件内时，底侧热界面可热耦合到组件级散热器以进一步促进过量的热从PA封装流出并使所述过量的热耗散到周围环境中。此类组件级散热器可以是例如鳍片阵列、金属底架，或适于吸收从PA封装提取的过量的热并将过量的热以对流方式传递或释放到周围环境的另一导热结构。另外在PA封装的顶侧I/O接口与主板等组件级基板之间形成电连接，当PA封装安装在较大电子组件或系统内时，所述PA封装以反方向安装到所述主板。因此，在一般意义上，可在第一一般方向上(通过底侧热界面)以传导方式从PA封装提取热，而在第二相对方向上通过顶侧I/O接口与PA封装交换电信号。
考虑到由本公开的实施例提供的增强的热性能和隔离能力，当前公开的无引线PA封装非常适合用于受益于可靠性提高、系统成本最小化、无线电体积缩减以及热耗散更大的应用，例如大规模多输入/多输出(mMIMO系统)。所述PA封装还非常适合结合通常易于产生过量热的高功率密度管芯技术(具体地说，在多尔蒂PA架构情况下用以制造载波RF功率管芯时)使用。此类高性能管芯的例子包括分层基部管芯结构，例如分层氮化镓(GaN)结构和分层砷化镓(GaAs)结构；以及利用某些高电阻基板制造的IC管芯，所述基板例如高电阻块硅(Si)基板、绝缘体上硅(SOI)基板以及基于金刚石和基于玻璃的基板。现将结合图1到8描述具有顶侧I/O接口和其它独特特征(例如，顶侧终端隔离结构)的第一示例无引线PA封装，而用于制造与多个类似或相同PA封装结合的此类PA封装的示例方法进一步在下文结合图9到12论述。下文结合图13论述可将图2到8中所示的无引线PA封装反方向安装在较大电子组件或系统内的一个方式。最后，下文结合图14阐述具有顶侧I/O接口和顶侧终端隔离结构的无引线PA封装的第二示例实施例。
包括顶侧终端的无引线功率放大器封装的总体论述
图1是根据本公开的示例实施例所示的多尔蒂PA电路20的示意图。可以图1中大体上勾勒的PA封装22等PA封装的形式提供多尔蒂PA电路20的一个或多个部分。可产生无引线PA封装22以包括无引线顶侧I/O接口24、26、28、30、32，其中顶侧I/O接口24、26、28、30、32中包括的各端或触点暴露于PA封装22的PA封装体34的顶侧封装表面处，所述顶侧封装表面例如PA封装体34的外主表面，其可(但未必)具有大体上在坐标图例36的X-Y平面中延伸的基本平面的或“平坦的”拓扑结构。在当前的例子中，具体地说，将无引线PA封装22实现为具有第一组输入端24、30、第二组输出端26、32和至少一个接地端28的DFN封装。在另外的实施例中，可将无引线PA封装22制造成具有其它顶侧I/O接口布局，并依据例如PA封装体34内所含的微电子部件(主要是IC管芯)的数目和类型、使用的封装部件布局和互连方案以及其它设计因素而采用各种其它形状因子。下文阐述PA封装22的示例实现形式的额外描述。然而，首先更详细地描述多尔蒂PA电路20以提供其中可更好地理解PA封装22的实施例的说明性非限制性上下文。
在示出的例子中，多尔蒂PA电路20包括输入节点38、输出节点40以及节点38、40之间的功率分配器42(或功分器)。多尔蒂PA电路20还包括载波(主)信号放大路径和至少一个峰化(辅)信号放大。功率分配器42被配置成将输入节点38处接收到的输入RF信号的功率分成分别沿着载波信号放大路径和峰化信号放大路径引导的载波部分和峰化部分。载波和峰化信号放大路径并行延伸，直到随后在电耦合到电路输出节点40的功率组合器44处重组。如由图1中标记为“APCS”的第一箭头48所标识，载波信号放大路径的一部分延伸穿过无引线PA封装22。类似地，如由标记为“APPS”的第二箭头50所标识，峰化信号放大路径的一部分与所述载波信号放大路径(箭头48)并行地同样延伸穿过PA封装22。在其中安装了多尔蒂PA电路20的较大组件或系统的操作期间，电负载46直接或通过任何数目的额外电路元件(例如，未示出的阻抗变换器)耦合到电路输出节点40。多尔蒂PA电路20非常适合并入在较大的未示出的PA系统(例如，蜂窝基站或其它无线通信系统)中，其中负载46从多尔蒂PA电路20接收放大的RF信号以用于随后经由天线阵列进行的空中辐射。
无引线PA封装22含有定位在载波信号放大路径48中的载波放大器52以及定位在峰化信号放大路径50中的峰化放大器54。放大器52、54各自包括用于放大传导通过放大器52、54的RF信号的至少一个功率晶体管IC。每个功率晶体管IC可制造在半导体管芯56、57上，并且具有单级配置或多级配置。在实施例中，可利用以下晶体管技术中的任一项技术实施放大器52、54中的任一个或两个的所有放大器级(或最终放大器级)：基于硅的场效应晶体管(例如，横向扩散金属氧化物半导体FET或LDMOS FET)或III-V族FET(例如，氮化镓(GaN)FET、砷化镓(GaAs)FET、磷化镓(GaP)FET、磷化铟(InP)FET或锑化铟(InSb)FET，或另一类型的III-V族晶体管)。当例如多尔蒂PA电路20具有对称配置时，载波晶体管IC与峰化晶体管IC可大小相同。或者，载波晶体管IC和峰化晶体管IC可在各种不对称多尔蒂配置的情况下大小不等；应理解，如在此上下文中出现的术语“大小”用于指代功率晶体管IC的有效外围或总有效栅极宽度。在不对称多尔蒂配置中，具体地说，峰化晶体管IC可大于载波晶体管IC某一倍数。例如，峰化晶体管IC可以是载波晶体管IC的大小的两倍，使得峰化晶体管IC的载流能力是载波晶体管IC的大约两倍。还可利用除了2:1的比率之外的峰化与载波放大器IC大小比率。为了方便解释，并且为了反映FET主要用于产生PA装置的实情，前述段落和本文档整体主要聚焦于利用FET实施的(例如，多尔蒂)PA装置的实施方案。然而，在本公开的替代实施例中，可利用包括双极晶体管的其它晶体管类型来实施。因而总的来说，本公开的实施例不限于结合任何特定晶体管类型或管芯技术进行使用。
在电路操作期间，多尔蒂PA电路20的载波放大器52可被偏置以在AB类模式下工作，而峰化放大器54被偏置以在C类模式下工作。在低功率电平下(例如，当施加于输入节点38的输入信号的功率小于峰化放大器54的接通阈值电平时)，多尔蒂PA电路20在低功率或退避模式下操作。在低功率(退避)模式下，载波放大器52可以是将电流供应到负载46的唯一放大器。然而，当输入信号的功率超过峰化放大器54的阈值电平时，多尔蒂PA电路20转变成在满功率或高功率模式下操作，其中载波放大器52和峰化放大器54同时将电流供应到负载46。此时，峰化放大器54在功率组合器44处提供有源负载调制，从而允许载波放大器52的电流输出的持续的基本线性增大。另外，由于多尔蒂PA电路20在满功率模式下操作，在此期间，放大器52、54同时向负载46供应电流，因此功率分配器42相应地在信号放大路径之间分配输入信号功率。当多尔蒂PA电路20具有对称多尔蒂PA配置时，功率分配器42可按基本等同的方式分配功率，使得大约二分之一的输入信号功率被提供到每个信号放大路径(箭头48、50)。在其它情况下，例如当多尔蒂PA电路20具有不对称多尔蒂PA配置时，功率分配器42可被配置成在信号放大路径(箭头48、50)之间不相等地分配功率。基本地，功率分配器42随后对输入节点38处供应的输入RF信号进行划分，其中划分的信号部分随后沿着载波或“主”信号放大路径(箭头48)和峰化或“辅”信号放大路径(箭头50)单独地放大。
在示出的例子中，多尔蒂PA电路20还包括两个输入阻抗匹配电路或网络58、60以及两个输出阻抗匹配电路或网络62、64。适当时，匹配网络58、60、62、64可用于使电路阻抗朝向负载阻抗或源阻抗递增地增大。在某些实施方案中，匹配网络58、60、62、64可各自完全或部分地在PA封装22内部实施。例如，如图1中所指示以及在下文结合图2到14描述的对应例子中，输入匹配网络58、60可包含在PA封装22中；例如，输入阻抗匹配网络58可在PA封装22中包含的离散IC管芯上实施并位于中心隔离壁66(下文描述)的第一侧(“载波侧”)上，而输入阻抗匹配网络60同样在PA封装22中另外包含的离散IC管芯上实施并位于中心隔离壁66的第二相对侧(“峰化侧”)上。相比之下，在此类实施方案中，输出阻抗匹配网络62、64可在印刷电路板(PCB)或安装PA封装22的另一组件级基板上实施，其中利用IC管芯、表面安装装置(SMD)或组件级PCB本身中形成的电路元件的任何组合来实施网络62、64。在其它情况下，匹配网络58、60、62、64中的全部匹配网络、没有一个匹配网络或不同的匹配网络子集可集成到PA封装22中。因此，一般在实施PA封装22和多尔蒂PA电路20时会有较大程度的设计灵活性。另外，在更复杂的实施例中，功率放大器52、54中的任一个或两个功率放大器可实施有多个并行放大路径(而非具有单个放大路径)。例如，在示例不对称多尔蒂配置中，载波放大器52可实施有两个(或更大数目的)并行放大路径，而峰化放大器54实施有三个(或某一其它数目的)并行放大路径。另外，在N路多尔蒂放大器(N>2)的情况下，PA封装22可含有不同配置或等级的多个峰化放大器。
在图1的相对简单的例子中，多尔蒂PA电路20具有标准负载网络配置。因此，输入侧电路部分被配置成使得在例如多尔蒂PA电路20的中心操作频率下，相对于供应到载波放大器52的输入信号，供应到峰化放大器54的输入信号被延迟90度。为确保载波输入RF信号和峰化输入RF信号在放大器52、54处的到达具有大约90度的相移，可将第一相位延迟元件68并入到多尔蒂PA电路20中以向峰化输入信号提供约90度的相位延迟。例如，相位延迟元件68可包括四分之一波长传输线，或具有约90度的电长度的另一合适类型的延迟元件。为了补偿载波放大路径与峰化放大路径(箭头48、50)之间在放大器52、54的输入处的所得90度相位延迟差并由此确保放大后的信号同相到达功率组合器44，输出侧电路部分被类似地配置成对载波放大器52的输出与功率组合器44之间的信号施加约90度的相位延迟。这可通过提供额外相位延迟元件70来实现。虽然多尔蒂PA电路20在所示实施例中具有标准负载网络配置，但在其它实施方案中可能有其它负载网络配置。例如，在替代实施方案中，多尔蒂PA电路20可改为具有替代(或“相反的”)负载网络配置。在此情况下，输入侧电路部分可被配置成使得在多尔蒂PA电路20的中心操作频率下，相对于供应到峰化放大器54的输入信号，供应到载波放大器52的输入信号被延迟90度。相应地，输出侧电路部分可被配置成对峰化放大器52的输出与功率组合器44之间的信号施加约90度的相位延迟。
无引线PA封装22被制造成包括顶侧I/O接口24、26、28、30、32。此外，如由图1的右下方呈现的图例72所指示，顶侧I/O接口24、26、28、30、32可包括以下“终端”或端：(i)输入端24、30；(ii)输出端26、32；以及(iii)至少一个中心接地端28。顶侧I/O接口24、26、28、30、32的端可从无引线PA封装22的封装顶侧表面接近，从而有助于利用各种表面安装方法将PA封装22安装在较大电子系统或组件中，如下文结合图13进一步论述。如下文详细论述，端24、26、30、32可由数个细长柱触点74的暴露末端表面形成，所述数个细长柱触点74在封装高度方向(对应于坐标图例36的Z轴)上从导电柱支撑件76延伸。柱触点74和柱支撑件76由导电材料构成；并且在某些实施例中，一些或全部柱触点74可与其相关联导电柱支撑件76一体地形成为单一件或整体(例如，金属)件。然而，更常见地，利用通过使用导电接合材料以及在某些情况下使用烧结接合材料安装到柱支撑件76的细长金属块、棒或类似导电结构来实现柱触点74。因此，产生从限定顶侧端24、26、30、32的柱支撑件76的上端表面延伸到相关联柱支撑件76的导电路径。柱支撑件76继而电耦合到无引线PA封装22中所含的IC管芯的适当端(例如，接合垫)。同样地，或是通过线接合或是利用另一互连技术，例如用于利用导电油墨形成共形迹线的三维打印技术，在输入匹配网络58、60与RF功率管芯56之间形成电互连。下文结合图2到8提供对柱触点74和柱支撑件76的额外描述。
继续参考图1，无引线PA封装22还含有顶侧终端隔离结构66、84。虽然能够采用广泛范围的形式，但在示出的例子中，顶侧终端隔离结构66、84包括上述中心隔离壁66以及数个侧向隔离翼84。此外，在图1的示意图中，中心隔离壁66和侧向隔离翼84的尺寸标定和定位是在一般概念意义上绘制的，下面结合图2到8论述封装内隔离结构66、84的更逼真例子。针对第一中心隔离壁66，PA封装22的此特征可采用导电(例如，金属)鳍片状主体或零部件的形式，此特征在封装高度方向(同样，对应于坐标图例36的Z轴)上从PA封装22的顶侧表面处或附近的位置朝向PA封装22中另外所含的上述基部凸缘78的管芯附接表面延伸。在实施例中，中心隔离壁66可在壁-凸缘界面处通过例如利用烧结接合材料或另一导电接合材料进行的接合来以物理方式附接和电耦合到基部凸缘78。如由图例72中标识的交叉影线图案所指示，可能连同侧向隔离翼84的上端表面或脊部的类似暴露一起，中心隔离壁66的上端表面或脊部(即，处于离基部凸缘78的管芯安装表面最远处的中心隔离壁66的表面)可沿着PA封装22的顶侧表面暴露以限定顶侧接地端。如下文进一步论述，这些暴露表面可被电镀或保持裸露；应注意，中心隔离壁66、侧向隔离翼84(如果暴露)和柱触点74的表面在镀敷或以其它方式涂布有一层或多层导电材料时被视为在封装顶侧表面处或沿着封装顶侧表面暴露(并且因此可从封装顶侧表面接近)。
凭借上述结构布置，中心隔离壁66在顶侧I/O接口24、26、28、30、32的接地端与可嵌入封装体34下部部分中的基部凸缘78之间提供相对庞大的电路径。此外，考虑到顶侧终端隔离结构66、84的相对昂贵的表面积，如在坐标图例36的X-Y平面中所测，当PA封装22安装在较大的电子系统或组件内时，相对大的表面积用于接合和导电。RF功率管芯56还可包括接地端或接合垫，所述接地端或接合垫例如通过利用烧结金属(例如，含银(含Ag)接合层)等导电接合材料将RF功率管芯56附接到基部凸缘78的管芯安装表面而电耦合到基部凸缘78。因此，形成稳健的电接地路径，所述电接地路径从PA封装22的顶侧接地端28(同样，由顶侧终端隔离结构66、84的上部暴露的镀敷或非镀敷表面限定)延伸穿过中心隔离壁66的主体、穿过基部凸缘78并且延伸到RF功率管芯56和集成于RF功率管芯56中的晶体管IC电路(峰化和载波放大器)的相应接地端。此外，如在图1中可见，承载载波晶体管IC 52的载波RF功率管芯56以及承载峰化放大器IC 54的峰化RF功率管芯56定位于中心隔离壁66的相对侧上。作为接地的导电结构，中心隔离壁66在RF功率管芯56之间提供EM屏蔽以降低或消除载波晶体管IC 52与峰化放大器IC 54之间不合需要的EM耦合。此外，如图1中所指示，中心隔离壁66可从邻近第一封装侧壁80的位置延伸到邻近PA封装22的第二相对封装侧壁82的位置。因此，中心隔离壁66可横跨信号放大路径48、50的基本整个长度；以及横跨可能PA封装22的即使不是基本整个长度也是大部分的长度，如沿着坐标图例36的X轴所测量。
因此，可将中心隔离壁66描述为具有：在第一对柱触点(对应于顶侧端24、30)之间延伸的第一端部部分；在第二对柱触点(对应于顶侧端26、32)之间延伸的第二端部部分；以及位于第一端部部分与第二端部部分之间的中间部分，其中承载载波放大器52的RF功率管芯56和承载峰化放大器54的RF功率管芯56位于中心隔离壁的中间部分的相对侧上。因此，中心隔离壁66沿着封装长度方向(对应于坐标图例36的X轴)提供全面或彻底的EM屏蔽。此外，在实施例中，在封装高度方向(对应于坐标图例36的Z轴)上，中心隔离壁66可延伸远离基部凸缘78的管芯安装表面并且充分延伸到PA封装22的顶侧表面。因此，在此类实施例中，中心隔离壁66另外提供邻近封装侧壁80定位的顶侧端24、30(和对应柱触点74)之间的EM隔离，从封装宽度方向(对应于坐标图例36的Y轴)看，所述顶侧端24、30(和对应柱触点74)被壁66的第一居间端部部分分开。类似地，中心隔离壁66另外提供顶侧端26、32(和对应柱触点74)之间的EM隔离，从封装宽度方向看，所述顶侧端26、32(和对应柱触点74)被壁66的第二端部部分分开。因此，在载波信号放大路径(箭头48)与峰化信号放大路径(箭头50)之间，中心隔离壁66沿着这些路径的相应全部或基本全部部分提供EM屏蔽或隔离。
如上文所指示，PA封装22的实施例可被制造成包括在侧向方向(对应于“封装宽度方向”并且平行于坐标图例36的Y轴)上从中心隔离壁66延伸的一个或多个隔离鳍片、横壁或翼84。当提供时，侧向隔离翼84可在基部凸缘78的管芯安装表面上方相隔某一设定竖直间隔或隔离间隙悬置。尽管图1中未示，但为了清楚起见，承载输入匹配网络58、60的IC管芯和/或承载放大器IC 52、54的RF功率管芯56可定位在侧向隔离翼84底下，使得每个隔离翼84以与每个管芯的中间部分或中心段紧密但非接触的接近度延伸。同时，如在封装高度方向(对应于坐标图例36的Y轴)上所测量，隔离翼84可具有足以延伸到与中心隔离壁66的上端表面邻近并且可能基本共面的上终端点的高度。此外，在其中IC管芯之间的各种电互连由线接合形成的实施例中，与在峰值焊线高度取得的焊线相比，侧向隔离翼84的上端表面(同样，从封装高度方向上看，处于离基部凸缘78最远处的隔离翼84的表面)可处于更接近封装顶侧表面之处(并且，实际上可与所述封装顶侧表面基本共面)。考虑到此定位，并另外考虑到侧向隔离翼84与接地中心隔离壁66电耦合(并且可能一体地形成)，每个隔离翼84可在承载电路52、54、58、60的管芯的输入侧端与输出侧端(接合垫)之间以及与各端电耦合的焊线之间提供额外的电隔离或屏蔽。尽管有这些优势，但在替代实施例中，可从PA封装22省略侧向隔离翼84以及可能中心隔离壁66。
现转而参看图2到8，从一系列视角示出无引线PA封装22(图1)的示例实施方案，并在下文称作“无引线PA封装86”。在此特定例子中，将无引线PA封装86制造为包括包覆模制封装体88的包覆模制封装或包封封装，所述包覆模制封装体88具有在封装高度方向(对应于坐标图例94的Z轴)上相对的封装顶侧表面90和封装底侧表面92(图4)。包覆模制封装体88在无引线PA封装22的各种内部结构或部件的上方和周围形成，所述内部结构或部件包括基部凸缘96和多个柱支撑件97到100(大体上分别对应于图1所示的基部凸缘78和柱支撑件76)。在图2到8中至少部分地以幻线绘制包覆模制封装体88或使其隐藏不可见，以更清晰地示出无引线PA封装22的内部；然而，另外示出其中嵌入有基部凸缘96和柱支撑件97到100的下部电介质主体部分102。如下文结合图9到12更充分地描述，下部电介质主体部分102可与包覆模制封装体88的其余部分一体地形成为单个包覆模制体。在替代实施例中，可经由初始包覆模制过程形成下部电介质主体部分102，而包覆模制封装体88的其余部分随后利用第二包覆模制过程形成。作为另一种可能性，下部电介质主体部分102可以不进行包覆模制，而是由陶瓷、PCB树脂或另一电介质材料构成；在这种情况下，下部电介质主体102、基部凸缘96和柱支撑件97到100最初可作为预制结构产生；例如，在这种情况下，预制基板可作为单个单元或以互连板形式从供应商处购买或以其它方式获得。
基部凸缘96包括上表面104(在本文中称为“管芯安装表面104”)和相对的下凸缘表面106。多个IC管芯108到111附接到在基部凸缘96的管芯安装表面104上分布的不同位置，在无引线PA封装86的至少一些实施例中，所述管芯安装表面104可基本上平行于封装顶侧表面90而延伸。在示出的其中无引线PA封装86具有多尔蒂放大器架构并且大体上对应于上文结合图1描述的无引线PA封装22的例子中，在PA封装86中含有四个IC管芯108到111：(i)承载载波侧输入匹配网络的第一IC管芯108(本文称为“MNCS管芯108”)；(ii)承载峰化侧输入匹配网络的第二IC管芯109(本文称为“MNPS管芯109”)；(iii)承载载波放大器IC的第三IC管芯110(本文称为“载波RF功率管芯110”)；以及(iv)承载峰化放大器IC的第四IC管芯111(本文称为“峰化RF功率管芯111”)。MNCS管芯108和载波RF功率管芯110定位在载波信号放大路径中，所述载波信号放大路径延伸穿过无引线PA封装86并且由图3的上部部分中示出的第一箭头112表示。相反地，MNPS管芯109和峰化RF功率管芯111定位在载波信号放大路径中，所述载波信号放大路径同样延伸穿过PA封装86并且由图3的下部部分中示出的第二箭头112表示。
数个柱触点116到119和中心隔离壁120另外嵌入包覆模制封装体88中。如下文所论述，柱触点116到119和中心隔离壁120的上端表面可沿着封装顶侧表面90暴露以限定顶侧I/O接口121、122、123、124、125。在示出的例子中，具体地说，柱触点116的上端表面限定顶侧载波输入端121，柱触点117的上端表面限定顶侧载波输出端122，柱触点118的上端表面限定顶侧峰化输入端123，柱触点119的上端表面限定顶侧峰化输出端124，并且中心隔离壁120的上端表面限定顶侧接地端125。具体地说，顶侧接地端125可另外由从中心隔离壁120延伸的数个横壁结构或“侧向隔离翼”126到129的暴露上表面或脊部限定；但在其中侧向隔离翼126到129在突破封装顶侧表面90之前在高度方向上终止(或当完全从无引线PA封装86省去侧向隔离翼126到129时)的替代实施例中，情况可能并非如此。在实施例中，限定顶侧端121、122、123、124、125的柱触点116到119和中心隔离壁120的上端表面可镀敷或以其它方式涂布有至少一层导电材料。在其它实施例中，限定顶侧端121、122、123、124、125的柱触点116到119和中心隔离壁120的上端表面可保持裸露或未镀敷。在任一情况下，限定顶侧端121、122、123、124、125的柱触点116到119和中心隔离壁120的上端表面在可从封装顶侧表面90接近以与主板或其它组件级基板上提供的对应电接口电连接时被视为暴露，如下文结合图13更充分地论述。
柱触点116到119各自附接到柱支撑件97到100并且在封装高度方向上从柱支撑件97到100向上伸出。柱触点116到119可各自在封装高度方向上为细长的，并且具有足够高度以从柱支撑件97到100延伸到封装顶侧表面90。在实施例中，柱触点116到119的高度(在图5和6中由第一箭头140标识)可超过并且可能至少是基部凸缘96的高度或厚度的两倍，如在封装高度方向所测量并且如由图5和6中的第二箭头142所指示。在示出的例子中，中心隔离壁120(当提供时)的高度可同样超过基部凸缘96的高度或厚度，并且可基本上等同于柱触点116到119的相应高度。中心隔离壁120沿着其长度进一步延长，并且可延伸即使不是无引线PA封装86的基本整个长度也是大部分的长度，如在封装长度方向(对应于坐标图例94的X轴)上所测量。因此，中心隔离壁120可从邻近包覆模制封装体88的第一侧壁的第一位置起在柱触点116、117之间延伸跨越基部凸缘96的加宽部分、在柱触点118、119之间延伸并且延伸到包覆模制封装体88的第二相对侧壁。换句话说，中心隔离壁120包括定位在一对柱触点116、117之间的第一端部部分、定位在MNCS管芯108与MNCS管芯109之间以及载波RF功率管芯110与峰化RF功率管芯111之间的中间部分，以及定位在一对柱触点118、119之间的第二端部部分。
中心隔离壁120接合到基部凸缘96的管芯安装表面104；并且在实施例中，中心隔离壁120可利用烧结接合材料等导电接合材料电耦合到基部凸缘96。如图4中最清晰地示出，产生基部凸缘96以包括主体，两个延伸部或“凸缘联接条”130在相反方向上从所述主体延伸。凸缘联接条130位于中心隔离壁120底下(如向下查看在基部凸缘96的管芯安装表面104上所见)，基本上平行于中心隔离壁120而延伸，并且可充分延伸到(并且因此突破)邻近柱触点116到119的相对封装侧壁。当存在时，凸缘联接条130提供至少两个益处。首先，凸缘联接条130提供增大的表面积以用于沿着隔离壁120的整个或基本整个长度与中心隔离壁120(例如，冶金)接合，以在此界面处提供高强度、低电阻的接点。第二，凸缘管芯条130有助于将基部凸缘96提供为引线框，所述引线框还包括柱支撑件97到100。下文结合图9论述此类引线框的例子。
不同组的焊线132到138用于导电柱支撑件96到100和IC管芯108到111。例如，并且首先参考无引线PA封装86的载波信号放大侧，第一组焊线132将柱支撑件94电耦合到MNCS管芯108的输入垫；第二组焊线133将MNCS管芯108的输入和输出垫电耦合到载波RF功率管芯110的输入垫；并且第三组焊线134将载波RF功率管芯110的输出垫电耦合到柱支撑件94。类似地，参考无引线PA封装86的峰化信号放大侧，第四组焊线135将柱支撑件96电耦合到MNPS管芯109的输入垫；第四组焊线136将MNPS管芯109的输入和输出垫电耦合到峰化RF功率管芯111的输入垫；并且第六组焊线137将峰化RF功率管芯111的输出垫电耦合到柱支撑件100。以此方式，导电载波信号放大路径(图3的箭头112)形成为从顶侧端121延伸，穿过柱触点116、穿过柱支撑件97且最终到达载波RF功率管芯110；并且从载波RF功率管芯110延伸，穿过柱支撑件98、穿过柱触点117且到达顶侧端122。在类似方面，导电峰化信号放大路径(图3的箭头114)形成为从顶侧端123延伸，穿过柱触点118、穿过柱支撑件99且最终到达峰化RF功率管芯111；并且从峰化RF功率管芯111延伸，穿过柱支撑件100、穿过柱触点119且到达顶侧端124。给定中心隔离壁120在封装长度(X轴)和封装高度(Z轴)方向上的定位和尺寸标定，中心隔离壁120提供横跨基本整个信号放大路径之间的封装内EM屏蔽以优化RF性能。相对于焊线132到138，中心隔离壁120被赋予足够的热而超过沿着整个载波和峰化信号放大路径截取的峰值焊线高度。因此，通过中心隔离壁120，在多尔蒂PA封装86的载波区段与峰化区段之间提供隔离，同时实现RF功率管芯110、111的顶侧终端接地。
如上文所指示，无引线PA封装22的实施例可被制造成包括在侧向方向(对应于“封装宽度方向”并且平行于坐标图例94的Y轴)上从中心隔离壁120延伸的一个或多个侧向隔离翼126到129。当提供时，侧向隔离翼126到129可在基部凸缘78的管芯安装表面上方相隔设定的竖直间隔或隔离间隙而悬置，如图5到8中最清晰地示出。如向下查看在基部凸缘96的管芯安装表面104上所见，侧向隔离翼126到129定位成在IC管芯108到111上延伸，同时以非接触关系悬置在IC管芯108到111上方。如在图7和8中最清晰地示出，侧向隔离翼126到129可各自在给定IC管芯108到111的输入垫与输出垫之间延伸，以在连接到该IC管芯的输入垫和输出垫的特定焊线132到138之间提供EM隔离。提供足够的间隔以容纳后跟着焊线132到138的拱形路径，但焊线132到138与侧向隔离翼126到129之间无接触，同样应注意，所描绘的结构嵌入包覆模制封装体88中(在图7和8中隐藏不可见)。关于将MNPS管芯109电耦合到峰化RF功率管芯111的焊线136(图7)，具体地说，一个或多个焊线136可从管芯109、110在与基部凸缘96相对的方向上向上延伸并进入侧向隔离翼128、129之间的空间区域中。以类似方式，将MNCS管芯108电耦合到载波RF功率管芯110的一个或多个焊线136(图8)从管芯108、110向上伸出到侧向隔离翼126、127之间的空间区域中。提供侧向隔离翼128、129因此在IC管芯108到111的输入侧与输出侧以及相关联焊线132到138之间提供额外的电隔离或EM屏蔽，以进一步增强PA封装22的RF性能。此外，在PA封装86的至少一些实施例中，焊线132、134、135、137可在适当时轻松设定大小以补偿因提供柱触点116到119而添加的电感。
还可产生无引线PA封装22的实施例以包括底侧热界面144(图4)。底侧热界面144通过使下凸缘表面106通过封装底侧表面92暴露而形成；例如在实施例中，下凸缘表面106可与封装底侧表面92基本共面，或可能延伸超出封装底侧表面92一些量。相比之下，并且如图5和6中的箭头153所指示，柱支撑件97到100具有减小的厚度(例如，半蚀刻特征)以确保柱支撑件97到100没有充分地延伸到封装底侧表面92，以防止在导电组件级散热器放置成接触封装底侧表面92和下凸缘表面106时以及在此情况下发生电桥接，如下文所描述。如在图7和8中通过热提取箭头146进一步指示，由此形成从IC管芯109到111延伸穿过用于将IC管芯109到111附接到基部凸缘96的管芯安装表面104的导热接合层并且延伸到下凸缘表面106的直接的尺寸稳健的热提取路径。当此类组件级散热器存在于其中最终安装PA封装18的较大电子组件内时，高效、直接的(非曲折的)、体积上稳健的热传导路径用于将过量的热从IC管芯109到111且具体来说从RF功率管芯110、111转移到无引线PA封装86外部的组件级散热器。在一般意义上，无引线PA封装22的电路径和热路径因此分离，在相反方向上行进穿过PA封装22以使得PA封装22能够安装在用于电连接的组件级基板与用于热耗散的组件级散热器之间。实际上，具体地说，当利用GaN分层管芯结构等功率密集管芯技术制造RF功率管芯110、111(并且最相关的是载波RF功率管芯110)时，这会提供高效的热管理解决方案以进一步优化RF功率管芯性能。下文结合图13提供关于这方面的额外描述。然而，首先结合图9到12论述适于制造无引线PA封装22以及多个类似PA封装的制造过程的例子。
用于制造具有顶侧终端的无引线PA封装的示例方法
图9到12示出处于各个制造阶段的图2到8中所示的示例无引线PA封装86。首先参考图3，无引线PA封装86被示为处于中间制造阶段并因此由附图标记“86`”标识，基本符号(`)在标示处于未完成或部分制造状态的结构元件时附加到附图标号。另外，在图9中利用基于引线框的制造方法制造无引线PA封装86，其中示出了引线框阵列148的有限区域。引线框阵列148被处理以与无引线PA封装86并行地产生多个附加无引线PA封装150。跨引线框阵列148全局性地执行下文结合无引线PA封装86`描述的过程步骤，并且因此应将所述过程步骤理解为同样适用于与无引线PA封装86并行地产生的附加无引线PA封装150和其它未示无引线PA封装。出于此原因，图10到12聚焦于引线框阵列148中被处理以特定地产生无引线PA封装86的部分(即，引线框96到100、152)，但未在更大尺度上示出对引线框96到100、152(以及，当产生时，更大包覆模制板)的处理。
在示出的示例实施例中，IC管芯108到111附接到引线框96到100、152中包括的基部凸缘96，并且焊线132到137在柱触点116到119和顶侧终端隔离结构120、126到129的附接之前形成。因此，IC管芯108到111被放置到其在基部凸缘96的管芯安装表面104上的期望位置中，并且利用合适的接合材料接合到所述期望位置。在期望将IC管芯108到111中的一者或多者电耦合到基部凸缘96(例如，如在载波RF功率管芯110和峰化RF功率管芯111的情况下)的实施例中，利用导电接合材料。在一个实施例中，可利用一个或多个烧结接合层，并通过沉积烧结前体材料、随后固化所述烧结前体材料以形成将IC管芯108到111中的一者或多者附接到基部凸缘96的烧结接合层来形成所述一个或多个烧结接合层。在实施例中，此类烧结接合层还有利地用以将柱触点116到119和顶侧终端隔离结构120、126到129附接到基部凸缘96。在其它实施例中，不同导电材料可用以在期望之处提供与基部凸缘96的机械和电连接，所述材料包括焊料和导电管芯附接材料，例如填充金属的(例如，填充Ag的)环氧树脂。IC管芯108到111最初可提供于带和卷盘上，或利用另一介质，并利用取放工具放置在IC管芯108到111的期望位置。所选择的接合材料可在管芯放置之前被施配到基部凸缘96的适当位置上，并且在管芯放置之后可执行热固化或紫外线固化。在附接IC管芯108到111之后，进行球接合等线接合技术以产生焊线132到137。
接下来参考图10，分别将柱触点116到119和顶侧终端隔离结构120、126到129定位到柱支撑件97到100和基部凸缘96上。在所示实施例中，将柱触点116到119和顶侧终端隔离结构120、126到129放置为离散单元；然而，在其它实施例中，柱触点116到119和顶侧终端隔离结构120、126到129可定位为阵列。同样，利用导电接合材料以在定位在柱支撑件97到100和基部凸缘96上的柱触点116到119与顶侧终端隔离结构120、126到129之间形成期望的机械和电接点。如上所指出，可利用各种导电接合材料，包括焊料、填充金属的(例如填充Ag的)环氧树脂和导电管芯附接材料。在其它实施例中，柱触点116到119和顶侧终端隔离结构120、126到129可利用烧结接合层连接到柱支撑件97到100和基部凸缘96；所述烧结接合层即由烧结金属颗粒形成且按重量计主要由一种或多种金属成分构成的接合层。当由此类烧结材料形成时，按重量计，接合层可主要由Cu、Ag、金(Au)或其混合物构成。另外，在此类情况下，烧结接合层可含有或可以不含有机材料，例如出于强化目的而添加的环氧树脂。在某些实施例中，利用湿态或干态(例如，膜)施加技术来施加烧结前体材料。例如，在一个方法中，可通过丝网或模版印刷或利用细针施配技术将烧结前体材料沉积到柱支撑件97到100和基部凸缘96的选定区域上。在其它实施例中，在柱触点116到119和顶侧终端隔离结构120、126到129安放到柱支撑件97到100和基部凸缘96上之前，可将烧结前体材料(例如，通过喷洒或浸渍)施加于柱触点116到119和顶侧终端隔离结构120、126到129的适当表面。随后可通过低温加热(施加或不施加压力)进行固化，以将烧结前体材料转变为烧结接合层，从而在柱触点116到119、顶侧终端隔离结构120、126到129、柱支撑件97到100以及基部凸缘96之间的各种界面处形成冶金接合。
在柱触点116到119和顶侧终端隔离结构120、126到129的附接之后，对部分制造的无引线PA封装86`(以及更一般来说，引线框阵列148)中包括的上述部件进行包覆模制。包覆模制可涉及施配呈加热的可流动状态的合适的包封材料(例如，热固性聚合物)。形成包覆模制板(包括图11中所示的包覆模制封装体88)以具有完全包封柱触点116到119和顶侧终端隔离结构120、126到129的过量厚度或覆盖层。在此之后，包覆模制封装体88(并且更广泛地说，包覆模制板)通过从封装顶侧表面90移除材料而薄化。出于此目的，可利用背部研磨过程，其中术语背部研磨涵盖适于以受控方式从包覆模制封装体88(以及一般地，包覆模制板)移除材料的各种研磨和抛光过程。顶侧封装表面90经过背部研磨以暴露柱触点116到119和顶侧终端隔离结构120、126到129的相应上端表面，由此产生包括顶侧I/O端121到125的顶侧I/O接口(图12中所示)。必要时，可对新暴露的顶侧I/O端121到125进行电镀，以在顶侧I/O端121到125上，以及可能在部分制造的PA封装的其它暴露金属区域上，形成合适的镀敷饰面。在实施例中，此类镀敷层可由锡(Sn)、镍-钯-金(NiPdAu)或另一金属材料构成。值得注意的是，如果引线框阵列148在制造过程中在当前接合点处保持与柱触点116到119和顶侧终端隔离结构120、126到129电耦合，则可通过对引线框阵列148本身施加电位来进行此类电镀过程。最后，将包覆模制板和引线框阵列148单分(例如，通过锯切)以产生包括无引线PA封装86的多个无引线PA封装。单分会从引线框阵列148移除牺牲部分152(在图9中标识)以电隔离柱触点116到119和顶侧终端隔离结构120、126到129。在另外的实施例中，可在一个或多个维度上减小牺牲部分152，可在牺牲部分152的底侧形成凹槽，或者可对牺牲部分152进行类似的体积减小修改，以最小化在引线框96到100、152的单分期间锯片从中通过的金属体积。
因此，前文已描述了用于与多个类似PA封装并行地制造无引线PA封装86的示例方法。制造过程的其它实施例可在各种方面不同。例如，在替代性制造方法中，例如含金属颗粒(例如，含Ag)的浆料等接合材料最初可按跨引线框阵列148的期望图案打印或以其它方式施配；IC管芯109到111、柱触点116到119、顶侧终端隔离结构120、126到129随后可跨引线框阵列148定位并且定位到柱支撑件97到100和基部凸缘96的适当安装位置上；并且可执行全局固化步骤以同时将IC管芯109到111、柱触点116到119、顶侧终端隔离结构120、126到129接合到柱支撑件97到100和基部凸缘96。接着可执行额外处理步骤，例如等离子清洁，随后进行互连(例如，线接合)、包覆模制和单分，如先前所描述。在其它实施方案中，可遵循类似处理步骤，而以互连阵列的形式提供柱触点116到119和/或顶侧终端隔离结构120、126到129，所述互连阵列结合引线框阵列148和包覆模制板的单分而分离成电隔离部分。或者，在其它实施方案中，柱触点116到119和/或顶侧终端隔离结构120、126到129可与引线框阵列148一体地形成以改进通过上述柱触点和隔离结构附接步骤进行的制造(但在制造或购买引线框阵列本身时存在较高成本这一潜在折衷)。最后，在另外的实施方案中，无引线PA封装86可产生为气腔封装而非包覆模制或包封封装。例如，在这后一情况下，无引线PA封装的实施例可制造为带盖气腔封装，其中在PA封装的盖或覆盖件中提供开口以允许接触顶侧I/O接口中包括的柱触点的上末端。当PA封装的大小较大时，此类方法可较实用。
虽然在上文中主要描述为导电(例如，金属)块或类似结构，但柱触点116到119可采用适合提供从柱支撑件98到100到对应的顶侧终端121到124的导电路径的任何形式。例如，在其它实施方案中，柱支撑件98到100可以电气布设基板片件或条的形式提供，例如基板(例如，单层或多层PCB)部分或片件，导电特征沿着图2到4中所示的坐标图例94的Z轴(大体上平行于PA封装86的封装高度方向或中心线)延伸穿过所述部分或片件。例如，陶瓷、PCB或其它基部电介质基板的片件可被制造成含有通孔集群或场、金属压印或类似导电特征，从而允许竖直穿过基板片件进行电连接。另外，在此类实施例中，接地通孔或类似电接地特征可形成于被布设基板片件中，以实现额外EMI屏蔽无引线PA封装86内的目标位置，例如，在将栅极和漏极信号传导到由RF功率管芯110、111承载的FET电路的柱触点116到119之间的位置。此类电接地特征可采用接地通孔、金属压印或其它导电特征的形式，所述特征可以同轴关系完全包围信号携载通孔或压印，或相反，可沿用作柱触点116到119的基板片件的选定边缘或侧壁(例如，面向内朝向封装内部的柱侧壁)竖直延伸。此外，在此类实施例中，可利用布设基板的单个片件或区段以在尺寸适当时提供多个柱触点。例如，参考图2和3中的PA封装86的左侧，在示出的例子中，中心隔离壁120的左端可缩短(或可省略中心隔离壁120)以使得具有大体矩形平面形状的单个基板片件能够跨越由柱触点116、118占据的区域，其中在基板片件中的适当位置处形成压印或通孔集群以充当柱触点116、118。还可利用类似方法以在封装体内的此位置处用PCB、陶瓷或其它基板片件或条替换柱触点117、119。通常，可接着以各种形式提供柱触点116到119，以实现柱支撑件98到100与顶侧终端121到124之间的期望电连接，所述形式包括一个或多个电气布设基板片件、作为导电(例如，金属)块，或作为其组合。
前一段中的陈述同样适用于另外含于无引线PA封装86中的顶侧终端隔离结构120、126到129。在这后一方面，顶侧终端隔离结构120、126到129可提供为单片或整体导电(例如，Cu或其它金属)件，提供为以某一方式组装的多个导电件，或提供为具有将顶侧接地端125竖直连接到基部凸缘96和/或提供上述屏蔽功能的通孔、压印或其它导电特征的电气布设基板(例如，单层或多层PCB、陶瓷基板或其它电介质基板)。此外，在各种实施方案中，单个相对较大的T形或I形基板片件(例如，切割成期望的平面几何形状的PCB或其它布设基板片件)可横跨涵盖中心隔离壁120和柱触点116到119的任何组合的区域，其中导电特征(例如，通孔、压印等)形成在基板片件中的适当位置以用作或有效形成中心隔离壁120和柱触点116到119。以此方式，此较大电气布设的基板片件可并入到无引线PA封装86中以提供柱支撑件97到100与顶侧终端121到124之间的期望竖直互连，以及基部凸缘96与顶侧终端125之间的期望竖直互连。换句话说，在实施例中，导电接地、栅极、漏极和屏蔽路径可形成而穿过单个PCB(或其它基板)片件，所述PCB片件可具有I形几何形状，其中(i)第一栅极、接地和第二栅极导电路径延伸穿过PCB的一个端部部分；(ii)第一漏极、接地和第二漏极延伸穿过PCB的第二相对端部部分；以及(iii)从第一端部部分延伸到第二端部部分的接地到接地路径。在无引线PA封装86的其它实施方案中，此类结构方法的各种组合也是可能的。
无引线PA封装在电子系统或组件中的示例安装
图13示出如根据示例实施例所示的其中图2到8的无引线PA封装86可安装于较大电子系统或组件154内的一种方式。电子组件154包括组件级基板156，例如主板，PA封装86以反方向安装到所述组件级基板156，使得封装顶侧表面131面对组件级基板156。PA封装86的顶侧I/O接口利用例如到LGA 158的焊料连接(注意焊料主体160)等任何合适的互连技术电耦合到在组件级基板156的上表面上的对应互连特征(例如，接合垫和迹线)。在其它实施例中，可利用图案化焊料层、接脚栅格阵列(PGA)或球栅阵列(BGA)将PA封装86安装到组件级基板156并将PA封装86与组件级基板156电互连。此外，为了清楚起见，图13中仅示出组件级基板156的有限部分。各种其它部件可跨组件级基板156的未示部分分布以形成期望电路结构。
在实施例中，可将组件级散热器162直接安装到PA封装86的底侧表面92并利用例如导热接合层164接合到底侧热界面144(图4)。导热接合层164可由例如烧结接合层或具有相对低的耐热性的另一接合材料(无论是导电的还是电介质)等任何导热接合材料构成。在其它实施例中，组件级散热器162可以不太直接的方式热耦合到底侧热界面144。例如，在其它情况中，组件级散热器162可在空间上与PA封装86分离，并且例如金属体或细长散热管等热管道可在散热器162与底侧热界面144之间热耦合。不管组件级散热器162相对于PA封装86的特定位置如何，组件级散热器162可以是适于通过底侧热界面144吸收从PA封装86提取的过量热的任何导热结构或装置。例如，在实施例中，组件级散热器162可以是金属底架、鳍片结构(例如，接脚-鳍片阵列)或PA封装86外部的另一导热主体。组件级散热器162可通过向周围环境释放热而以对流方式冷却；并且，在某些实施例中，风扇可引导气流朝向组件级散热器162，以促进对流热传递到冲击气流。在实施例中，还可能使用液体冷却剂对组件级散热器162进行主动冷却。因而一般来说，组件级散热器162可取决于电子组件154的特性而采用不同的形式和配置。还可能将PA封装86安装在较大电子系统或组件内，而如果此类布置在某些应用中实现从PA封装86充分散热，则底侧热界面144保持暴露(并且因此不直接热耦合到散热器)。
具有顶侧终端的无引线PA封装的额外例子
图14是如根据本公开的另一示例实施例所示的无引线PA封装166的等距视图。在许多方面，无引线PA封装166类似于上文结合图2到8所描述的无引线PA封装86。例如，无引线PA封装166包括至少部分地限定封装顶侧表面178的顶侧I/O接口168到174和包覆模制封装体176(以幻线示出)。基部凸缘180就如数个柱支撑件182一样都嵌入包覆模制封装体176中。触点柱184同样连接到柱支撑件182并自此延伸到封装顶侧表面178以限定顶侧I/O接口168到174中包括的端168到171。数个IC管芯181接合到基部凸缘180，并与彼此互连且在适当时通过焊线185与柱支撑件182互连。因此通过无引线PA封装166形成并行的信号放大路径，例如并行峰化和载波信号放大路径。具体地说，提供第一(例如，载波)信号放大，其从顶侧端170延伸到顶侧端171，延伸穿过对应的柱触点184、柱支撑件182、焊线185和IC管芯181。同样地，形成第二(例如，峰化)信号放大以从顶侧端168延伸到顶侧端169，延伸穿过对应的柱触点184、柱支撑件182、焊线185和IC管芯181。此外，尽管在图14中隐藏不可见，但凸缘180的底部表面可通过无引线PA封装166的封装底侧表面暴露，并且可能基本上与所述封装底侧表面共面，以形成类似于结合图4所描述的底侧热界面的底侧热界面以用于在无引线PA封装166的使用期间耗散由IC管芯181产生的过量的热。
无引线PA封装166还包括中心隔离壁186，所述中心隔离壁186在包括凸缘联接条188的基部凸缘180上延伸并且基本跨基部凸缘180延伸。在图14的例子中，无引线PA封装166还包括邻近包覆模制封装体176的相对侧壁定位且基本上平行于中心隔离壁186延伸的两个额外外围隔离壁190、192。外围隔离壁190、192在从顶侧端168到171延伸的信号放大路径侧面或与所述信号放大路径一起延伸，使得每个信号放大路径的至少大部分位于外围隔离壁190、192中的一者与中心隔离壁186之间以在侧向方向上提供额外EM屏蔽。另外，外围隔离壁190、192可进一步从基部凸缘180延伸到封装顶侧表面178，以结合由中心隔离壁186的暴露上表面限定的中心顶侧接地端172形成额外顶侧外围接地端173、174。累积起来，顶侧接地端172到174可通过接合到组件级基板上提供的一个或多个对应的垫、焊盘或类似特征而为接地基部凸缘180提供体积上稳健的电连接。图14中用虚线轮廓194表示了当无引线PA封装166安装在较大的电子系统或组件内时可将顶侧接地端172到174电安装到其上的此类垫或焊盘的示例加号形几何形状。虽然在所示例子中缺乏侧向隔离翼，但在其它实施例中可产生无引线PA封装166以包括类似于上文结合图2到8所描述的那些侧向隔离翼的侧向隔离翼。在提供时，此类隔离翼可在桥接隔离壁186、190、192之间延伸以形成单个栅格状结构。而在其它实施例中，可从无引线PA封装166省略隔离壁186、190、192中的任一者或全部。
总结
已提供具有顶侧终端的无引线PA封装以及用于制造此类无引线PA封装的方法。所述无引线封装的实施例可被制造成包括柱触点和柱支撑件，这有助于利用例如基于引线框都处理、全局包覆模制和改进型电镀技术等可靠的有成本效益的制造过程形成顶侧I/O接口。另外，所述无引线PA封装的实施例可包括底侧热界面，从而将主要热耗散路径与PA封装的电信号路径分开以改善热性能，同时有助于在较大电子组件或系统中的安装。包括电活性(例如，接地的)中心隔离壁在内，封装中独特的顶侧终端隔离结构可进一步部署在PA封装内以增强EM屏蔽和RF性能优势。在某些实施例中，可另外提供较小鳍片状横向壁或“隔离翼”以在封装RF功率管芯(以及可能其它IC管芯)的目标区域上伸出以用于额外输入到输出屏蔽。最终得到具有最优RF和热性能特性、同时容许利用改进的制造过程进行生产的无引线PA封装(例如，DFN或QFN封装)。
在实施例中，一种用于制造例如QFN或DFN封装的无引线PA封装的方法包括以下步骤或过程：例如通过获得柱支撑件和基部凸缘(例如，通过独立制造或购自供应商)以及通过将柱支撑件和基部凸缘放置在例如引线框形式的加工表面上，提供导电柱支撑件和与所述导电柱支撑件间隔开的基部凸缘。所述基部凸缘具有管芯安装表面和下凸缘表面，所述下凸缘表面在封装高度方向(平行于与管芯安装表面正交的轴线)上与管芯安装表面相对定位。一个或多个IC管芯附接到基部凸缘的管芯安装表面，其中所述IC管芯中的至少一者包括RF功率管芯；例如在产生所述无引线PA封装以含有多尔蒂放大器布局时，载波和峰化RF功率管芯利用例如导电接合材料附接到基部凸缘。所述IC管芯或多个IC管芯(至少一第一RF功率管芯)和导电柱支撑件通过线接合或利用另一合适的互连技术电互连。在将IC管芯和导电柱支撑件电互连之前或之后，提供柱触点(例如，作为例如金属块等离散主体放置)，所述柱触点电耦合到导电柱支撑件并且在封装高度方向上从柱支撑件伸出。所述IC管芯或多个IC管芯被包覆模制或以其它方式围封在封装体中，所述封装体至少部分地限定与下凸缘表面相对的封装顶侧表面。形成顶侧I/O端，所述顶侧I/O端可从封装顶侧表面接近并通过柱触点和导电柱支撑件与所述IC管芯电互连。在其中无引线PA封装被制造成包括包覆模制封装体的各种实施例中，顶侧I/O端可通过利用背部研磨过程暴露柱触点(以及可能中心隔离壁)的上端表面而形成。
在另外的实施例中，一种用于制造无引线PA封装的方法包括以下步骤或过程：提供具有管芯安装表面的基部凸缘；在第一管芯安装位置处将峰化射频(RF)功率管芯附接到基部凸缘，并在第二管芯安装位置处将载波RF功率管芯附接到基部凸缘；以及将中心隔离壁连接到基部凸缘的管芯安装表面，使得中心隔离壁电耦合到基部凸缘并且在第一管芯安装位置与第二管芯安装位置之间延伸。所述峰化RF功率管芯和所述载波RF功率管芯被围封在具有封装顶侧表面的封装体中，所述封装顶侧表面与所述基部凸缘相对定位并且可基本上平行于所述管芯安装表面延伸。产生可从封装顶侧表面接近的顶侧I/O接口。顶侧I/O接口包括顶侧接地端，所述顶侧接地端通过中心隔离壁和基部凸缘电耦合到峰化RF功率管芯和载波RF功率管芯。在至少一些实施方案中，所述方法还包括以下步骤或过程：(i)提供电耦合到峰化RF功率管芯和电耦合到载波RF功率管芯的柱触点；以及(ii)将柱触点、基部凸缘、峰化RF功率管芯、载波RF功率管芯和中心隔离壁包封在包覆模制封装体中，所述包覆模制封装体具有足以覆盖柱触点和中心隔离壁的上端表面的厚度。在此类实施方案中，形成步骤或过程可包括从包覆模制封装体移除材料以通过封装顶侧表面暴露柱触点和中心隔离壁的上端表面。
另外公开无引线PA封装；并且在一个实施例中，所述无引线PA封装包括具有管芯安装表面和下凸缘表面的基部凸缘，所述下凸缘表面在封装高度方向上与管芯安装表面相对定位。导电柱支撑件与基部凸缘间隔开，而一个或多个IC管芯(包括至少一个RF功率管芯或由至少一个RF功率管芯组成)附接到基部凸缘的管芯安装表面并与所述导电柱支撑件电互连。柱触点电耦合到导电柱支撑件并在封装高度方向上从所述导电柱支撑件伸出，并且封装体围封所述IC管芯或多个IC管芯(例如，至少一个RF功率管芯)并具有与所述下凸缘表面相对的封装顶侧表面。在至少一些情况下，封装顶侧表面可基本上平行于管芯安装表面而延伸。顶侧I/O端可从封装顶侧表面接近并且通过柱触点和导电柱支撑件与所述IC管芯或多个IC管芯电互连。此外，在某些实现形式中，封装体采用具有至少部分地限定封装顶侧表面的外主表面的包覆模制封装体的形式，而顶侧I/O端采用柱触点末端表面(镀敷或未镀敷)的形式，所述末端表面沿着包覆模制封装体的外主表面暴露并且与所述外主表面基本共面。在其它实施例中，所述柱触点包括邻近封装体的第一侧壁定位的第一对柱触点以及邻近封装体的与第一侧壁相对的第二侧壁定位的第二对柱触点。相比之下，所述中心隔离壁包括：(i)第一端部部分，其在第一对所述柱触点之间延伸，(ii)第二端部部分，其在第二对所述柱触点之间延伸；以及(iii)中间部分，其定位在第一端部部分与第二端部部分之间，其中峰化RF功率管芯和载波RF功率管芯位于中心隔离壁的中间部分的相对侧上。
尽管前文具体实施方式中已呈现至少一个示例实施例，但应了解，存在大量变型。还应了解，一个或多个示例实施例仅仅是例子，并不意图以任何方式限制本发明的范围、适用性或配置。实际上，前文具体实施方式将向本领域的技术人员提供用于实施本发明的示例实施例的便利指南，应理解，可在不脱离如所附权利要求书中阐述的本发明的范围的情况下对示例实施例中描述的元件的功能和布置作出各种改变。上文已根据在前文具体实施方式的过程中介绍某些元件的次序使用了数字标识符，例如“第一”、“第二”、“第三”等。此类数字标识符还可在后续权利要求书中用以指示权利要求书中的介绍次序。因此，此类数字标识符在具体实施方式与后续权利要求之间可能不同，以反映元件的介绍次序的差异。

Claims (10)

1.一种用于制造无引线功率放大器(PA)封装的方法，其特征在于，所述方法包括：
提供导电柱支撑件和与所述导电柱支撑件间隔开的基部凸缘，所述基部凸缘具有管芯安装表面和在封装高度方向上与所述管芯安装表面相对的下凸缘表面；
将至少一第一射频(RF)功率管芯附接到所述基部凸缘的管芯安装表面；
将所述第一RF功率管芯和所述导电柱支撑件电互连；
在将所述第一RF功率管芯和所述导电柱支撑件电互连之前或之后，提供柱触点，所述柱触点电耦合到所述导电柱支撑件并在所述封装高度方向上从所述导电柱支撑件伸出；
将所述第一RF功率管芯围封在封装体中，所述封装体至少在很大部分上限定与所述下凸缘表面相对定位的封装顶侧表面；以及
形成顶侧输入/输出(I/O)端，所述顶侧输入/输出端可从所述封装顶侧表面接近并且通过所述柱触点和所述导电柱支撑件与所述第一RF功率管芯电互连。
2.根据权利要求1所述的方法，其特征在于，还包括产生所述封装体以围封所述第一RF功率管芯和所述柱触点的至少一部分，同时使所述柱触点的外端表面从所述封装顶侧表面暴露以形成所述顶侧I/O端的至少一部分。
3.根据权利要求2所述的方法，其特征在于，产生所述封装体包括：
将所述导电柱支撑件、所述基部凸缘、所述第一RF功率管芯和所述柱触点包封在厚度足以覆盖所述柱触点的包覆模制封装体中；以及
在包封所述导电柱支撑件、所述基部凸缘、所述第一RF功率管芯和所述柱触点之后，薄化所述包覆模制封装体以使所述封装顶侧表面处的所述柱触点的所述外端表面暴露。
4.根据权利要求1所述的方法，其特征在于，还包括：
将所述导电柱支撑件和所述基部凸缘提供为引线框的一部分，所述引线框还包括将所述导电柱支撑件和所述基部凸缘连接的牺牲引线框部分；以及
在将所述第一RF功率管芯围封在所述封装体中之后，单分所述引线框以移除所述牺牲引线框部分并使所述基部凸缘与所述导电柱支撑件电隔离。
5.根据权利要求4所述的方法，其特征在于，将所述引线框提供为引线框阵列的部分，所述引线框阵列还包括多个额外互连引线框；
其中所述方法还包括利用电镀过程对所述柱触点的端表面进行镀敷，在所述电镀过程期间，在单分所述引线框阵列之前通过所述引线框阵列向所述柱触点施加电位。
6.根据权利要求1所述的方法，其特征在于，还包括使所述封装体具有封装底侧表面，所述下凸缘表面通过所述封装底侧表面暴露以产生在所述封装高度方向上与所述顶侧I/O端基本相对定位的底侧热界面。
7.根据权利要求1所述的方法，其特征在于，所述第一RF功率管芯包括峰化RF功率管芯；并且
其中所述方法还包括：
产生所述无引线PA封装以具有包括峰化信号放大路径和载波信号放大路径的多尔蒂放大器架构；
在所述峰化信号放大路径延伸通过的第一管芯安装位置处将所述峰化RF功率管芯附接到所述基部凸缘；以及
另外在所述载波信号放大路径延伸通过的第二管芯安装位置处将载波RF功率管芯附接到所述基部凸缘。
8.根据权利要求7所述的方法，其特征在于，还包括将中心隔离壁连接到所述基部凸缘，使得所述中心隔离壁在所述第一管芯安装位置与所述第二管芯安装位置之间延伸。
9.一种用于制造无引线功率放大器(PA)封装的方法，其特征在于，所述方法包括：
提供具有管芯安装表面的基部凸缘；
在第一管芯安装位置处将峰化射频(RF)功率管芯附接到所述基部凸缘，并在第二管芯安装位置处将载波RF功率管芯附接到所述基部凸缘；
将中心隔离壁连接到所述基部凸缘的所述管芯安装表面，使得所述中心隔离壁电耦合到所述基部凸缘并在所述第一管芯安装位置与所述第二管芯安装位置之间延伸；
将所述峰化RF功率管芯和所述载波RF功率管芯围封在封装体中，所述封装体具有与所述基部凸缘相对并基本上平行于所述管芯安装表面延伸的封装顶侧表面；以及
形成可从所述封装顶侧表面接近的顶侧输入/输出(I/O)接口，所述顶侧I/O接口包括通过所述中心隔离壁和所述基部凸缘电耦合到所述峰化RF功率管芯和所述载波RF功率管芯的顶侧接地端。
10.一种无引线功率放大器(PA)封装，其特征在于，包括：
基部凸缘，其具有管芯安装表面和在封装高度方向上与所述管芯安装表面相对定位的下凸缘表面；
导电柱支撑件，其与所述基部凸缘间隔开；
第一射频(RF)功率管芯，其附接到所述基部凸缘的所述管芯安装表面并与所述导电柱支撑件电互连；
柱触点，其电耦合到所述导电柱支撑件并在所述封装高度方向上从所述导电柱支撑件伸出；
封装体，其围封所述第一RF功率管芯并具有与所述下凸缘表面相对的封装顶侧表面，所述封装顶侧表面基本上平行于所述管芯安装表面而延伸；以及
顶侧输入/输出(I/O)端，其可从所述封装顶侧表面接近并且通过所述柱触点和所述导电柱支撑件与所述第一RF功率管芯电互连。
CN202111139824.3A 2020-10-22 2021-09-28 包括顶侧终端的无引线功率放大器封装和其制造方法 Pending CN114388480A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/077,583 US11342275B2 (en) 2020-10-22 2020-10-22 Leadless power amplifier packages including topside terminations and methods for the fabrication thereof
US17/077,583 2020-10-22

Publications (1)

Publication Number Publication Date
CN114388480A true CN114388480A (zh) 2022-04-22

Family

ID=78516549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111139824.3A Pending CN114388480A (zh) 2020-10-22 2021-09-28 包括顶侧终端的无引线功率放大器封装和其制造方法

Country Status (4)

Country Link
US (2) US11342275B2 (zh)
EP (1) EP3989268B1 (zh)
JP (1) JP2022068837A (zh)
CN (1) CN114388480A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984429B2 (en) * 2021-09-30 2024-05-14 Nxp Usa, Inc. Leadless power amplifier packages including topside termination interposer arrangements and methods for the fabrication thereof
US20240120321A1 (en) * 2022-10-05 2024-04-11 Nxp Usa, Inc. Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof
FR3151703A1 (fr) * 2023-07-25 2025-01-31 Safran Procédé de réalisation d'au moins une connexion électrique au sein d'un module d'électronique de puissance et modile d'électronique de puissance

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US7259446B2 (en) 2005-08-25 2007-08-21 Motorola, Inc. Heat sink packaging assembly for electronic components
US7655972B2 (en) * 2005-11-21 2010-02-02 International Business Machines Corporation Structure and method for MOSFET with reduced extension resistance
US7892882B2 (en) 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
US20080157302A1 (en) * 2006-12-27 2008-07-03 Lee Seungju Stacked-package quad flat null lead package
US20100148357A1 (en) 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
US9673162B2 (en) 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9986646B2 (en) 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN106298553A (zh) 2015-06-11 2017-01-04 台达电子企业管理（上海）有限公司 封装模组及其制作方法
US9866646B2 (en) 2015-08-07 2018-01-09 Bento Labs Inc. Systems and methods for anticipatory push search for a homescreen browser
US9899292B2 (en) 2016-02-05 2018-02-20 Qorvo Us, Inc. Top-side cooling of RF products in air cavity composite packages
US11990872B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11196390B2 (en) * 2020-04-23 2021-12-07 Nxp Usa, Inc. Power amplifier devices containing frontside heat extraction structures and methods for the fabrication thereof
US11948721B2 (en) * 2020-05-26 2024-04-02 Texas Instruments Incorporated Packaged isolation barrier with integrated magnetics
US11128268B1 (en) * 2020-05-28 2021-09-21 Nxp Usa, Inc. Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof

Also Published As

Publication number Publication date
US20220238450A1 (en) 2022-07-28
US20220130768A1 (en) 2022-04-28
EP3989268A1 (en) 2022-04-27
EP3989268B1 (en) 2023-07-12
US11621231B2 (en) 2023-04-04
US11342275B2 (en) 2022-05-24
JP2022068837A (ja) 2022-05-10

Similar Documents

Publication Publication Date Title
US7605451B2 (en) RF power transistor having an encapsulated chip package
US6856007B2 (en) High-frequency chip packages
US11621231B2 (en) Methods of fabricating leadless power amplifier packages including topside terminations
US11984429B2 (en) Leadless power amplifier packages including topside termination interposer arrangements and methods for the fabrication thereof
US9401316B2 (en) Electronic devices with improved thermal performance
KR20100119720A (ko) 상호 연결된 구조를 통해 접지된 인캡슐레이션 후 차단막 형성 방법 및 반도체 장치
US11508646B2 (en) Semiconductor device
US20210320093A1 (en) Stacked Die Multichip Module Package
US20240291439A1 (en) Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
CN108305858B (zh) 增强散热型封装体及其制备方法
EP4350754A1 (en) Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof
CN113394180B (zh) 通信用高频功放芯片的封装结构及其封装方法
US20230420430A1 (en) Modular power transistor component assemblies with flip chip interconnections
US20250006603A1 (en) Flip chip and pre-molded clip power modules
US11837775B2 (en) Microelectronic device package including antenna and semiconductor device
US20240113413A1 (en) Microelectronic device package including antenna and semiconductor device
US20250029901A1 (en) Compact direct-bonded metal substrate package
GB2603920A (en) Power Semiconductor Package
WO2024258898A1 (en) Rf amplifier package and manufacturing method thereof
CN119419196A (zh) 封装结构及其形成方法
CN111554666A (zh) 功率半导体器件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination