JP5494590B2 - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP5494590B2 JP5494590B2 JP2011174777A JP2011174777A JP5494590B2 JP 5494590 B2 JP5494590 B2 JP 5494590B2 JP 2011174777 A JP2011174777 A JP 2011174777A JP 2011174777 A JP2011174777 A JP 2011174777A JP 5494590 B2 JP5494590 B2 JP 5494590B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- bonding material
- electrode
- terminal
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000463 material Substances 0.000 claims description 137
- 239000011347 resin Substances 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 30
- 239000004020 conductor Substances 0.000 description 26
- 230000017525 heat dissipation Effects 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 238000001816 cooling Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
また、請求項1に記載の発明では、信号線端子(S1)のうち接合材(22)によって接合される位置には表裏を貫通する貫通孔(17)が形成されており、該貫通孔(17)内に接合材(22)が入り込んでいることを特徴としている。
このような構成によれば、貫通孔(17)がアンカーとして機能し、接合材(22)が貫通孔(17)から抜け難くなるようにできる。これにより、接合材(22)と信号線端子(S1)との接合をより強固に行うことが可能となる。
さらに、請求項1に記載の発明では、貫通孔(17)は、深さ方向の途中位置において内径が最も小さく、信号線端子(S1)の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴としている。
このような構成とすれば、貫通孔(17)内に接合材(22)が入り込んだときに貫通孔(17)の内壁面が引っ掛かって接合材(22)が抜けなくなるため、よりアンカー効果を発揮することが可能となる。
また、請求項1に記載の発明では、第3接合材(22)を第2接合材(23)よりも低融点の材料で構成することを特徴としている。
このように、第3接合材(22)を第2接合材(23)よりも低融点の材料で構成すれば、第3接合材(22)が第2接合材(23)よりも先に溶融するようにできる。このため、例えば、請求項6に記載したように、第3接合材(22)が第2接合材(23)よりも高く配置されるような場合には、第2リードフレーム(10)が傾斜してガタツキが生じることがあるが、先に第3接合材(22)を溶融することで、第2リードフレーム(10)の傾斜が修正され、水平となってガタツキを無くすことが可能となる。
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールが備えられたインバータを例に挙げて説明する。
金属板を打ち抜くことなどによって形成したリードフレーム9〜11を用意する(ただし、図中には、リードフレーム9、10のみ記載してある。以下の図でも、図2(c)に対応する断面しか記載していないが、各工程の説明としては、図2(c)の断面以外の部分についても行うものとする)。そして、リードフレーム9、11の表面における半導体チップ7a、7b、8a、8bの搭載予定箇所に接合材20、21、27、28を設置する。また、リードフレーム10の表面における半導体チップ7a、7b、8a、8bと対応する場所にはんだ23〜26を設置すると共に、信号線端子S1に接合材22を設置し、信号線端子S2にも図示しない接合材を設置する。さらに、放熱基板12〜15(図中には、放熱基板12、13のみ記載してある)を用意し、各放熱基板12〜15のうち各リードフレーム9〜11との接続箇所と対応する部分にも接合材29〜32を設置する。
接合材29〜32を介して各放熱基板12〜15と各リードフレーム9〜11とを接合する。そして、放熱基板12を接合したリードフレーム9と放熱基板15を接合したリードフレーム11を並べて配置したのち、接合材20、21、27、28の上に半導体チップ7a、7b、8a、8bを搭載する。その後、その上に放熱基板13、14を接合したリードフレーム10を裏返して、つまりリードフレーム10側がリードフレーム9、11側に向けられるようにして搭載する。
リフロー処理を行う。図4(b)に示したように、放熱基板13、14を接合したリードフレーム10を搭載したときには、信号線端子S1の接合材22や信号線端子S2の接合材が接合材20、21、23〜28よりも高くしてあることから、リードフレーム10が傾斜してガタツキが生じる。
必要に応じてポリイミドやポリアミドなどによるプライマー処理を行った後、接合材20〜32によって接合された各部を図示しない成形型内に設置し、樹脂注入を行うことで、樹脂部16にて樹脂封止する。これにより、図2に示した構造の半導体モジュール4が構成される。この後、フレーム部10b、10c、11b、11cなどの不要部分を切断する。このとき、フレーム部10b、11bの切断箇所が樹脂部16から露出することになるため、低温硬化可能な絶縁性樹脂で被覆するようにすると好ましい。このようにして、本実施形態にかかる半導体モジュール4が完成する。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して信号線端子S1、S2の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、異なる部分についてのみ説明する。
上記第2実施形態のような構造の貫通孔17を構成する場合、半導体チップ7aのうち信号線端子S1と接続されるゲート電極を含む信号線電極71の寸法と貫通孔17のうち信号線端子S1の表面側、つまり信号線電極71と反対側の径とを次のような関係にすると良い。なお、ここでいう信号線電極71の寸法とは、信号線電極71の中心を通過する最小寸法のことを意味しており、円形であれば信号線電極71の径、正方形であれば信号線電極71の辺に相当する。
上記各実施形態では、2in1構造の半導体モジュール4を例に挙げて説明した。しかしながら、少なくとも半導体チップ7a、7bのうち信号線端子S1、S2が接続される電極(ゲート電極を含む信号線電極71)と同じ面に備えられた電極(エミッタ電極72)が接合されるリードフレーム10、11によって信号線端子S1、S2を構成している構造であれば良い。つまり、1in1構造であっても良いし、三つの上アームおよび下アームの六つの半導体パワー素子を一つの樹脂部に封止した6in1構造などに対しても、本発明を適用することができる。
bとFWDが形成された半導体チップ8bとを別チップにした。しかしながら、これらをそれぞれ1チップとしても良い。
2 直流電源
3 三相モータ
4 半導体モジュール
5 IGBT
6 FWD
7(7a、7b) 半導体チップ
8(8a、8b) 半導体チップ
9、10、11 リードフレーム
9a、10a、11a 四角板状部
10b、10c、11b、11c フレーム部
12〜15 放熱基板
12a〜15a、12c〜15c 導体部
12b〜15b 絶縁基板
16 樹脂部
17、18、19 貫通孔
20〜32 接合材
71 信号線電極
72 エミッタ電極(表面電極)
73 コレクタ電極(裏面電極)
81 アノード電極
82 カソード電極
Claims (7)
- 表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極(71)が形成されていると共に表面電極(72)が形成され、裏面側に裏面電極(73)が形成された半導体チップ(7a)と、
前記半導体チップ(7a)の裏面電極(73)に接続されると共に第1端子(P)が備えられる第1リードフレーム(9)と、
前記半導体チップ(7a)の前記信号線電極(71)に接続される信号線端子(S1)および前記表面電極(72)に接続されると共に第2端子(O)が延設された板状部(10a)が備えられる第2リードフレーム(10)と、
前記第1端子(P)および前記第2端子(O)を露出させつつ前記半導体チップ(7a)と前記第1、第2リードフレーム(9、10)を封止する樹脂部(16)とを有し、
前記信号線端子(S1)と前記信号線電極(71)とがバンプで構成された接合材(22)によって接合され、
前記信号線端子(S1)のうち前記接合材(22)によって接合される位置には表裏を貫通する貫通孔(17)が形成されており、該貫通孔(17)内に前記接合材(22)が入り込んでいると共に、前記貫通孔(17)は、深さ方向の途中位置において内径が最も小さく、前記信号線端子(S1)の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴とする半導体モジュール。 - 前記信号線端子(S1)のうち前記板状部(10a)側の端部は、前記板状部(10a)よりも厚みが薄くされていることを特徴とする請求項1に記載の半導体モジュール。
- 表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極(71)が形成されていると共に表面電極(72)が形成され、裏面側に裏面電極(73)が形成された半導体チップ(7a)と、
前記半導体チップ(7a)の裏面電極(73)に接続されると共に第1端子(P)が備えられる第1リードフレーム(9)と、
前記半導体チップ(7a)の前記信号線電極(71)に接続される信号線端子(S1)および前記表面電極(72)に接続されると共に第2端子(O)が延設された板状部(10a)が備えられる第2リードフレーム(10)と、
前記第1端子(P)および前記第2端子(O)が露出させつつ前記半導体チップ(7a)と前記第1、第2リードフレーム(9、10)を封止する樹脂部(16)とを有し、
前記信号線端子(S1)と前記信号線電極(71)とがバンプで構成された接合材(22)によって接合されていることを特徴とする半導体モジュールの製造方法であって、
前記第1リードフレーム(9)を用意し、該第1リードフレーム(9)のうちの前記半導体チップ(7a)が接続される位置に第1接合材(20)を配置する工程と、
前記第2リードフレーム(10)を用意し、該第2リードフレーム(10)のうちの前記半導体チップ(7a)が接続される位置に第2接合材(23)を配置すると共に前記信号線端子(S1)のうち前記信号線電極(71)に接続される位置に第3接合材(22)を配置する工程と、
前記第1接合材(20)の上に前記半導体チップ(7a)を配置する工程と、
前記第1接合材(20)の上に前記半導体チップ(7a)を配置した前記第1リードフレーム(9)の上に、前記第2リードフレーム(10)を前記第2接合材(23)および前記第3接合材(22)側を向けて配置する工程と、
リフロー処理により、前記第1接合材(20)と前記裏面電極(73)とを接合すると共に、前記第2接合材(23)と前記表面電極(72)とを接合し、さらに前記第3接合材(22)と前記信号線電極(71)とを接合する工程と、
前記リフロー処理後に、前記第1リードフレーム(9)と前記第2リードフレーム(10)および前記半導体チップ(7a)を前記第1、第2端子(P、O)が露出されるように前記樹脂部(16)にて樹脂封止する工程とを含み、
前記第2リードフレーム(10)として、前記信号線端子(S1)が、前記板状部(10a)のうち前記第2端子(O)が延設された側と反対側において、一方向を長手方向として延設されていると共に前記板状部(10a)から離間して配置され、前記板状部(10a)に備えられたフレーム部(10b)を介して前記板状部(10a)に繋げられたものを用い、
前記樹脂封止する工程の後で、前記フレーム部(10b)を切断することにより、前記信号線端子(S1)を前記板状部(10a)を分離する工程を含んでいると共に、
前記第3接合材(22)を前記第2接合材(23)よりも低融点の材料で構成することを特徴とする半導体モジュールの製造方法。 - 前記信号線端子(S1)のうち前記板状部(10a)側の端部を前記板状部(10a)よりも厚みを薄くすることを特徴とする請求項3に記載の半導体モジュールの製造方法。
- 前記信号線端子(S1)のうち前記接合材(22)によって接合される位置に表裏を貫通する貫通孔(17)を形成し、
前記リフロー処理を行う工程では、前記第3接合材(22)を前記第2接合材(23)よりも先に溶融させることで前記貫通孔(17)内に入り込ませたのち、前記第2接合材(23)を溶融させることを特徴とする請求項3または4に記載の半導体モジュールの製造方法。 - 前記第2接合材(23)よりも前記第3接合材(22)を高く配置することを特徴とする請求項5に記載の半導体モジュールの製造方法。
- 前記貫通孔(17)を深さ方向の途中位置において内径が最も小さく前記信号線端子(S1)の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにすることを特徴とする請求項5または6に記載の半導体モジュールの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174777A JP5494590B2 (ja) | 2011-08-10 | 2011-08-10 | 半導体モジュールおよびその製造方法 |
PCT/JP2012/005062 WO2013021647A1 (ja) | 2011-08-10 | 2012-08-09 | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 |
DE112012003296.9T DE112012003296B4 (de) | 2011-08-10 | 2012-08-09 | Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul |
US14/235,571 US9240371B2 (en) | 2011-08-10 | 2012-08-09 | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
DE112012007339.8T DE112012007339B3 (de) | 2011-08-10 | 2012-08-09 | Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls |
US14/956,474 US9520345B2 (en) | 2011-08-10 | 2015-12-02 | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174777A JP5494590B2 (ja) | 2011-08-10 | 2011-08-10 | 半導体モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038310A JP2013038310A (ja) | 2013-02-21 |
JP5494590B2 true JP5494590B2 (ja) | 2014-05-14 |
Family
ID=47887611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011174777A Active JP5494590B2 (ja) | 2011-08-10 | 2011-08-10 | 半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5494590B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4173751B2 (ja) * | 2003-02-28 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2007335538A (ja) * | 2006-06-13 | 2007-12-27 | Sanken Electric Co Ltd | 半導体装置の製法 |
JP4968195B2 (ja) * | 2008-06-24 | 2012-07-04 | 株式会社デンソー | 電子装置の製造方法 |
-
2011
- 2011-08-10 JP JP2011174777A patent/JP5494590B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013038310A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
US7705443B2 (en) | Semiconductor device with lead frame including conductor plates arranged three-dimensionally | |
JP4438489B2 (ja) | 半導体装置 | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
US8786072B2 (en) | Semiconductor package | |
JP5206743B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP5434986B2 (ja) | 半導体モジュールおよびそれを備えた半導体装置 | |
US20140367736A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6686691B2 (ja) | 電子装置 | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
EP2871676B1 (en) | Semiconductor device | |
US10056309B2 (en) | Electronic device | |
JP6319137B2 (ja) | 半導体装置及びその製造方法 | |
JP2019207990A (ja) | 半導体装置、冷却モジュール、電力変換装置及び電動車両 | |
JP2009213269A (ja) | 電力変換装置 | |
JP4491244B2 (ja) | 電力半導体装置 | |
JP2021015857A (ja) | 半導体装置及び電子装置 | |
TWI452662B (zh) | 雙邊冷卻整合電源裝置封裝與模組及製造方法 | |
US7573107B2 (en) | Power module | |
US11996344B2 (en) | Semiconductor device | |
JP6892006B2 (ja) | 半導体装置 | |
JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US11973063B2 (en) | Semiconductor package with low parasitic connection to passive device | |
JP4062191B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5494590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |