JP6892006B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6892006B2
JP6892006B2 JP2020504840A JP2020504840A JP6892006B2 JP 6892006 B2 JP6892006 B2 JP 6892006B2 JP 2020504840 A JP2020504840 A JP 2020504840A JP 2020504840 A JP2020504840 A JP 2020504840A JP 6892006 B2 JP6892006 B2 JP 6892006B2
Authority
JP
Japan
Prior art keywords
pin
flat plate
circuit pattern
pattern layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020504840A
Other languages
English (en)
Other versions
JPWO2019171804A1 (ja
Inventor
秀世 仲村
秀世 仲村
堀　元人
元人 堀
祐樹 稲葉
祐樹 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019171804A1 publication Critical patent/JPWO2019171804A1/ja
Application granted granted Critical
Publication of JP6892006B2 publication Critical patent/JP6892006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
パワー半導体装置（単に半導体装置と呼ぶ）は、例えば、次のように構成される。すなわち、銅（Ｃｕ）、アルミニウム（Ａｌ）等の導体箔が両面に設けられたセラミクス製の回路基板の主面上に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等の半導体素子を搭載する。半導体素子の上にプリント基板を重ねてこのプリント基板に挿入された複数のピン状端子により半導体素子の表面電極と主面の導体箔に形成された回路パターンとを電気接続するとともにその回路パターン上に外部端子を立設する。エポキシ樹脂等の熱硬化性樹脂によりモールドして回路基板を硬質な筐体内に封止するとともに外部端子の先端を突出して筐体から電極を引き出し、回路基板の他面を筐体から露出する（例えば、特許文献１参照）。斯かる半導体装置では、ボンディングワイヤに代えてプリント基板及びこのプリント基板に挿入されたピン状端子により半導体素子と回路基板上の回路パターンとを電気接続することにより、半導体装置が小型化され、これに伴い配線経路が短くなることで配線インダクタンスが小さくなり、ひいては高速動作が可能となる。また、構成各部を硬質な筐体内に封止することにより、パワーサイクル等の信頼性が高くなる。
例えば特許文献２から４には、半導体装置の大容量化のために、１つの出力の大きな半導体装置を、バスバーを用いて出力の小さな複数の半導体装置に並列に接続して、ネジ締め可能な外部端子を有するキャップをこれらの複数の半導体装置全体を覆うように被せた構造が開示されている。
特許文献１ 国際公開第２０１４／０６１２１１号
特許文献２ 国際公開第２０１３／１４５６１９号
特許文献３ 国際公開第２０１３／１４６２１２号
特許文献４ 国際公開第２０１３／１４５６２０号
 解決しようとする課題
しかしながら、特許文献２から４のように、横に並んだ複数の半導体モジュール間を横切る方向に配置されたバスバーを電流が流れ、モジュール内の導体の電流が半導体モジュールの長手方向に流れる場合は、バスバーの電流方向がモジュール内の導体の電流方向と直交することとなり、これらの相互インダクタンスを低減できないという問題点がある。
また、半導体モジュール上面から突出して外部端子と接続されるピン状端子は、外部端子に比べて断面積が小さいため、この部分の配線長が長いとインダクタンスが大きくなり易いということを発明者は見出した。
一般的開示
（項目１）
本発明の一態様においては、半導体装置が提供される。半導体装置は、第１の回路パターン層を有する第１回路基板を備えてよい。半導体装置は、第１の回路パターン層に搭載された半導体素子を備えてよい。半導体装置は、第２の回路パターン層を有する第２回路基板を備えてよい。半導体装置は、半導体素子と第２の回路パターン層とを接続する接続ピンを備えてよい。半導体装置は、第２の回路パターン層と電気的に接続されたピン状端子を備えてよい。半導体装置は、第１回路基板、半導体素子、第２回路基板および接続ピンを樹脂封止する封止部材を備えてよい。半導体装置は、平板部および平板部から屈曲して第２回路基板から離れる方向に延伸した延伸部を有する外部端子を備えてよい。平板部は、ピン状端子と接続され、第２の回路パターン層に平行に配置されてよい。延伸部が封止部材の短手方向の幅の範囲内に設けられてよい。
上記の構成によれば、第２の回路パターン層の電流方向と外部端子の平板部の電流方向を平行にできるので、この部分の相互インダクタンスを低減できる。
また、外部端子に接続されたピン状端子をより短くできるためピン状端子で生じるインダクタンスもより低減できる。ピン状端子が短いので、封止部材はより薄くなる。そうすると、樹脂の使用量を減らすことができるため材料コストを低減でき、樹脂部材の熱膨張係数と回路基板の熱膨張係数との違いによって生じる曲げ応力を低減できる。
（項目２）
平板部を流れる電流の電流変化率の符号は、第２の回路パターン層を流れる電流の電流変化率の符号とは逆符号であってよい。
（項目３）
平板部と、第２の回路パターン層とは同じ方向に平行に電流を流してよい。
（項目４）
半導体装置は、第１の回路パターン層と電気的に接続し、延伸部と平行に配置された他の延伸部を有する他の外部端子を備えてよい。
（項目５）
複数のピン状端子は、封止部材の短手方向における平板部の対向する側辺近傍にそれぞれ接続されてよい。
（項目６）
半導体装置は、延伸部を挿通させる複数の貫通孔を有するキャップを備えてよい。
（項目７）
キャップは、ナットを収容したナット収容部を有してよい。
外部端子は、平板部とは反対側の延伸部の端に貫通孔を備えてよい。外部端子は、貫通孔がナットの上方に配置されるように延伸部が折り曲げられてよい。
（項目８）
半導体装置は、平板部および平板部から屈曲して第２回路基板から離れる方向に延伸した延伸部を有する複数の外部端子を備えてよい。半導体装置は、延伸部を挿通させる複数の貫通孔を有するキャップを備えてよい。半導体装置は、キャップまたは封止部材から延伸されて平板部の外周に設けられた絶縁壁を備えてよい。平板部がキャップ、封止部材および絶縁壁に囲われる空間に配置されてよい。
（項目９）
絶縁壁は、封止部材から延伸された封止部材側絶縁壁を有してよい。絶縁壁は、キャップから延伸されたキャップ側絶縁壁を有してよい。封止部材側絶縁壁の側面がキャップ側絶縁壁の側面と接してよい。
（項目１０）
封止部材の長手方向において、外部端子の平板部の長さが、他の外部端子の他の平板部の長さより長くてよい。
（項目１１）
半導体装置は、第１回路基板と隣接して配置され、他の外部端子と接続された他の第１回路基板を備えてよい。外部端子の平板部が他の第１回路基板の上方まで延伸してよい。
なお、上記の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図１Ａは、本実施形態に係る半導体装置の上面視における構成を示した図である。 図１Ｂは、図１Ａにおける基準線ＢＢに関する半導体装置の側面視における断面構成を示した図である。 図１Ｃは、図１Ｂにおける基準線ＣＣに関する半導体装置の正面視における断面構成を示した図である。 図１Ｄは、図１Ｂにおける基準線ＤＤに関する半導体装置の上面視における断面構成を示した図である。 図１Ｅは、本体の上面視における構成を示した図である。 図２Ａは、本実施形態に係る半導体装置の回路構成を示す。 図２Ｂは、本実施形態に係る半導体装置を組み合わせた３相インバータとモータの回路構成の一例であり、スイッチング時の電流を示した図である。 図２Ｃは、本実施形態に係る半導体装置を組み合わせた３相インバータとモータの回路構成の一例であり、他のスイッチング時の電流を示した図である。 図３Ａは、図２Ｂに示すスイッチング時における相互インダクタンス化に関わる通電部分における電流の向きを示した図である。 図３Ｂは、図２Ｃに示す他のスイッチング時における相互インダクタンス化に関わる通電部分における電流の向きを示した図である。 図４Ａは、本体のピン状端子に外部端子を接続した状態を示した図である。 図４Ｂは、図４Ａにおける基準線ＢＢに関して本体のピン状端子に外部端子を接続した状態を示した図である。 図５Ａは、本体にキャップを被せた状態を示した図である。 図５Ｂは、図５Ａにおける基準線ＢＢに関して本体にキャップを被せた状態を示した図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、及び図１Ｅは、本実施形態に係る半導体装置１の構成を示す。ここで、図１Ａは、半導体装置１の上面視における構成を示し、図１Ｂは、図１Ａにおける基準線ＢＢに関する半導体装置１の側面視における断面構成を示し、図１Ｃは、図１Ｂにおける基準線ＣＣに関する半導体装置１の正面視における断面構成を示し、図１Ｄは、図１Ｂにおける基準線ＤＤに関する半導体装置１の上面視における断面構成を示し、図１Ｅは、本体の上面視における構成を示す。なお、図１Ａ、図１Ｄ、及び図１Ｅにおける上下方向、図１Ｂにおける紙面垂直方向、並びに図１Ｃにおける左右方向を縦方向、図１Ａ、図１Ｂ、図１Ｄ、及び図１Ｅにおける左右方向並びに図１Ｃにおける紙面垂直方向を横方向、図１Ａ、図１Ｄ、及び図１Ｅにおける紙面垂直方向並びに図１Ｂ及び図１Ｃにおける上下方向を高さ方向とする。なお、これらの図及びその他の関連する図において、図示を簡略するために、同一の複数の部材のうちの一部について符号を省略することがある。
半導体装置１は、電流容量に応じた最小限の厚さを有する１つの半導体モジュール本体１０に、キャップ２０を取り付けることで任意の位置に外部端子２６，２７，２８を配設し、定型のサイズ及び形状をなす半導体装置を提供することを目的とするものである。
なお、本明細書において、「接続」とは、特に断らない限り、通電可能に電気的に接続する意味を含むものとし、間に他の電子部品がある場合も含む。
本発明の一態様の半導体装置１について、最初に要点を説明する。半導体装置１は、第１の回路パターン層３ｃを有する第１回路基板３と、前記第１の回路パターン層３ｃに搭載された半導体素子５と、第２の回路パターン層９ｂを有する第２回路基板９と、前記半導体素子５と前記第２の回路パターン層９ｂとを接続する接続ピン７と、前記第２の回路パターン層９ｂと電気的に接続されたピン状端子１７と、前記第１回路基板３、前記半導体素子５、前記第２回路基板９および前記接続ピン７を樹脂封止する封止部材２と、平板部２７ｓおよび前記平板部２７ｓから屈曲して前記第２回路基板９から離れる方向に延伸した延伸部２７ｔを有する外部端子２７と、を備え、前記平板部２７ｓは、前記ピン状端子１７と接続され、前記第２の回路パターン層９ｂに平行に配置され、かつ、前記延伸部２７ｔが前記封止部材２の短手方向の幅の範囲内に設けられている。
前記平板部２７ｓを流れる電流の電流変化率の符号は、前記第２の回路パターン層９ｂを流れる電流の電流変化率の符号とは逆符号であってもよい。
半導体装置１は、前記第１の回路パターン層３ｃと電気的に接続し、前記延伸部２７ｔと平行に配置された他の延伸部２８ｔを有する他の外部端子２８を備えてもよい。
複数の前記ピン状端子１７は、前記封止部材２の短手方向における前記平板部２７ｓの対向する側辺近傍にそれぞれ接続されていてもよい。
半導体装置１は、前記延伸部２７ｔ，２８ｔを挿通させる複数の貫通孔２２ｂ，２３ｂを有するキャップ２０を備える。
前記キャップ２０は、ナット２７ｂを収容したナット収容部２２を有し、前記外部端子２７は、前記平板部２７ｓとは反対側の前記延伸部２７ｔの端に貫通孔を備え、かつ、前記貫通孔が前記ナット２７ｂの上方に配置されるように前記延伸部２７ｔが折り曲げられている。
半導体装置１は、平板部２６ｓ，２７ｓ，２８ｓおよび前記平板部２６ｓ，２７ｓ，２８ｓから屈曲して前記第２回路基板９から離れる方向に延伸した延伸部２６ｔ，２７ｔ，２８ｔを有する複数の外部端子２６，２７，２８と、前記延伸部２６ｔ，２７ｔ，２８ｔを挿通させる複数の貫通孔２１ｂ，２２ｂ，２３ｂを有するキャップ２０と、前記キャップ２０または前記封止部材２から延伸されて前記平板部２６ｓ，２７ｓ，２８ｓの外周に設けられた絶縁壁２ｅ，２ｆ，２０ｄと、を備え、前記平板部２６ｓ，２７ｓ，２８ｓが前記キャップ２０、前記封止部材２および前記絶縁壁２ｅ，２ｆ，２０ｄに囲われる空間２ａ，２ｂ，２ｃに配置されている。
前記絶縁壁２ｅ，２ｆ，２０ｄは、前記封止部材２から延伸された封止部材側絶縁壁２ｆと、前記キャップ２０から延伸されたキャップ側絶縁壁２０ｄとを有し、前記封止部材側絶縁壁２ｆの側面が前記キャップ側絶縁壁２０ｄの側面と接している。
前記封止部材２の長手方向において、前記外部端子２７の前記平板部２７ｓの長さが、前記他の外部端子２８の他の平板部２８ｓの長さより長くてもよい。
半導体装置１は、前記第１回路基板３と隣接して配置され、前記他の外部端子２８と接続された他の第１回路基板４を備え、前記外部端子２７の前記平板部２７ｓが前記他の第１回路基板４の上方まで延伸している。
本体１０は、半導体装置１の本体部分であり、筐体（封止部材）２、回路基板（第１回路基板）３及び４、半導体素子５及び６、接続ピン７及び８、プリント基板（第２回路基板）９、及びピン状端子１６〜１９を有する。
筐体（封止部材の一例）２は、回路基板３及び４の上主面（単に主面と呼ぶ）側、すなわちそれらの上に支持される半導体装置１の構成各部を内部に、ただしピン状端子１６，１７，１８，１９の上端を上方に突出して、回路基板３及び４の下主面（下面と呼ぶ）を筐体２の底面と面一に露出して、モールド封止する部材である。筐体２は、例えばエポキシ樹脂のような熱硬化性樹脂を用いてモールド成形することで、一軸方向（すなわち、横方向）を長手とする八角形状の上面を有する立体状に成形される。
ここで、筐体２の横方向の両端には、高さ方向に貫通する貫通孔２ｄが形成されている。貫通孔２ｄに上方からボルト等の固定具（不図示）を挿入することで、半導体装置１の回路基板３及び４を外部装置等のプレートに固定することができる。
なお、筐体２の横方向の両端に、貫通孔２ｄに対応する開口が形成された金属板を配置してもよい。また、横方向の両端に開口が形成された１つの金属板を後述する回路基板３，４の裏面に当接して配置してもよい。金属板に、モールド材が噛み合う部分を設けてもよい。金属板を用いることで、ボルト等の固定具（不図示）を挿入して半導体装置１を外部装置等に固定した際に、過度の加圧により筐体２を破損することがない。
また、筐体２の上面には、左側の貫通孔２ｄとピン状端子１６との間、及び右側の貫通孔２ｄとピン状端子１９との間にそれぞれ配置されたＵ字状の絶縁壁２ｅ、ピン状端子１６，１７，１８間の絶縁を確保する封止部材側絶縁壁（特に混乱のない限り、単に、絶縁壁と呼ぶ）２ｆ、及び封止部材２の上面の外周に沿って配置され絶縁壁２ｆの両端および絶縁壁２ｅの端部と接続した絶縁壁２ｇが立設（すなわち、高さ方向に延伸して形成）されている。
絶縁壁２ｅは、上面視において筐体２の上面上の横方向の両端に、各絶縁壁２ｅの端部を横方向外向きに、各絶縁壁２ｅの曲部を横方向内向きに配設されており、貫通孔２ｄが湾曲した絶縁壁２ｅの内側にそれぞれ配置されている。
絶縁壁２ｆは、ピン状端子１６とピン状端子１７との間、およびピン状端子１７とピン状端子１８との間に、縦方向に延びている。
絶縁壁２ｇは、筐体２の２つの長側面にそれぞれ沿って延設され、それらの端部を左右の絶縁壁２ｅの端部にそれぞれ接続する。
それにより、例えば図１Ｅからわかるように、図面左側の絶縁壁２ｅ及び２ｆ並びに上下の絶縁壁２ｇにより筐体２の上面上に空間２ａが区画され、左右の絶縁壁２ｆ及び上下の絶縁壁２ｇにより空間２ｂが区画され、図面右側の絶縁壁２ｅ及び絶縁壁２ｆ並びに上下の絶縁壁２ｇにより空間２ｃが区画される。なお、絶縁壁２ｅ，２ｆ，２ｇの高さは任意であり、本実施形態では一例として、絶縁壁２ｅ及び２ｆの高さを等しく、それらに対して絶縁壁２ｇを低くしている。
回路基板（第１回路基板の一例）３及び４は、それぞれ、半導体素子５及び６を搭載する基板であり、例えばＤｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ（ＤＣＢ）基板、Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ（ＡＭＢ）基板等を採用することができる。
回路基板３は、絶縁板３ａ、金属層３ｂ、回路パターン層３ｃを含む。絶縁板３ａは、例えば、材質が窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスであり、厚さ０．２ｍｍ以上１ｍｍ以下の板状部材である。金属層３ｂは、例えば、材質が銅、アルミニウム等の導電性金属であり、厚さ０．１ｍｍ以上１ｍｍ以下の金属層であり、絶縁板３ａの下面に設けられている。なお、防錆等の目的で、金属層３ｂの表面にニッケル等のめっき処理をしてもよい。回路パターン層３ｃは、金属層３ｂと同様に材質が銅、アルミニウム等の導電性金属であり、絶縁板３ａの主面に設けられている。
回路基板４は、回路基板３と同様の材質および厚さで構成され、絶縁板４ａ、絶縁板４ａの下面に設けられる金属層４ｂ、及び絶縁板４ａの主面に設けられる回路パターン層４ｃを含む。ただし、回路パターン層４ｃは、図１Ｄより分かるように、絶縁板４ａ上の左側にＴ字状の回路パターン４ｃ１と、回路パターン４ｃ１中央の幅が狭くなっている部分を挟むように配設された２つの回路パターン４ｃ２，４ｃ３を有する。回路パターン４ｃ２は、後述するピン状端子１７ｂの下端と電気的に接続している。回路パターン４ｃ３は、ピン状端子１７ａの下端と電気的に接続している。
半導体素子５及び６は、例えば、ＳｉＣ等の化合物半導体で形成されたスイッチング素子であり、おもて面及び裏面のそれぞれに電極を有する縦型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等を採用することができる。半導体素子５及び６は、ＩＧＢＴ（又はＭＯＳＦＥＴ）の場合に、おもて面にエミッタ電極（又はソース電極）及びゲート電極（おもて面電極と総称する）、裏面にコレクタ電極（又はドレイン電極（いずれも不図示））を有する。半導体素子６は、はんだ等の接合材（不図示）により、回路パターン４ｃ１上に搭載することで、半導体素子６の裏面にて回路基板４の主面に接合される。同様に、半導体素子５は、はんだ等の接合材（不図示）により、回路パターン３ｃ上に搭載することで、半導体素子５の裏面にて回路基板３の主面に接合される。なお、本実施形態では一例として、半導体素子５及び６としてＩＧＢＴを使用する。
なお、半導体素子５，６およびダイオード１２，１３は、それぞれ複数の半導体素子およびダイオードに分割して並列に接続してもよい。
ダイオード１２，１３は、フリーホイールダイオード（ＦＷＤ）として回路基板３及び４上に搭載して半導体素子５及び６のそれぞれに逆並列に接続された整流素子であり、例えばＳｉＣ等の化合物半導体で形成されたショットキーバリアダイオード（ＳＢＤ）等が用いられる。ダイオード１２の下面は、回路パターン層３ｃと電気的に接続している。ダイオード１３の下面は、回路パターン層４ｃ１と電気的に接続している。接続ピン１４は、ダイオード１２の上面電極と回路パターン層９ｂ１とを電気的に接続している。接続ピン１５は、ダイオード１３の上面電極と回路パターン層９ｂ２とを電気的に接続している。
なお、上記の半導体素子５とダイオード１２、または半導体素子６とダイオード１３の代替として、半導体素子とダイオードを１チップに内蔵して逆並列接続したＲｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ（ＲＣ−ＩＧＢＴ）チップを用いてもよい。
接続ピン７及び８は、回路基板３及び４のそれぞれの回路パターン層３ｃ及び４ｃ又はそれぞれに搭載された半導体素子５及び６のおもて面電極（本実施形態では一例として半導体素子５及び６のおもて面電極）と後述するプリント基板９の回路パターン層９ｂとの間を電気的に接続するピン状の導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱等のピン状に成形されている。なお、接続ピン７及び８は、その下端をはんだ等の接合材（不図示）により半導体素子５及び６に接続することでそれらのおもて面電極上に立設され、上端をはんだ、ロウ付け、又はカシメによりプリント基板９の回路パターン層９ｂに接続される。
接続ピン７及び８は、それぞれ複数のポスト、一例として各３つのポストを含む。それらのうちの各２つのポストは半導体素子５及び６のエミッタ電極上に立設され、プリント基板９の回路パターン層９ｂのエミッタ側配線（回路パターン層９ｂ１，９ｂ２）に接続する。残りの各１つのポストは、半導体素子５及び６のゲート電極上に立設され、プリント基板９の回路パターン層９ｂのゲート配線（回路パターン層９ｂ３，９ｂ４）に接続する。
プリント基板（第２回路基板の一例）９は、絶縁板９ａと絶縁板９ａの主面に回路パターンを形成する回路パターン層９ｂ（第２の回路パターン層の一例）を含んでいる。回路パターン層９ｂは、詳細には、接続ピン７と後述の接続ピン１１との間を接続する回路パターン層９ｂ１、接続ピン８とピン状端子１７との間を接続する回路パターン層９ｂ２、半導体素子５のゲート配線になる回路パターン層９ｂ３、半導体素子６のゲート配線になる回路パターン層９ｂ４を含んでいる。
回路パターン層９ｂ１は、接続ピン７を介して半導体素子５のエミッタ電極（ＭＯＳＦＥＴの場合はソース電極）と電気的に接続している。
回路パターン層９ｂ２は、接続ピン８を介して半導体素子６のエミッタ電極（ＭＯＳＦＥＴの場合はソース電極）と電気的に接続している。
プリント基板（第２回路基板の一例）９は、半導体素子５及び６の電極をピン状端子１６〜１９に接続する配線が設けられた基板であり、回路基板３及び４の主面側にこれらから離間して配置されている。本実施形態では、プリント基板９は、回路基板３及び４の主面と、後述のピン状端子１６，１７，１８に接続される外部端子２６，２７，２８のそれぞれの平板部２６ｓ，２７ｓ，２８ｓとの間に配置される。絶縁板９ａは、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成されるフレキシブル基板を採用することができる。プリント基板９には、接続ピン７及び８並びにピン状端子１６，１７，１８，１９を通す複数の貫通孔（不図示）が設けられている。回路パターン層９ｂの材質は、銅、アルミニウム等の導電性金属であり、絶縁板９ａの表面に設けられている。
接続ピン１１は、回路パターン層９ｂ１と回路パターン層４ｃ１を電気的に接続している。
ピン状端子１６，１７，１８は、半導体素子５及び６を導通する電流を半導体装置１に入出力するための入出力用端子であり、ピン状端子１９（１９ａ，１９ｂ）は、半導体素子５および６のゲート電極に電気的に接続されたゲート端子であり、ピン状端子１９（１９ｃ，１９ｄ）は、半導体素子５および６のエミッタ電極に電気的に接続された補助エミッタ端子である。これらのピン状端子１６，１７，１８，１９は、一例として銅、アルミニウム等の導電性金属を用いて平板状、円柱状等のピン状に成形されている。
ピン状端子１６は、一端が回路基板４の回路パターン層４ｃ１に接続され、他端が筐体２から露出する。ピン状端子１６は、複数、一例として６つの端子を含み、各３つの端子（第１及び第２ピン状端子の一例）１６ａ及び１６ｂが回路パターン４ｃ１上の縦方向の一側及び他側にそれぞれ立設され、プリント基板９の孔部（不図示）を介して上方に延び、筐体２の上面から空間２ａ内の縦方向の一側及び他側にそれぞれ突出する。これにより、複数の端子１６ａ及び１６ｂが本体１０（筐体２）の上面においてそれぞれ縦方向の一側及び他側に横方向に配列され、半導体素子６のコレクタ電極が回路パターン４ｃ１及びピン状端子１６を介して後述する外部端子２６に接続される。また、半導体素子５のエミッタ電極が接続ピン７、プリント基板９の回路パターン層９ｂ１、接続ピン１１、回路パターン４ｃ１及びピン状端子１６を介して後述する外部端子２６に接続される。
ピン状端子１７は、一端が回路基板４の回路パターン層４ｃ３に接続され、他端が筐体２から露出するピン状端子１７ａと、一端が回路基板４の回路パターン層４ｃ２に接続され、他端が筐体２から露出するピン状端子１７ｂを含む。ピン状端子１７ａ，１７ｂは、入出力する電力に応じてそれぞれ１本でもよいし、複数本であってもよい。図４Ａに示したように、各３つのピン状端子（第１及び第２ピン状端子の一例）１７ａ及び１７ｂが回路パターン４ｃ２上の縦方向の一側及び他側にそれぞれ立設され、プリント基板９の孔部（不図示）を介して上方に延び、筐体２の上面から空間２ｂ内の縦方向の一側及び他側にそれぞれ突出する。これにより、複数のピン状端子１７ａ及び１７ｂが本体１０（筐体２）の上面においてそれぞれ縦方向の一側及び他側に横方向に配列され、半導体素子６のエミッタ電極が接続ピン８、プリント基板９の回路パターン層９ｂ２、及びピン状端子１７ａ及び１７ｂを介して後述する外部端子２７に接続される。
ピン状端子１８は、一端が回路基板３の回路パターン層３ｃに接続され、他端が筐体２から露出する。ピン状端子１８は、複数、一例として６つの端子を含み、各３つの端子（第１及び第２ピン状端子の一例）１８ａ及び１８ｂが回路パターン層３ｃ上の縦方向の一側及び他側にそれぞれ立設され、プリント基板９の孔部（不図示）を介して上方に延び、筐体２の上面から空間２ｃ内の縦方向の一側及び他側にそれぞれ突出する。これにより、複数の端子１８ａ及び１８ｂが本体１０（筐体２）の上面においてそれぞれ縦方向の一側及び他側に横方向に配列され、半導体素子５のコレクタ電極が回路パターン層３ｃ及びピン状端子１８を介して後述する外部端子２８に接続される。
ピン状端子１９ａ，１９ｂは、基端がプリント基板９の回路パターン層９ｂのそれぞれのゲート配線９ｂ３，９ｂ４に接続されてこれを介して半導体素子５および６のゲート電極にそれぞれ電気的に接続され、他端が筐体２から露出する。ピン状端子１９ａ，１９ｂは、筐体２の上面から絶縁壁２ｅを挟んで筐体２からそれぞれ突出する。これにより、ピン状端子１９ａ，１９ｂは、プリント基板９のゲート配線となる回路パターン層９ｂ（９ｂ３，９ｂ４）並びに接続ピン７及び８を介して半導体素子５及び６のゲート電極にそれぞれ接続されて、ゲート端子として機能する。ピン状端子１９ｃ，１９ｄは、半導体素子５及び６のエミッタ電極にプリント基板９等を介して電気的に接続されて、補助エミッタ端子にしている。
キャップ２０は、本体１０、すなわち筐体２の上面側に取り付けて半導体装置１を定型のサイズ及び形状にするための部材である。なお、キャップ２０の厚みは任意に選択することとしてもよい。キャップ２０は、例えばエポキシ樹脂等の樹脂材を用いて成形することで、一軸方向（すなわち、横方向）を長手とする八角形状、ただし横方向の両端に半単心円状の切欠き２０ａが設けられた上面を有する蓋体状に形成される。ここで、キャップ２０には、ナット収容部２１〜２３、貫通孔２１ｂ〜２３ｂ、キャップ側絶縁壁２０ｃ，２０ｄ、及び凸部２９ｓが設けられている。
ナット収容部２１，２２，２３は、外部端子２６，２７，２８のそれぞれに対応して、例えば複数の半導体装置１間で外部端子２６，２７，２８を互いに接続するバスバー等の導電性部材を固定するためのナット２６ｂ，２７ｂ，２８ｂを収容する凸状部分である。ナット収容部２１，２２，２３は、キャップ２０の上面上に横方向に並設されている。ナット収容部２１，２２，２３は、それぞれ、キャップ２０の上面上の略矩形領域を、高さ方向を上向きに突出し、その矩形領域の中央の六角形領域を下向きに陥没し、さらにその六角形領域の中央の円形領域をさらに下向きに陥没することで、内側にナット孔２１ａ，２２ａ，２３ａが形成される。ナット孔２１ａ，２２ａ，２３ａのそれぞれに六角形状のナット２６ｂ，２７ｂ，２８ｂを、雌ネジを高さ方向に向けてそれぞれ挿入することができる。
図１Ａ，図１Ｂに示したように、貫通孔２１ｂ，２２ｂ，２３ｂは、外部端子２６，２７，２８のそれぞれの延伸部２６ｔ，２７ｔ，２８ｔを挿通させる孔部であり、それぞれ、ナット収容部２１及び２２の横方向の右側並びにナット収容部２３の横方向の左側を、縦方向を長手とする矩形状に開くことで形成されている。図５Ａ，図５Ｂに示すように、貫通孔２１ｂ，２２ｂ，２３ｂのそれぞれに、下側からＬ字状の外部端子２６，２７，２８の先端、すなわち延伸部２６ｔ，２７ｔ，２８ｔを高さ方向に挿通し、ナットをナット収容部２１に挿入後、ナット収容部２１，２２，２３の上方に折り曲げることで、外部端子２６，２７，２８がナット収容部２１，２２，２３に固定される。このようにして、外部端子２６，２７，２８の貫通孔２６ａ，２７ａ，２８ａは、ナット孔２１ａ，２２ａ，２３ａに収容されたナット２６ｂ，２７ｂ，２８ｂ上に位置決めされる。
キャップ側絶縁壁（特に混乱のない限り、単に、絶縁壁と呼ぶ）２０ｃは、半導体装置１の下側、すなわち半導体装置１が取り付けられる外部装置等に対する外部端子２６，２７，２８及びピン状端子１９の絶縁を確保する部分である。絶縁壁２０ｃは、上面視において半単心円状に湾曲した板状に成形され、高さ方向の中央にて、キャップ２０の横方向の両端に設けられた半単心円状の切欠き２０ａ内に固定される。絶縁壁２０ｃは、キャップ２０を本体１０の上面上に取り付けた際に、その下端を筐体２の上面上の絶縁壁２ｅ内に嵌合することで、内側にキャップ２０の上面より低い上面を有する段部が形成されるとともに、絶縁壁２０ｃの下端が縦方向及び横方向に絶縁壁２ｅと重なり、それにより筐体２の上面がキャップ２０外側から隔離され、半導体装置１の下側からの外部端子２６，２７，２８及びピン状端子１９までの絶縁距離が得られる。
キャップ側絶縁壁（特に混乱のない限り、単に、絶縁壁と呼ぶ）２０ｄは、半導体装置１の内側、すなわち本体１０の上面上でピン状端子１６，１７，１８及びこれらに接続される外部端子２６，２７，２８間の絶縁を確保する部分である。絶縁壁２０ｄは、縦方向に延びる２つの壁部を含み、それぞれ、キャップ２０の内面上においてナット収容部２１及び２２の間及びナット収容部２２及び２３の間に下向きに（すなわち、筐体２に向かって）延伸して形成されている。絶縁壁２０ｄは、キャップ２０を本体１０の上面上に取り付けた際に、その下端を筐体２の上面上の絶縁壁２ｆに係合することで、横方向に絶縁壁２ｆと重なり、それによりキャップ２０と本体１０（筐体２）との間の空間がナット収容部２１，２２，２３に対応して筐体２上の３つの空間２ａ，２ｂ，２ｃに仕切られ、それぞれの空間内に位置するピン状端子１６，１７，１８及びこれらに接続される外部端子２６，２７，２８が互いに隔離される。
凸部２９ｓは、ピン状端子１９をキャップ２０上に突出してこれを支持する部分であり、キャップ２０の上面に、横方向右側の絶縁壁２０ｃを挟んで縦方向の一側及び他側に各２つ横方向に並設されている。各凸部２９ｓは円筒形状を有し、その中心に高さ方向に貫通する貫通孔（不図示）が形成され、キャップ２０を本体１０の上面上に取り付けた際に、本体１０上面から高さ方向に突出するピン状端子１９が貫通孔を通ってキャップ２０上に繰り出される。
外部端子（外部端子部の一例）２６，２７，２８は、それぞれ本体１０のピン状端子１６，１７，１８に接続し、これらをキャップ２０上面上に延長して、例えばそれぞれＵ端子、Ｎ端子、及びＰ端子として機能する導電性部材であり、一例として銅、アルミニウム等の導電性金属を用いて板状に成形されている。外部端子２６，２７，２８は、それぞれ、板状部材を屈曲して形成される平板部２６ｓ，２７ｓ，２８ｓ及びこれらの一端に接続する延伸部２６ｔ〜２８ｔを有する。平板部２６ｓ，２７ｓ，２８ｓの一端には、幅方向の両側に、それぞれピン状端子１６，１７，１８のうちの１つの端子に含まれる少なくとも１つ（ここでは上下各３つ）のピン状端子が挿通する（ここでは上下各３つ）貫通孔（図４Ａ、図４Ｂ参照）が形成されている。延伸部２６ｔ，２７ｔ，２８ｔは、平板部２６ｓ，２７ｓ，２８ｓに接続する基端に対して幅狭の先端を有し、その先端にそれぞれ円形状の貫通孔２６ａ，２７ａ，２８ａが形成されている。
外部端子２６，２７，２８の平板部２６ｓ，２７ｓ，２８ｓは、横方向の長さが互いに異なってよいし、一部の平板部の長さが他と異なってもよい。本実施形態では、一例として、外部端子２７の平板部２７ｓは、外部端子２６の平板部２６ｓ及び外部端子２８の平板部２８ｓより長くしている。これにより、本体１０におけるピン状端子１６，１７，１８の配置によらず、キャップ２０上での外部端子２６，２７，２８の配置（すなわち、ナット収容部２１，２２，２３の配置）に合わせて、ピン状端子１６，１７，１８をそれぞれ外部端子２６，２７，２８に接続することができる。そして、外部端子２７の平板部２７ｓとプリント基板９の回路パターン層９ｂ１とが平行に配置される配線が長くなるため、相互インダクタンスを低減できる。
なお、上述のとおり、外部端子２６，２７，２８のそれぞれは回路基板３及び４のいずれかに接続される。ここで、外部端子２６，２７，２８のうちの外部端子２７は、ピン状端子１７を介して回路基板３に接続され且つ他の回路基板４の上方まで延伸している。これにより、本体１０におけるピン状端子１７の配置、すなわち回路基板３，４の構成及び配置によらず、キャップ２０上での外部端子２７の配置（すなわち、ナット収容部２２の配置）に合わせて、外部端子２７を回路基板３に接続することができる。
外部端子２６，２７，２８は、平板部２６ｓ，２７ｓ，２８ｓを水平に保持して、それぞれに形成された貫通孔（図４Ａ、図４Ｂ参照）に本体１０のピン状端子１６，１７，１８を挿通してこれらに接続し、キャップ２０を本体１０上に被せて、貫通孔２１ｂ，２２ｂ，２３ｂのそれぞれに下側から延伸部２６ｔ，２７ｔ，２８ｔを高さ方向に挿通し、ナット収容部２１，２２，２３の上方に折り曲げることで、キャップ２０のナット収容部２１，２２，２３に固定される。それにより、外部端子２６，２７，２８のそれぞれの平板部２６ｓ，２７ｓ，２８ｓ及び延伸部２６ｔ，２７ｔ，２８ｔの基端は、本体１０（筐体２）の上面側において、キャップ２０の内側の空間２ａ，２ｂ，２ｃ内に、すなわちそれらの縦方向の幅の範囲内に設けられて、互いに絶縁される。そして、延伸部２７ｔが封止部材２の短手方向の幅の範囲内に設けられている。
また、外部端子２６，２７，２８の延伸部２６ｔ，２７ｔ，２８ｔは、本体１０（筐体２）の上面側において横方向に配列され、特にそれぞれＮ端子及びＰ端子として機能する外部端子２７及び２８の隣り合う延伸部２７ｔ及び２８ｔ同士が向かい合う。ここで、外部端子２６，２７，２８のうち横方向に隣り合う外部端子（第１又は第２外部端子部の一例）２８及び外部端子（第２又は第１外部端子部の一例）２７は、半導体装置１のスイッチング動作時に生じる還流電流によって、延伸部２７ｔ，２８ｔを流れる電流の方向が同じ方向に平行となり、電流変化率が逆符号となる時がある。それにより、延伸部２７ｔ，２８ｔの配線が相互インダクタンス化され、インダクタンスを抑制できる。そのため、半導体装置１の高速動作が可能となる。
また、外部端子２６，２７，２８の平板部２６ｓ，２７ｓ，２８ｓは、プリント基板９の回路パターン層９ｂの少なくとも一部に向かい合う。それらのうち、例えば外部端子２７の平板部２７ｓは、プリント基板９の回路パターン層９ｂ１と同じ方向に平行に電流を流す。それにより、相互インダクタンス化により、平板部２７ｓ及びプリント基板９の回路パターン層９ｂ１に対する配線インダクタンスが抑制され、半導体装置１の高速動作が可能となる。
また、それぞれの孔部２６ａ，２７ａ，２８ａがナット孔２１ａ，２２ａ，２３ａ上に位置決めされ、それぞれナット孔２１ａ，２２ａ，２３ａに挿入されるナット２６ｂ，２７ｂ，２８ｂの雌ネジと高さ方向に連通する。そこで、固定具の一例であるボルト（不図示）を、他の半導体装置等に接続するための導電性部材（不図示）を介し、ナット孔２１ａ，２２ａ，２３ａに通してナット２６ｂ，２７ｂ，２８ｂの雌ネジに螺入することで、導電性部材を外部端子２６，２７，２８に着脱可能に接続することができる。
図２Ａは、半導体装置１の回路構成を示している。半導体装置１において、半導体素子５及び６は、外部端子２７及び２８の間に直列に接続され、外部端子２６が半導体素子５と半導体素子６との間に接続されている。
ここで、半導体素子５のコレクタ電極は、回路パターン層３ｃ，ピン状端子１８を介して外部端子２８に接続している。半導体素子５のエミッタ電極は、接続ピン７，回路パターン層９ｂ１，接続ピン１１，回路パターン層４ｃ１を介してピン状端子１６に接続している。また、ピン状端子１９ｃは、半導体素子５のエミッタ電極と電気的に接続している。ダイオード１２は、半導体素子５と逆並列に接続している。ピン状端子１６は、外部端子２６と接続している。半導体素子６のコレクタ電極は、回路パターン層４ｃ１を介してピン状端子１６に接続している。半導体素子６のエミッタ電極は、接続ピン８，回路パターン層９ｂ２を介してピン状端子１７に接続している。また、ピン状端子１９ｄは、半導体素子６のエミッタ電極と電気的に接続している。ダイオード１３は、半導体素子６と逆並列に接続している。ピン状端子１７は、外部端子２７と接続している。
図２Ｂ及び図２Ｃは、本実施形態に係る半導体装置１を組み合わせた３相インバータとモータ３０の回路構成の一例であり、それぞれ異なるスイッチング時の電流を矢印で示した図である。また、図３Ａ及び図３Ｂは、それぞれ図２Ｂ及び図２Ｃに示した状態に対応する相互インダクタンス化に関わる通電部分における電流の向きを示した図である。各半導体装置１の外部端子２８を直流電源のＰ極側に接続し、各半導体装置１の外部端子２７を直流電源のＮ極側に接続している。各半導体装置１の外部端子２６は、３相モータ３０のＵ，Ｖ，Ｗの端子にそれぞれ接続している。図２Ｂと図２Ｃは、パルス幅変調（ＰＷＭ）方式でオンオフ制御した際の２つのスイッチング状態を表している。
図２Ｂは、相切り替え時の途中の状態を示しており、左側の上アームの半導体素子５と中央の下アームの半導体素子６がｏｆｆであり、左側の下アームの半導体素子６と中央の上アームの半導体素子５がｏｎである状態において、右側の上アームの半導体素子５が、スイッチｏｆｆ状態で、右側の下アームの半導体素子６が、スイッチｏｎからｏｆｆの状態に切り替わる時の電流の流れを矢印で示している。図３Ａに示した外部端子２８の矢印および回路パターン層９ｂ１の矢印は、図２Ｂに示した矢印Ａ１および矢印Ａ２に当たり、図３Ａに示した外部端子２７の平板部２７ｓの矢印および延伸部２７ｔの矢印は、図２Ｂに示した矢印Ｂ１およびＢ２に当たる。図３Ａにおいて、矢印Ａ１の電流と矢印Ｂ２の電流は平行に同じ方向（上方向）に流れている。矢印Ａ２の電流と矢印Ｂ１の電流は平行に同じ方向（右方向）に流れている。
ピン状端子１６、回路パターン層４ｃ１、半導体素子６、接続ピン８、回路パターン層９ｂ２、ピン状端子１７および外部端子２７（平板部２７ｓ、延伸部２７ｔ）を順に経由する電流が減少し電流の電流変化率（時間変化率ｄＩ／ｄｔともいう）が負である時、モータ３０のＷ相のコイルに蓄積されたエネルギーによって電流の流れを維持しようとする電流が生じるため、ピン状端子１６、回路パターン層４ｃ１、接続ピン１１、回路パターン層９ｂ１、接続ピン７、ダイオード１２、回路パターン層３ｃ、ピン状端子１８および外部端子２８（平板部２８ｓ、延伸部２８ｔ）を順に経由する還流電流が増加し還流電流の電流変化率（時間変化率ともいう）が正になる。したがって、平板部２７ｓを流れる電流の電流変化率の符号は、第２の回路パターン層９ｂを流れる電流の電流変化率の符号とは逆符号であり、かつ、外部端子２８の延伸部２８ｔを流れる電流の電流変化率の符号は、外部端子２７の延伸部２７ｔを流れる電流の電流変化率の符号とは逆符号である。
図２Ｃは、相切り替え時の途中の状態を示しており、左側の上アームの半導体素子５と中央の下アームの半導体素子６がｏｆｆであり、左側の下アームの半導体素子６と中央の上アームの半導体素子５がｏｎである状態において、右側の下アームの半導体素子６が、スイッチｏｆｆ状態で、右側の上アームの半導体素子５が、スイッチｏｎからｏｆｆの状態に切り替わる時の電流の流れを矢印で示している。図３Ｂに示した外部端子２８の矢印および回路パターン層９ｂ１の矢印は、図２Ｃに示した矢印Ａ１および矢印Ａ２に当たり、図３Ｂに示した外部端子２７の平板部２７ｓの矢印および延伸部２７ｔの矢印は、図２Ｃに示した矢印Ｂ１およびＢ２に当たる。図３Ｂにおいて、矢印Ａ１の電流と矢印Ｂ２の電流は平行に同じ方向（下方向）に流れている。矢印Ａ２の電流と矢印Ｂ１の電流は平行に同じ方向（左方向）に流れている。
外部端子２８（延伸部２８ｔ、平板部２８ｓ）、ピン状端子１８、回路パターン層３ｃ、半導体素子５、接続ピン７、回路パターン層９ｂ１、接続ピン１１、回路パターン層４ｃ１およびピン状端子１６を順に経由する電流が減少する時、すなわち電流の電流変化率が負である時、モータ３０のＷ相のコイルに蓄積されたエネルギーによって電流の流れを維持しようとする電流が生じるため、外部端子２７（延伸部２７ｔ、平板部２７ｓ）、ピン状端子１７、回路パターン層９ｂ２、接続ピン８、ダイオード１３、回路パターン層４ｃ１およびピン状端子１６を順に経由する還流電流が増加する、すなわち、還流電流の電流変化率が正になる。したがって、平板部２７ｓを流れる電流の電流変化率の符号は、第２の回路パターン層９ｂを流れる電流の電流変化率の符号とは逆符号であり、かつ、外部端子２８の延伸部２８ｔを流れる電流の電流変化率の符号は、外部端子２７の延伸部２７ｔを流れる電流の電流変化率の符号とは逆符号である。
パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，ＰＷＭ）方式で上下アームの半導体素子５，６のｏｎ／ｏｆｆを切り替える場合にも、外部端子２７の延伸部２７ｔを流れる電流が、外部端子２８の延伸部２８ｔに流れる電流に対して、電流の流れる方向が平行であり、かつ、電流の電流変化率（時間変化率ｄＩ／ｄｔともいう）の符号が互いに逆符号になる。同様に、外部端子２７の平板部２７ｓを流れる電流は、プリント基板９の回路パターン層９ｂ１の電流に対して、平行であり、かつ、電流の電流変化率の符号が互いに逆符号になる。
半導体装置１の製造方法について説明する。
まず、本体１０、キャップ２０、及び外部端子２６，２７，２８のそれぞれを準備する。ここで、本体１０は、次のように組み立てられる。
まず、プリント基板９の複数の貫通孔（不図示）に接続ピン７，８，１１，１４，１５、並びにピン状端子１６，１７，１８，１９を挿入する。なお、接続ピン７，８，１１，１４，１５、並びにピン状端子１６，１７，１８，１９は、銅を主成分とする金属で構成されており、外周面にはスズ（Ｓｎ）メッキ層が形成されている。次いで、図示しない第１の治具上に回路基板３及び４を横に並べて配置し、半導体素子５，６、ダイオード１２，１３、接続ピン７，８，１１，１４，１５、並びにピン状端子１６，１７，１８が接続する回路基板３及び４の回路パターン層３ｃ，４ｃ１，４ｃ２，４ｃ３上の領域にはんだ等の接合材（不図示）を塗布する。そして、回路基板３の回路パターン層３ｃ及び回路基板４の回路パターン層４ｃ（回路パターン４ｃ１）上に半導体素子５，６及びダイオード１２，１３を搭載した後、半導体素子５，６のおもて面電極（エミッタ電極およびゲート電極）にはんだを塗布する。次いで、必要であればプリント基板９の設置をガイドする第２の治具を第１の治具に載せる。次いで、半導体素子５及び６を搭載した回路基板３及び４の上に、上述の接続ピン等を挿入したプリント基板９を載置する。
次に、リフロー炉を用いて上記の組み立て体をリフローすることで、接合材及びスズメッキ層を溶融し、回路基板３及び４の回路パターン層３ｃ及び４ｃ上にそれぞれ半導体素子５，６およびダイオード１２，１３が接合され、回路基板４の回路パターン４ｃ１，４ｃ２，４ｃ３及び回路基板３の回路パターン層３ｃにそれぞれピン状端子１６，１７，１８，１９の下端が接合され、半導体素子５及び６のおもて面電極上にそれぞれ接続ピン７，８の下端が接合され、回路基板４の回路パターン４ｃ１の上面に接続ピン１１の下端が接合され、ダイオード１２の上面に接続ピン１４の下端が接合され、ダイオード１３の上に接続ピン１５の下端が接合され、プリント基板９の回路パターン層９ｂに外部端子１９（１９ａ，１９ｂ，１９ｃ，１９ｄ）の下端が接合される。
最後に、半導体素子５及び６をそれぞれ搭載した回路基板３及び４を封止する。上述のリフロー後の内部構造体から治具を取り外した後、内部構造体を金型或いは成形体内に配置し、その内部に熱硬化性樹脂等のモールド材を注入して、回路基板３及び４の主面側をモールド封止する。これにより、回路基板３及び４、半導体素子５及び６、ダイオード１２，１３、接続ピン７，８，１１，１４，１５、プリント基板９、及びピン状端子１６，１７，１８，１９が筐体２内に中実に封止される。そして、金型から取り出すことで筐体２が形成され、本体１０が構成される。
次に、図４Ａ及び図４Ｂに示すように、外部端子２６，２７，２８をそれぞれ本体１０のピン状端子１６，１７，１８に接続する。具体的には、まず、外部端子２６，２７，２８の平板部２６ｓ，２７ｓ，２８ｓを水平に、すなわち本体１０の上面に対して平行に、延伸部２６ｔ，２７ｔ，２８ｔを高さ方向に向けて保持されたＬ字状の外部端子２６，２７，２８を準備する。平板部２６ｓ，２７ｓ，２８ｓの両側辺近傍にはそれぞれ複数の貫通孔（不図示）が形成されている。そして、本体１０の長手方向に沿って両側辺近傍に並んで上方に突出したピン状端子１６ａ，１７ａ，１８ａ及び１６ｂ，１７ｂ，１８ｂの上端を平板部２６ｓ，２７ｓ，２８ｓの各貫通孔に挿入する。ピン状端子１６ａ，１７ａ，１８ａ及び１６ｂ，１７ｂ，１８ｂの上端にレーザを照射して、各ピン状端子を外部端子２６，２７，２８と接続する。こうすることで、複数のピン状端子１６ａ，１７ａ，１８ａ及び１６ｂ，１７ｂ，１８ｂは、封止部材２の短手方向における平板部２６ｓ，２７ｓ，２８ｓの対向する側辺近傍にそれぞれ接続される。
次に、図５Ａ及び図５Ｂに示すように、キャップ２０を本体１０上に取り付ける。まず、キャップ２０の貫通孔２１ｂ，２２ｂ，２３ｂのそれぞれに外部端子２６，２７，２８の延伸部２６ｔ，２７ｔ，２８ｔをキャップ２０の下側から上向きに挿通する。そして、キャップ２０を本体１０上に被せる。これにより、キャップ２０が、その側面の下端を筐体２の上面上の絶縁壁２ｇに係合し、絶縁壁（キャップ側絶縁壁）２０ｃの下端を筐体２の上面上の絶縁壁（封止部材側絶縁壁）２ｅ内に嵌合して、筐体２の上面周縁上に支持されることで、キャップ２０と本体１０（筐体２）との間にキャップ２０の外側から隔離された空間が形成される。さらに、絶縁壁（キャップ側絶縁壁）２０ｄの下端を筐体２の上面上の絶縁壁（封止部材側絶縁壁）２ｆに係合することで、キャップ２０と本体１０（筐体２）との間の空間がナット収容部２１，２２，２３に対応して筐体２上の３つの空間２ａ，２ｂ，２ｃに仕切られ、それぞれの空間内に位置するピン状端子１６，１７，１８及びこれらに接続される外部端子２６，２７，２８が互いに隔離される。
なお、キャップ２０の貫通孔２１ｂ，２２ｂ，２３ｂのそれぞれに外部端子２６，２７，２８を挿通すると同時に、キャップ２０の凸部２９ｓの貫通孔（不図示）にピン状端子１９を挿通する。それにより、ピン状端子１９の先端が凸部２９ｓからキャップ２０上に繰り出され、凸部２９ｓに支持される。
次に、ナット２６ｂ，２７ｂ，２８ｂを、これらのナットの雌ネジを高さ方向に向けた状態でナット孔２１ａ，２２ａ，２３ａに挿入する。なお、外部端子２６，２７，２８は、平板部２６ｓ，２７ｓ，２８ｓとは反対側の延伸部２６ｔ，２７ｔ，２８ｔの端に貫通孔を備えている。
最後に、延伸部２６ｔ，２７ｔ，２８ｔは、この貫通孔をナット２６ｂ，２７ｂ，２８ｂの上方に配置されるように、ナット収容部２１，２２，２３の上方へ折り曲げられる。このようにして、外部端子２６，２７，２８がそれぞれキャップ２０のナット収容部２１，２２，２３の上に固定され、半導体装置１を構成する（図１Ａから図１Ｃ参照）。
本実施形態に係る半導体装置１によれば、本体１０上にキャップ２０を支持する構成を採用することにより、構成各部を最適配置して本体１０を最小限の厚みでコンパクトに構成し、平板部２６ｓ，２７ｓ，２８ｓの長さ等を適宜選択することで外部端子２６，２７，２８をキャップ２０上で任意に配置しつつ本体１０上面から突出するピン状端子１６，１７，１８に接続して、定型のサイズ及び形状の半導体装置１を組み立てることができる。
なお、本実施形態に係る半導体装置１では、キャップ２０のナット収容部２１，２２，２３、接続ピン７及び８、ピン状端子１６，１７，１８，１９、外部端子２６，２７，２８等、複数のものを含む場合にそれぞれが同等に又は同様に構成されるものとしたが、少なくとも一部が他と異なって構成されてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１ 半導体装置
２ 筐体（封止部材の一例）
２ａ 空間
２ｂ 空間
２ｃ 空間
２ｄ 貫通孔
２ｅ 絶縁壁（封止部材側絶縁壁）
２ｆ 絶縁壁（封止部材側絶縁壁）
３ 回路基板（第１回路基板の一例）
３ａ 絶縁板
３ｂ 金属層
３ｃ 回路パターン層（第１の回路パターン層の一例）
４ 回路基板（第１回路基板の一例）
４ａ 絶縁板
４ｂ 金属層
４ｃ 回路パターン層（第１の回路パターン層の一例）
４ｃ１ 回路パターン層（第１の回路パターン層の一例）
４ｃ２ ピン状端子１７ａと接続した回路パターン層
４ｃ３ ピン状端子１７ｂと接続した回路パターン層
５ 半導体素子
６ 半導体素子
７ 接続ピン
８ 接続ピン
９ プリント基板（第２回路基板の一例）
９ａ 絶縁板
９ｂ 回路パターン層（第２の回路パターン層の一例）
９ｂ１ 接続ピン７と接続ピン１１との間を接続する回路パターン層（第２の回路パターン層の一例）
９ｂ２ 接続ピン８とピン状端子１７との間を接続する回路パターン層（第２の回路パターン層の一例）
９ｂ３ ゲート配線になる回路パターン層
９ｂ４ ゲート配線になる回路パターン層
１０ 本体
１１ 接続ピン
１２ ダイオード
１３ ダイオード
１４ 接続ピン
１５ 接続ピン
１６ ピン状端子
１６ａ ピン状端子
１６ｂ ピン状端子
１７ ピン状端子
１７ａ ピン状端子
１７ｂ ピン状端子
１８ ピン状端子
１８ａ ピン状端子
１８ｂ ピン状端子
１９ ピン状端子
１９ａ ピン状端子
１９ｂ ピン状端子
１９ｃ ピン状端子
１９ｄ ピン状端子
２０ キャップ
２０ａ 切り欠き
２０ｃ 絶縁壁（キャップ側絶縁壁）
２０ｄ 絶縁壁（キャップ側絶縁壁）
２１ ナット収容部
２１ａ ナット孔
２１ｂ 貫通孔
２２ ナット収容部
２２ａ ナット孔
２２ｂ 貫通孔
２３ ナット収容部
２３ａ ナット孔
２３ｂ 貫通孔
２６ 外部端子
２６ａ 貫通孔
２６ｂ ナット
２６ｓ 平板部
２６ｔ 延伸部
２７ 外部端子
２７ａ 貫通孔
２７ｂ ナット
２７ｓ 平板部
２７ｔ 延伸部
２８ 外部端子（他の外部端子の一例）
２８ａ 貫通孔
２８ｂ ナット
２８ｓ 平板部（他の平板部の一例）
２８ｔ 延伸部（他の延伸部の一例）
２９ｓ 凸部
３０ モータ

Claims (11)

  1. 第１の回路パターン層（３ｃ）を有する第１回路基板（３）と、
    前記第１の回路パターン層（３ｃ）に搭載された半導体素子（５）と、
    第２の回路パターン層（９ｂ）を有する第２回路基板（９）と、
    前記半導体素子（５）と前記第２の回路パターン層（９ｂ）とを接続する接続ピン（７）と、
    前記第２の回路パターン層（９ｂ）と電気的に接続されたピン状端子（１７）と、
    前記第１回路基板（３）、前記半導体素子（５）、前記第２回路基板（９）および前記接続ピン（７）を樹脂封止する封止部材（２）と、
    平板部（２７ｓ）および前記平板部（２７ｓ）から屈曲して前記第２回路基板（９）から離れる方向に延伸した延伸部（２７ｔ）を有する外部端子（２７）と、を備え、
    前記平板部（２７ｓ）は、前記ピン状端子（１７）と接続され、前記第２の回路パターン層（９ｂ）に平行に配置され、かつ、
    前記延伸部（２７ｔ）が前記封止部材（２）の短手方向の幅の範囲内に設けられた半導体装置。
  2. 前記平板部（２７ｓ）を流れる電流の電流変化率の符号は、前記第２の回路パターン層（９ｂ）を流れる電流の電流変化率の符号とは逆符号である請求項１に記載の半導体装置。
  3. 前記平板部（２７ｓ）と、前記第２の回路パターン層（９ｂ）とは同じ方向に平行に電流を流す、請求項１または２に記載の半導体装置。
  4. 前記第１の回路パターン層（３ｃ）と電気的に接続し、前記延伸部（２７ｔ）と平行に配置された他の延伸部（２８ｔ）を有する他の外部端子（２８）を備える請求項１から３のいずれか一項に記載の半導体装置。
  5. 複数の前記ピン状端子（１７）は、前記封止部材（２）の短手方向における前記平板部（２７ｓ）の対向する側辺近傍にそれぞれ接続されている請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記延伸部（２７ｔ，２８ｔ）を挿通させる複数の貫通孔（２２ｂ，２３ｂ）を有するキャップ（２０）を備える請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記キャップ（２０）は、ナット（２７ｂ）を収容したナット収容部（２２）を有し、
    前記外部端子（２７）は、前記平板部（２７ｓ）とは反対側の前記延伸部（２７ｔ）の端に貫通孔を備え、かつ、前記貫通孔が前記ナット（２７ｂ）の上方に配置されるように前記延伸部（２７ｔ）が折り曲げられている請求項６に記載の半導体装置。
  8. 平板部（２６ｓ，２７ｓ，２８ｓ）および前記平板部（２６ｓ，２７ｓ，２８ｓ）から屈曲して前記第２回路基板（９）から離れる方向に延伸した延伸部（２６ｔ，２７ｔ，２８ｔ）を有する複数の外部端子（２６，２７，２８）と、
    前記延伸部（２６ｔ，２７ｔ，２８ｔ）を挿通させる複数の貫通孔（２１ｂ，２２ｂ，２３ｂ）を有するキャップ（２０）と、
    前記キャップ（２０）または前記封止部材（２）から延伸されて前記平板部（２６ｓ，２７ｓ，２８ｓ）の外周に設けられた絶縁壁（２ｅ，２ｆ，２０ｄ）と、を備え、
    前記平板部（２６ｓ，２７ｓ，２８ｓ）が前記キャップ（２０）、前記封止部材（２）および前記絶縁壁（２ｅ，２ｆ，２０ｄ）に囲われる空間（２ａ，２ｂ，２ｃ）に配置されている請求項１から４のいずれか一項に記載の半導体装置。
  9. 前記絶縁壁（２ｅ，２ｆ，２０ｄ）は、前記封止部材（２）から延伸された封止部材側絶縁壁（２ｆ）と、前記キャップ（２０）から延伸されたキャップ側絶縁壁（２０ｄ）とを有し、
    前記封止部材側絶縁壁（２ｆ）の側面が前記キャップ側絶縁壁（２０ｄ）の側面と接している請求項８に記載の半導体装置。
  10. 前記封止部材（２）の長手方向において、前記外部端子（２７）の前記平板部（２７ｓ）の長さが、前記他の外部端子（２８）の他の平板部（２８ｓ）の長さより長い請求項４に記載の半導体装置。
  11. 前記第１回路基板（３）と隣接して配置され、前記他の外部端子（２８）と接続された他の第１回路基板（４）を備え、
    前記外部端子（２７）の前記平板部（２７ｓ）が前記他の第１回路基板（４）の上方まで延伸している請求項４または１０に記載の半導体装置。
JP2020504840A 2018-03-07 2019-01-23 半導体装置 Active JP6892006B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018041116 2018-03-07
JP2018041116 2018-03-07
PCT/JP2019/002152 WO2019171804A1 (ja) 2018-03-07 2019-01-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019171804A1 JPWO2019171804A1 (ja) 2020-10-01
JP6892006B2 true JP6892006B2 (ja) 2021-06-18

Family

ID=67846056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504840A Active JP6892006B2 (ja) 2018-03-07 2019-01-23 半導体装置

Country Status (4)

Country Link
US (1) US11189608B2 (ja)
JP (1) JP6892006B2 (ja)
CN (1) CN111066145B (ja)
WO (1) WO2019171804A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3604882A1 (de) * 1986-02-15 1987-08-20 Bbc Brown Boveri & Cie Leistungshalbleitermodul und verfahren zur herstellung des moduls
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN104170086B (zh) 2012-03-28 2018-01-16 富士电机株式会社 半导体装置及半导体装置的制造方法
JP5831626B2 (ja) 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
CN104919589B (zh) * 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
DE102012218868B3 (de) * 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN111066145B (zh) 2023-09-22
US20200194415A1 (en) 2020-06-18
WO2019171804A1 (ja) 2019-09-12
US11189608B2 (en) 2021-11-30
JPWO2019171804A1 (ja) 2020-10-01
CN111066145A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
US9312192B2 (en) Semiconductor device
JP6354845B2 (ja) 半導体モジュール
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10950516B2 (en) Resin encapsulated power semiconductor module with exposed terminal areas
US8115294B2 (en) Multichip module with improved system carrier
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US9468087B1 (en) Power module with improved cooling and method for making
US8040707B2 (en) Power converter
US11756868B2 (en) Semiconductor device and method for manufacturing the same
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JP2013222885A (ja) インバータモジュール
JP6892006B2 (ja) 半導体装置
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
CN111937289A (zh) 电力转换装置
JP6891904B2 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
US10083935B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
JP7067103B2 (ja) 半導体装置および半導体装置の製造方法
JP2023100406A (ja) 半導体装置
JP5494590B2 (ja) 半導体モジュールおよびその製造方法
JP2012253217A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6892006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250