JP6892006B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6892006B2 JP6892006B2 JP2020504840A JP2020504840A JP6892006B2 JP 6892006 B2 JP6892006 B2 JP 6892006B2 JP 2020504840 A JP2020504840 A JP 2020504840A JP 2020504840 A JP2020504840 A JP 2020504840A JP 6892006 B2 JP6892006 B2 JP 6892006B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- flat plate
- circuit pattern
- pattern layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 177
- 238000007789 sealing Methods 0.000 claims description 43
- 230000008859 change Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000009413 insulation Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
特許文献1 国際公開第2014/061211号
特許文献2 国際公開第2013/145619号
特許文献3 国際公開第2013/146212号
特許文献4 国際公開第2013/145620号
本発明の一態様においては、半導体装置が提供される。半導体装置は、第1の回路パターン層を有する第1回路基板を備えてよい。半導体装置は、第1の回路パターン層に搭載された半導体素子を備えてよい。半導体装置は、第2の回路パターン層を有する第2回路基板を備えてよい。半導体装置は、半導体素子と第2の回路パターン層とを接続する接続ピンを備えてよい。半導体装置は、第2の回路パターン層と電気的に接続されたピン状端子を備えてよい。半導体装置は、第1回路基板、半導体素子、第2回路基板および接続ピンを樹脂封止する封止部材を備えてよい。半導体装置は、平板部および平板部から屈曲して第2回路基板から離れる方向に延伸した延伸部を有する外部端子を備えてよい。平板部は、ピン状端子と接続され、第2の回路パターン層に平行に配置されてよい。延伸部が封止部材の短手方向の幅の範囲内に設けられてよい。
(項目2)
平板部を流れる電流の電流変化率の符号は、第2の回路パターン層を流れる電流の電流変化率の符号とは逆符号であってよい。
(項目3)
平板部と、第2の回路パターン層とは同じ方向に平行に電流を流してよい。
(項目4)
半導体装置は、第1の回路パターン層と電気的に接続し、延伸部と平行に配置された他の延伸部を有する他の外部端子を備えてよい。
(項目5)
複数のピン状端子は、封止部材の短手方向における平板部の対向する側辺近傍にそれぞれ接続されてよい。
(項目6)
半導体装置は、延伸部を挿通させる複数の貫通孔を有するキャップを備えてよい。
(項目7)
キャップは、ナットを収容したナット収容部を有してよい。
外部端子は、平板部とは反対側の延伸部の端に貫通孔を備えてよい。外部端子は、貫通孔がナットの上方に配置されるように延伸部が折り曲げられてよい。
(項目8)
半導体装置は、平板部および平板部から屈曲して第2回路基板から離れる方向に延伸した延伸部を有する複数の外部端子を備えてよい。半導体装置は、延伸部を挿通させる複数の貫通孔を有するキャップを備えてよい。半導体装置は、キャップまたは封止部材から延伸されて平板部の外周に設けられた絶縁壁を備えてよい。平板部がキャップ、封止部材および絶縁壁に囲われる空間に配置されてよい。
(項目9)
絶縁壁は、封止部材から延伸された封止部材側絶縁壁を有してよい。絶縁壁は、キャップから延伸されたキャップ側絶縁壁を有してよい。封止部材側絶縁壁の側面がキャップ側絶縁壁の側面と接してよい。
(項目10)
封止部材の長手方向において、外部端子の平板部の長さが、他の外部端子の他の平板部の長さより長くてよい。
(項目11)
半導体装置は、第1回路基板と隣接して配置され、他の外部端子と接続された他の第1回路基板を備えてよい。外部端子の平板部が他の第1回路基板の上方まで延伸してよい。
2 筐体(封止部材の一例)
2a 空間
2b 空間
2c 空間
2d 貫通孔
2e 絶縁壁(封止部材側絶縁壁)
2f 絶縁壁(封止部材側絶縁壁)
3 回路基板(第1回路基板の一例)
3a 絶縁板
3b 金属層
3c 回路パターン層(第1の回路パターン層の一例)
4 回路基板(第1回路基板の一例)
4a 絶縁板
4b 金属層
4c 回路パターン層(第1の回路パターン層の一例)
4c1 回路パターン層(第1の回路パターン層の一例)
4c2 ピン状端子17aと接続した回路パターン層
4c3 ピン状端子17bと接続した回路パターン層
5 半導体素子
6 半導体素子
7 接続ピン
8 接続ピン
9 プリント基板(第2回路基板の一例)
9a 絶縁板
9b 回路パターン層(第2の回路パターン層の一例)
9b1 接続ピン7と接続ピン11との間を接続する回路パターン層(第2の回路パターン層の一例)
9b2 接続ピン8とピン状端子17との間を接続する回路パターン層(第2の回路パターン層の一例)
9b3 ゲート配線になる回路パターン層
9b4 ゲート配線になる回路パターン層
10 本体
11 接続ピン
12 ダイオード
13 ダイオード
14 接続ピン
15 接続ピン
16 ピン状端子
16a ピン状端子
16b ピン状端子
17 ピン状端子
17a ピン状端子
17b ピン状端子
18 ピン状端子
18a ピン状端子
18b ピン状端子
19 ピン状端子
19a ピン状端子
19b ピン状端子
19c ピン状端子
19d ピン状端子
20 キャップ
20a 切り欠き
20c 絶縁壁(キャップ側絶縁壁)
20d 絶縁壁(キャップ側絶縁壁)
21 ナット収容部
21a ナット孔
21b 貫通孔
22 ナット収容部
22a ナット孔
22b 貫通孔
23 ナット収容部
23a ナット孔
23b 貫通孔
26 外部端子
26a 貫通孔
26b ナット
26s 平板部
26t 延伸部
27 外部端子
27a 貫通孔
27b ナット
27s 平板部
27t 延伸部
28 外部端子(他の外部端子の一例)
28a 貫通孔
28b ナット
28s 平板部(他の平板部の一例)
28t 延伸部(他の延伸部の一例)
29s 凸部
30 モータ
Claims (11)
- 第1の回路パターン層(3c)を有する第1回路基板(3)と、
前記第1の回路パターン層(3c)に搭載された半導体素子(5)と、
第2の回路パターン層(9b)を有する第2回路基板(9)と、
前記半導体素子(5)と前記第2の回路パターン層(9b)とを接続する接続ピン(7)と、
前記第2の回路パターン層(9b)と電気的に接続されたピン状端子(17)と、
前記第1回路基板(3)、前記半導体素子(5)、前記第2回路基板(9)および前記接続ピン(7)を樹脂封止する封止部材(2)と、
平板部(27s)および前記平板部(27s)から屈曲して前記第2回路基板(9)から離れる方向に延伸した延伸部(27t)を有する外部端子(27)と、を備え、
前記平板部(27s)は、前記ピン状端子(17)と接続され、前記第2の回路パターン層(9b)に平行に配置され、かつ、
前記延伸部(27t)が前記封止部材(2)の短手方向の幅の範囲内に設けられた半導体装置。 - 前記平板部(27s)を流れる電流の電流変化率の符号は、前記第2の回路パターン層(9b)を流れる電流の電流変化率の符号とは逆符号である請求項1に記載の半導体装置。
- 前記平板部(27s)と、前記第2の回路パターン層(9b)とは同じ方向に平行に電流を流す、請求項1または2に記載の半導体装置。
- 前記第1の回路パターン層(3c)と電気的に接続し、前記延伸部(27t)と平行に配置された他の延伸部(28t)を有する他の外部端子(28)を備える請求項1から3のいずれか一項に記載の半導体装置。
- 複数の前記ピン状端子(17)は、前記封止部材(2)の短手方向における前記平板部(27s)の対向する側辺近傍にそれぞれ接続されている請求項1から4のいずれか一項に記載の半導体装置。
- 前記延伸部(27t,28t)を挿通させる複数の貫通孔(22b,23b)を有するキャップ(20)を備える請求項1から5のいずれか一項に記載の半導体装置。
- 前記キャップ(20)は、ナット(27b)を収容したナット収容部(22)を有し、
前記外部端子(27)は、前記平板部(27s)とは反対側の前記延伸部(27t)の端に貫通孔を備え、かつ、前記貫通孔が前記ナット(27b)の上方に配置されるように前記延伸部(27t)が折り曲げられている請求項6に記載の半導体装置。 - 平板部(26s,27s,28s)および前記平板部(26s,27s,28s)から屈曲して前記第2回路基板(9)から離れる方向に延伸した延伸部(26t,27t,28t)を有する複数の外部端子(26,27,28)と、
前記延伸部(26t,27t,28t)を挿通させる複数の貫通孔(21b,22b,23b)を有するキャップ(20)と、
前記キャップ(20)または前記封止部材(2)から延伸されて前記平板部(26s,27s,28s)の外周に設けられた絶縁壁(2e,2f,20d)と、を備え、
前記平板部(26s,27s,28s)が前記キャップ(20)、前記封止部材(2)および前記絶縁壁(2e,2f,20d)に囲われる空間(2a,2b,2c)に配置されている請求項1から4のいずれか一項に記載の半導体装置。 - 前記絶縁壁(2e,2f,20d)は、前記封止部材(2)から延伸された封止部材側絶縁壁(2f)と、前記キャップ(20)から延伸されたキャップ側絶縁壁(20d)とを有し、
前記封止部材側絶縁壁(2f)の側面が前記キャップ側絶縁壁(20d)の側面と接している請求項8に記載の半導体装置。 - 前記封止部材(2)の長手方向において、前記外部端子(27)の前記平板部(27s)の長さが、前記他の外部端子(28)の他の平板部(28s)の長さより長い請求項4に記載の半導体装置。
- 前記第1回路基板(3)と隣接して配置され、前記他の外部端子(28)と接続された他の第1回路基板(4)を備え、
前記外部端子(27)の前記平板部(27s)が前記他の第1回路基板(4)の上方まで延伸している請求項4または10に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018041116 | 2018-03-07 | ||
JP2018041116 | 2018-03-07 | ||
PCT/JP2019/002152 WO2019171804A1 (ja) | 2018-03-07 | 2019-01-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019171804A1 JPWO2019171804A1 (ja) | 2020-10-01 |
JP6892006B2 true JP6892006B2 (ja) | 2021-06-18 |
Family
ID=67846056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020504840A Active JP6892006B2 (ja) | 2018-03-07 | 2019-01-23 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11189608B2 (ja) |
JP (1) | JP6892006B2 (ja) |
CN (1) | CN111066145B (ja) |
WO (1) | WO2019171804A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7413720B2 (ja) * | 2019-10-28 | 2024-01-16 | 富士電機株式会社 | 半導体モジュール |
USD1012871S1 (en) * | 2020-06-30 | 2024-01-30 | Roche Molecular Systems, Inc. | Circuit board sensor pad |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3604882A1 (de) * | 1986-02-15 | 1987-08-20 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul und verfahren zur herstellung des moduls |
JP5339800B2 (ja) * | 2008-07-10 | 2013-11-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP5887901B2 (ja) * | 2011-12-14 | 2016-03-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
CN104170085B (zh) * | 2012-03-28 | 2017-05-10 | 富士电机株式会社 | 半导体装置 |
JP5954410B2 (ja) | 2012-03-28 | 2016-07-20 | 富士電機株式会社 | 半導体装置 |
EP2833404A4 (en) | 2012-03-28 | 2016-01-20 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
CN104919589B (zh) * | 2012-10-15 | 2019-01-29 | 富士电机株式会社 | 半导体装置 |
DE102012218868B3 (de) | 2012-10-17 | 2013-11-07 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
JP6485235B2 (ja) * | 2015-06-10 | 2019-03-20 | 富士電機株式会社 | 半導体装置 |
-
2019
- 2019-01-23 WO PCT/JP2019/002152 patent/WO2019171804A1/ja active Application Filing
- 2019-01-23 CN CN201980004103.6A patent/CN111066145B/zh active Active
- 2019-01-23 JP JP2020504840A patent/JP6892006B2/ja active Active
-
2020
- 2020-02-25 US US16/801,048 patent/US11189608B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019171804A1 (ja) | 2020-10-01 |
CN111066145B (zh) | 2023-09-22 |
CN111066145A (zh) | 2020-04-24 |
US20200194415A1 (en) | 2020-06-18 |
US11189608B2 (en) | 2021-11-30 |
WO2019171804A1 (ja) | 2019-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10070528B2 (en) | Semiconductor device wiring pattern and connections | |
US9312192B2 (en) | Semiconductor device | |
JP6354845B2 (ja) | 半導体モジュール | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10950516B2 (en) | Resin encapsulated power semiconductor module with exposed terminal areas | |
US8115294B2 (en) | Multichip module with improved system carrier | |
JP5434986B2 (ja) | 半導体モジュールおよびそれを備えた半導体装置 | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
US8040707B2 (en) | Power converter | |
US11756868B2 (en) | Semiconductor device and method for manufacturing the same | |
US11915999B2 (en) | Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element | |
JP2013222885A (ja) | インバータモジュール | |
JP6892006B2 (ja) | 半導体装置 | |
US9754862B2 (en) | Compound semiconductor device including a multilevel carrier | |
CN111937289A (zh) | 电力转换装置 | |
US10083935B2 (en) | Semiconductor device and a manufacturing method of the semiconductor device | |
JP6891904B2 (ja) | 半導体モジュール、電気自動車およびパワーコントロールユニット | |
JP7067103B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2023100406A (ja) | 半導体装置 | |
JP5494590B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2012253217A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6892006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |