JP2012253217A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2012253217A
JP2012253217A JP2011125141A JP2011125141A JP2012253217A JP 2012253217 A JP2012253217 A JP 2012253217A JP 2011125141 A JP2011125141 A JP 2011125141A JP 2011125141 A JP2011125141 A JP 2011125141A JP 2012253217 A JP2012253217 A JP 2012253217A
Authority
JP
Japan
Prior art keywords
semiconductor device
power semiconductor
main surface
base material
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011125141A
Other languages
English (en)
Inventor
Katsumi Kudo
勝美 工藤
Masaaki Yamada
雅明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011125141A priority Critical patent/JP2012253217A/ja
Publication of JP2012253217A publication Critical patent/JP2012253217A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー半導体デバイスを含む、複数の電子部品を搭載した半導体モジュールの信頼性を向上させる。
【解決手段】半導体モジュール２は、主面ＰＡＬａ、主面ＰＡＬａとは反対側に位置する主面ＰＡＬｂを有し、配線基板（基材）５の一方の面（搭載面）５ａに搭載される半導体装置（パワー半導体デバイス）ＰＡＬを含む。また、側面視において、配線基板５の面５ａ側では、半導体装置ＰＡＬの主面ＰＡＬｂが面５ａから最も離れた位置に配置されている。また、半導体装置ＰＡＬには、主面ＰＡＬａ、主面ＰＡＬｂのうち、いずれか一方から他方まで貫通する貫通孔１５が形成され、半導体装置ＰＡＬは、平面視において、貫通孔１５が配線基板５の外側に配置される。
【選択図】図４

Description

本発明は、半導体モジュールおよびその製造技術に関し、例えば電力の変換や制御を行うパワー半導体デバイスおよびパワー半導体デバイスと電気的に接続される電子部品を一つの基材に搭載した半導体モジュールに適用して有効な技術に関するものである。
特開平７−２３６２８１号公報（特許文献１）には、ボードの一方の面に複数のパワーモジュールを配置し、他方の面に複数の抵抗器およびコンデンサを取り付け、複数のパワーモジュールのそれぞれを冷却フィンに接触させる構成が記載されている。
特開平７−２３６２８１号公報
電子装置は、複数の電子部品を実装基板に搭載し、これらを電気的に接続することでシステムを構成する。また複数のシステムを組み合わせることで電子装置に様々な機能を付加することができる。しかし、電子装置の多機能化を図る場合、使用する電子部品の数が多くなるので、電子部品の実装作業が煩雑になる。また、実装基板における配線設計が煩雑になる。また、電子装置の製造コストが上昇する。上記課題に対応する方法として、例えばシステム単位で必要な複数の電子部品を一つの基材（インタポーザ）に搭載することによりモジュール化し、必要なモジュール（システムモジュール）を選択して実装基板に実装する技術が有効である。
本願発明者は上記モジュール化技術について検討を行い、以下の課題を見出した。すなわち、モジュールに搭載する各電子部品のレイアウトによっては、モジュールの信頼性が低下する。例えば、電力の変換や制御を行うパワー半導体デバイス（半導体装置）およびパワー半導体デバイスと電気的に接続される電子部品を一つの基材に搭載したパワーモジュール（半導体モジュール）の場合、例えば１Ａ（アンペア）以上の大電流が流れるため、発熱量が大きくなる。このため、パワーモジュールの主たる熱源を効率的に冷却しなければ熱影響によりモジュールの信頼性が低下する。また、モジュールの組み立て工程の効率が低下すれば、モジュールの製造コストが上昇するので、モジュール化のメリットが低下する。
本発明は、上記課題に鑑みてなされたものであり、その目的は、パワー半導体デバイスを含む、複数の電子部品を搭載した半導体モジュールの信頼性を向上させる技術を提供することにある。
また、本発明の他の目的は、上記半導体モジュールを効率的に製造する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の一態様である半導体モジュールは、第１主面、前記第１主面とは反対側に位置する第２主面を有し、基材の一方の搭載面に搭載されるパワー半導体デバイスを含み、側面視において、前記基材の搭載面側では、前記パワー半導体デバイスの前記第２主面が前記搭載面から最も離れた位置に配置されている。また、前記パワー半導体デバイスには、前記第１主面、前記第２主面のうち、いずれか一方から他方まで貫通する貫通孔が形成され、前記パワー半導体デバイスは、平面視において、前記貫通孔が前記基材の外側に配置されるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、半導体デバイスを含む、複数の電子部品を搭載した半導体装置（モジュール）の信頼性を向上させることができる。
本発明の一実施の形態である半導体モジュールを含む電力変換装置の例を示す回路図である。 図１に示す半導体モジュールの一方の面の外観を示す平面図である。 図２に示す半導体モジュールの反対側の面の外観を示す平面図である。 図１および図２に示す半導体モジュールに放熱板を固定した状態を示す側面図である。 図１および図２に示す半導体モジュールに放熱板を固定した状態を示す図４とは別の側面図である。 図２〜図５に示すパワー半導体デバイスの内部構造を示す透視平面図である。 図６のＡ−Ａ線に沿った断面図である。 本発明の一実施の形態である半導体モジュールの組立てフローの一例を示す説明図である。 図８に示す基材準備工程で準備する配線基板の一方の面の外観を示す平面図である。 図９に示す配線基板の反対側の面の外観を示す平面図である。 図９および図１０のＤ−Ｄ線に沿った拡大断面図である。 図１０に示す配線基板上に複数の電子部品を搭載した状態を示す平面図である。 図１１に示す配線基板の上下を反転し、ランド上に電子部品を搭載した状態を示す拡大断面図である。 図１２に示す外部端子取り付け用のパッドに外部端子を取り付けた状態を示す拡大平面図である。 図１４のＦ−Ｆ線に沿った拡大断面図である。 図１５に示す配線基板にパワー半導体デバイスを取り付けた状態を示す平面図である。 図１６に示すＨ−Ｈ線に沿った拡大断面図である。 図１６に示す配線基板とパワー半導体デバイスを固定した状態で保持する例を示す側面図である。 図１６に示す複数のリードの表面に半田膜を形成する工程を模式的に示す説明図である。 図１６に示す複数のリードの表面に半田膜を形成する工程を図１９とは異なる面について模式的に示す説明図である。 図２０に示す半導体モジュールに放熱板を取り付けた状態を示す平面図である。 図２１に示すＪ−Ｊ線に沿った拡大断面図である。 図２に対する変形例である半導体モジュールを示す平面図である。 図２３に示す半導体モジュールに放熱板を固定した状態を示す側面図である。 図２に対する別の変形例である半導体モジュールを示す平面図である。 図２５に示す半導体モジュールに放熱板を固定した状態を示す側面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態１）
本実施の形態では、パワー半導体デバイスを含む、複数の電子部品を搭載した半導体モジュールの一例として、例えば、電磁調理器具などの家庭用電気器具の電源回路に組み込まれる電力変換装置（インバータ）に用いるモジュールを取り上げて説明する。図１は、本実施の形態の半導体モジュールを含む電力変換装置の例を示す回路図である。
＜電力変換装置＞
電力変換装置１は、例えば電磁調理器具などの家庭用電気器具の電源回路に用いられており、半導体モジュール２と、制御回路３と、入力コンデンサＣｉｎと、出力コンデンサＣｏｕｔと、コイルＬとを有している。なお、符号のＶＩＮは入力電源、ＧＮＤは基準電位（例えばグランド電位で０Ｖ）、Ｉｏｕｔは出力電流、Ｖｏｕｔは出力電圧を示している。
半導体モジュール２は、２つのドライバ回路（駆動回路）ＤＲ１、ＤＲ２と、２つのパワートランジスタＱＨ１、ＱＬ１とを有している。２つのドライバ回路ＤＲ１、ＤＲ２は、一つの半導体装置（電子部品）ＰＤＲ内に封止（収容）されている。また、パワートランジスタＱＨ１、ＱＬ１は、それぞれ独立した半導体装置（電子部品、パッケージ、パワー半導体デバイス）ＰＡＨ、ＰＡＬ内に封止（収容）されている。また、半導体モジュール２は、４つの抵抗素子ＲＨ１、ＲＨ２、ＲＬ１、ＲＬ２および一つのダイオード素子Ｄ１を有している。抵抗素子ＲＨ１、ＲＨ２は、パワートランジスタＱＨ１のバイアス回路を構成し、抵抗素子ＲＬ１、ＲＬ２は、パワートランジスタＱＬ１のバイアス回路を構成する。これら４つの抵抗素子ＲＨ１、ＲＨ２、ＲＬ１、ＲＬ２および一つのダイオード素子Ｄ１は、それぞれ独立した電子部品として構成され、半導体モジュール２の基材である配線基板に搭載され、配線基板に形成された配線を介して電気的に接続されている。パワートランジスタは、電源回路等に組み込まれ、電力の変換や制御を行う回路を構成する半導体素子であって、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ；Insulated Gate Bipolar Transistor)がこれに相当する。パワートランジスタには、例えば１Ａ（アンペア）以上の大電流が流れるため、パワートランジスタは、並列接続で電気的に接続した複数のトランジスタ素子で構成される。本実施の形態では、電力変換回路に組み込まれるスイッチング素子として、ＩＧＢＴである２つのパワートランジスタＱＨ１、ＱＬ１を用いた例について説明する。
ドライバ回路ＤＲ１、ＤＲ２は、上記制御回路３から供給された制御信号に応じて、それぞれパワートランジスタＱＨ１、ＱＬ１のゲート端子Ｇの電位を制御し、パワートランジスタＱＨ１、ＱＬ１の動作を制御する回路である。一方のドライバ回路ＤＲ１の出力は、パワートランジスタＱＨ１のゲート端子Ｇに電気的に接続されている。他方のドライバ回路ＤＲ２の出力は、パワートランジスタＱＬ１のゲート端子Ｇに電気的に接続されている。図１に示す例では、この２つのドライバ回路ＤＲ１、ＤＲ２は、例えば、同一の半導体チップに形成されている。そして、この２つのドライバ回路ＤＲ１、ＤＲ２が形成された半導体チップは半導体装置ＰＤＲに内蔵されている。
上記パワートランジスタＱＨ１、ＱＬ１は、入力電源ＶＩＮの高電位（第１の電源電位）供給用の端子（第１電源端子）ＥＴ１と、基準電位（第２の電源電位）ＧＮＤ供給用の端子（第２電源端子）ＥＴ２との間に直列に接続されている。すなわち、パワートランジスタＱＨ１は、そのエミッタ・コレクタ経路が、入力電源ＶＩＮの高電位供給用の端子ＥＴ１と出力ノード（出力端子）Ｎとの間に直列に接続され、パワートランジスタＱＬ１は、そのエミッタ・コレクタ経路が出力ノードＮと基準電位ＧＮＤ供給用の端子ＥＴ２との間に直列に接続されている。なお、図１では、パワートランジスタＱＨ１、ＱＬ１それぞれの寄生ダイオード（内部ダイオード）を図示している。
パワートランジスタＱＨ１は、ハイサイドスイッチ（高電位側：第１動作電圧；以下、単にハイサイドという）用のパワートランジスタであり、上記コイルＬにエネルギーを蓄えるためのスイッチ機能を有している。コイルＬは、電力変換装置１の出力（負荷ＬＤの入力）に電力を供給する素子である。このハイサイド用のパワートランジスタＱＨ１は、ドライバ回路ＤＲ１、ＤＲ２が形成された半導体装置ＰＤＲとは別の半導体装置ＰＡＨに形成されている。
一方、パワートランジスタＱＬ１は、ローサイドスイッチ（低電位側：第２動作電圧；以下、単にローサイドという）用のパワートランジスタであり、制御回路３からの周波数に同期してトランジスタの抵抗を低くして整流を行う機能を有している。すなわち、パワートランジスタＱＬ１は、電力変換装置１の整流用のトランジスタである。このローサイド用のパワートランジスタＱＬ１は、ドライバ回路ＤＲ１、ＤＲ２が形成された半導体装置ＰＤＲとは別の半導体装置ＰＡＬに形成されている。
上記制御回路３は、パワートランジスタＱＨ１、ＱＬ１の動作を制御する回路であり、例えばＰＷＭ（Pulse Width Modulation）回路によって構成されている。このＰＷＭ回路は、指令信号と三角波の振幅とを比較してＰＷＭ信号（制御信号）を出力する。このＰＷＭ信号により、パワートランジスタＱＨ１、ＱＬ１（すなわち、電力変換装置１）の出力電圧（すなわち、パワートランジスタＱＨ１、ＱＬ１の電圧スイッチオンの幅（オン時間））が制御されるようになっている。
この制御回路３の出力は、ドライバ回路ＤＲ１、ＤＲ２の入力に電気的に接続されている。ドライバ回路ＤＲ１、ＤＲ２のそれぞれの出力は、それぞれパワートランジスタＱＨ１のゲート端子ＧおよびパワートランジスタＱＬ１のゲート端子Ｇに電気的に接続されている。詳しくは、ドライバ回路ＤＲ１の出力は、抵抗素子ＲＨ１を介してパワートランジスタＱＨ１のゲート端子Ｇに電気的に接続されている。また、ドライバ回路ＤＲ２の出力は、抵抗素子ＲＬ１を介してパワートランジスタＱＬ１のゲート端子Ｇに電気的に接続されている。
上記入力コンデンサＣｉｎは、入力電源ＶＩＮから供給されたエネルギー（電荷）を一時的に蓄えて、その蓄えたエネルギーを電力変換装置１の主回路に供給する電源であり、入力電源ＶＩＮに並列に電気的に接続されている。上記出力コンデンサＣｏｕｔは、上記コイルＬと負荷ＬＤとを結ぶ出力配線と基準電位ＧＮＤ供給用の端子との間に電気的に接続されている。
電力変換装置１のパワートランジスタＱＨ１のエミッタと、パワートランジスタＱＬ１のコレクタとを結ぶ配線には、出力用電源電位を外部に供給する上記出力ノードＮが設けられている。この出力ノードＮは、出力配線を介してコイルＬと電気的に接続され、さらに出力配線を介して負荷ＬＤと電気的に接続されている。
このような電力変換装置１では、パワートランジスタＱＨ１、ＱＬ１で同期を取りながら、このパワートランジスタＱＨ１、ＱＬ１を交互にオン／オフすることにより電源電圧の変換を行っている。すなわち、ハイサイド用のパワートランジスタＱＨ１がオンの時、端子ＥＴ１からパワートランジスタＱＨ１を通じて出力ノードＮに電流（第１電流）Ｉ１が流れる。一方、ハイサイド用のパワートランジスタＱＨ１がオフの時、コイルＬの逆起電圧により電流Ｉ２が流れる。この電流Ｉ２が流れている時にローサイド用のパワートランジスタＱＬ１をオンすることで、電圧降下を少なくすることができる。
＜半導体モジュール＞
次に、図１に示す半導体モジュール２の構造について説明する。図２は、図１に示す半導体モジュールの一方の面の外観を示す平面図、図３は図２に示す半導体モジュールの反対側の面の外観を示す平面図、図４および図５は、図１および図２に示す半導体モジュールに放熱板を固定した状態を示す側面図である。
本実施の形態の半導体モジュール２は、基材である配線基板（インタポーザ）５と、配線基板５に搭載される複数の電子部品ＥＤと、複数の電子部品ＥＤと電気的に接続される複数のリード（外部端子）６とを有している。
配線基板５は、半導体モジュール２が備える複数の電子部品ＥＤと図示しない実装基板とを電気的に接続するためのインタポーザであって、図４に示すように面５ａ、面５ａの反対側に位置する面５ｂおよび面５ａと面５ｂの間に位置する側面５ｃを備えている。また、図２および図３に示すように、面５ａ、５ｂはそれぞれ四辺形の平面形状を成し、第１辺５ｄ、第１辺５ｄと対向する第２辺５ｅ、第１辺５ｄおよび第２辺の間に位置する第３辺５ｆ、および第３辺５ｆと対向する第４辺５ｇを備えている。この第１辺５ｄ、第２辺５ｅ、第３辺５ｆ、第４辺５ｇは配線基板５の側面５ｃを構成する。また、配線基板５は、例えば樹脂から成るコア材と、コア材上に形成された複数の配線７を備え、配線基板５に搭載された複数の電子部品ＥＤは、配線７を介して電気的に接続されている。また、複数の電子部品ＥＤは、複数の配線７を介して複数のリード６と電気的に接続されている。
本実施の形態では、複数のリード６を配線基板５の一辺に集約して配置している。図２〜図４に示す例では、複数のリード６は、配線基板５の第１辺５ｄに沿って並べて配置され、第２辺５ｅ、第３辺５ｆ、および第４辺５ｇにはリード６が、配置されていない。また、複数のリード６は、それぞれ、配線基板５の第１辺５ｄを跨いで配線基板５の外側に向かって突出するように形成されている。このように複数のリード６を配線基板５の一辺に集約して配置することにより、半導体モジュール２を図示しない実装基板に実装する際には、リード６が配置された配線基板５の側面５ｃを実装基板の実装面と対向させた状態で実装できる。この結果、配線基板５の面５ａまたは面５ｂが実装基板の実装面と対向するように実装する場合と比較して、半導体モジュール２の実装面積を低減することができる。また、複数のリード６の表面は、実装基板に実装する際の接続材である半田材に覆われているが、リード６を配線基板５の一辺に集約して配置することにより、リード６の表面を容易に半田材で覆うことができる。この点については、後述する半導体モジュール２の製造方法において、詳しく説明する。ただし、半導体モジュール２の実装態様は上記に限定されない。例えば、半導体モジュール２の実装スペースに余裕がある場合には、配線基板５の面５ａまたは面５ｂが実装基板の実装面と対向するように実装することもできる。この場合、配線基板５の四辺のうち、複数の辺に沿ってそれぞれ複数のリード６を配置する構成とすることができる。
配線基板５の面５ａおよび面５ｂには、それぞれ電子部品ＥＤが搭載されている。本実施の形態では、面５ａ側には、パワー半導体デバイスである複数（図２、図３では２個）の半導体装置ＰＡＨ、ＰＡＬが搭載されている。一方、面５ｂ側には、パワー半導体デバイス以外の電子部品ＥＤ、詳しくは、ドライバ回路が形成された半導体装置ＰＤＲ、４つの抵抗素子ＲＨ１、ＲＨ２、ＲＬ１、ＲＬ２、および一つのダイオード素子Ｄ１が搭載されている。言い換えれば、半導体モジュール２は、一方の面５ａにパワー半導体デバイスである半導体装置ＰＡＨ、ＰＡＬのみが搭載され、その他の電子部品ＥＤは搭載されていない。また他方の面５ｂには、パワー半導体デバイス以外の電子部品ＥＤが搭載され、パワー半導体デバイスである半導体装置ＰＡＨ、ＰＡＬは搭載されていない。半導体装置ＰＡＨ、ＰＡＬは、前記したように電源回路に組み込まれるスイッチング素子なので、例えば１Ａ（アンペア）を超える大電流が流れる。このため、半導体装置ＰＡＨ、ＰＡＬの周囲に他の電子部品ＥＤを配置すると、電気的影響や熱影響によりノイズが発生し、他の電子部品ＥＤが誤作動する懸念がある。特に、ドライバ回路が形成された半導体装置ＰＤＲが誤作動すると、半導体モジュール２のシステムが正しく動作せず、信頼性低下の原因となる。そこで、本実施の形態では、発熱量が相対的に大きいパワー半導体デバイス（半導体装置ＰＡＨ、ＰＡＬ）と、その他の電子部品ＥＤ（特に、半導体装置ＰＤＲ）を反対側の面に搭載する。これにより、パワー半導体デバイスと、その他の電子部品ＥＤの間には配線基板５が介在することとなるため、熱影響を低減することができる。この結果、半導体モジュール２の信頼性低下を抑制することができる。
図２〜図５に示すように、半導体装置ＰＡＨ、ＰＡＬが備える複数のリード６ａ、６ｂは、半導体モジュール２のリード６の一部を兼ねている。言い換えれば、半導体モジュール２が備える複数のリード６のうちの一部は、半導体装置ＰＡＨ、ＰＡＬと一体に形成されている。半導体装置ＰＡＨ、ＰＡＬは、本体部分（リード６以外の部分）が面５ａ側に配置され、半導体装置ＰＡＨ、ＰＡＬがそれぞれ備える複数のリード６ａ、６ｂの一部が面５ｂ側に配置されている。詳しくは、配線基板５には、面５ａおよび面５ｂのうち、いずれか一方から他方に向かって貫通する複数の貫通孔ＳＨが形成され、リード６ａ、６ｂは、面５ａ側から面５ｂ側に向かって配線基板５を貫通するように貫通孔ＳＨに挿入される。また、半導体装置ＰＡＨ、ＰＡＬが備える複数のリード６ａ、６ｂは、貫通孔ＳＨ内に埋め込まれた半田（導体膜）ＳＨＭにより、貫通孔ＳＨに固定され、これにより、半導体装置ＰＡＨ、ＰＡＬは配線基板５に固定されている。このようにリード６ａ、６ｂの一部が反対面側に配置される場合であっても、半導体装置ＰＡＨ、ＰＡＬが搭載される面は、半導体装置ＰＡＨ、ＰＡＬの主たる熱源が搭載される面で定義する。例えば、半導体装置ＰＡＨ、ＰＡＬの主たる熱源は、半導体装置ＰＡＨ、ＰＡＬ内に封止された半導体チップであるため、本実施の形態では、半導体装置ＰＡＨ、ＰＡＬは配線基板５の面５ａ側に搭載されている。
また、本実施の形態では、半導体装置ＰＡＨ、ＰＡＬ、複数の電子部品ＥＤおよび複数のリード６は、図３に示す配線基板５の面５ｂに形成された複数の配線７ｂを介して電気的に接続されている。言い換えれば、半導体装置ＰＡＨ、ＰＡＬ、複数の電子部品ＥＤおよび複数のリード６を電気的に接続する配線７は、配線基板５の面５ｂ側に優先的に形成し、面５ａ側の配線７は最小限に留めている。詳しくは、図３に示すように、配線基板５の面５ｂ側に搭載された複数の電子部品ＥＤと複数のリード６は、面５ｂに形成された複数の配線７ｂを介して電気的に接続されている。また、図２に示すように配線基板５の面５ａ側に搭載された半導体装置ＰＡＨ、ＰＡＬが備える複数のリード６ａ、６ｂのうち、ハイサイドのスイッチである半導体装置ＰＡＨのエミッタ端子Ｅと、ローサイドのスイッチである半導体装置ＰＡＬのコレクタ端子Ｃは、配線基板５の面５ａに形成された配線（金属パターン）７ａを介して電気的に接続される。そして、面５ａ側に形成された配線７ａは、配線基板５の面５ａ側の配線層と面５ｂ側の配線層を電気的に接続する層間導電路であるビア（ビア配線）７ｃ（図３参照）により面５ｂ側に引き出され、面５ｂ側の配線７ｂと電気的に接続されている。また、図３に示すように、半導体装置ＰＡＨ、ＰＡＬが備える複数のリード６ａ、６ｂのうち、それぞれのゲート端子Ｇは、配線基板５の面５ｂにおいて、配線７ｂを介して電子部品ＥＤと電気的に接続されている。また、半導体装置ＰＡＬの複数のリード６ｂのうち、エミッタ端子Ｅは、配線基板５の面５ｂにおいて、配線７ｂを介して半導体装置ＰＤＲの端子と電気的に接続されている。
このように、複数の電子部品ＥＤと複数のリード６を電気的に接続する配線７をパワー半導体デバイス以外の電子部品ＥＤの搭載面である面５ｂ側に優先的に形成することにより、各配線７の線路距離を短くすることができるので、配線７のインピーダンス成分を低減することができる。また、相対的に発熱量が大きいパワー半導体デバイスの搭載面である面５ａに形成する配線７ａの本数を最小限に留めることにより、パワー半導体デバイスからの熱影響を考慮した放熱設計を容易に行うことができる。この結果、半導体モジュール２の信頼性を向上させることができる。
また、図３に示すように、半導体装置ＰＡＨ、ＰＡＬを駆動するドライバ回路が形成された半導体装置ＰＤＲは、平面視において、半導体装置ＰＡＨと半導体装置ＰＡＬの間に配置されている。前記したように、半導体装置ＰＡＨ、ＰＡＬはそれぞれ、電力変換装置１（図１参照）のハイサイド、ローサイドのスイッチを構成し、半導体装置ＰＤＲには各スイッチを駆動するドライバ回路ＤＲ１、ＤＲ２（図１参照）が形成されている。このため、半導体装置ＰＤＲの複数の外部端子のうち、ハイサイド用の出力端子Ｈｏｕｔからハイサイド用のゲート端子Ｇに至る経路（ハイサイド用ゲート線路）と、ローサイド用の出力端子Ｌｏｕｔからローサイド用のゲート端子Ｇに至る経路（ローサイド用ゲート線路）のインピーダンス成分を揃えることが好ましい。つまり、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離を揃える（等長化する）ことが好ましい。本実施の形態では、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離はほぼ等しく、ハイサイド用ゲート線路中に直列接続される抵抗素子ＲＨ１とローサイド用ゲート線路に直列接続される抵抗素子ＲＬ１の抵抗値は、ほぼ等しい。したがって、ハイサイド用ゲート線路とローサイド用ゲート線路のインピーダンス成分は揃っている。
ここで、単に、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離を揃える観点からは、配線基板５において、配線７を長く引き回せば半導体装置ＰＤＲの搭載位置によらず揃えることができる。しかし、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離が長くなると経路中での損失が増大するので、各ゲート線路の距離は短くすることが好ましい。そこで、図３に示すように、平面視において、半導体装置ＰＡＨと半導体装置ＰＡＬの間に半導体装置ＰＤＲを配置することにより、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離を短くし、かつ、等長化することができる。なお、半導体装置ＰＤＲを半導体装置ＰＡＨのゲート端子Ｇと半導体装置ＰＡＬのゲート端子Ｇの間に配置して、各ゲート線路を構成する配線７を直線的に配置すれば、ハイサイド用ゲート線路とローサイド用ゲート線路の線路距離を最短にすることができる。しかし、他の電子部品ＥＤや他の配線７のレイアウトとの兼ね合いにより、図３に示すようにゲート線路が多少迂回していても良い。少なくとも、半導体装置ＰＡＨと半導体装置ＰＡＬの間に半導体装置ＰＤＲが配置されていれば、各ゲート線路の距離は十分に短くすることができる。また、この場合、電子部品ＥＤの搭載位置や配線７のレイアウトの設計上の自由度が向上する。
また、図３に示すように、半導体モジュール２の複数のリード６のうち、半導体装置ＰＡＨ、ＰＡＬが備えるリード６ａ、６ｂ以外のリード６ｃは、第１辺５ｄにおいてリード６ａ、６ｂの隣の領域に集約して配置されている。つまり、リード６ａ、６ｂとリード６ｃは混在せず、それぞれ離間した領域に配置されている。このように、半導体装置ＰＡＨが備えるリード６ａ、半導体装置ＰＡＬが備えるリード６ｂ、およびその他のリード６ｃを分離した領域に配置することにより、配線７のレイアウトを単純化することができる。これにより、半導体モジュール２全体として、配線７の長さを短くすることができる。
また、本実施の形態では、図４および図５に示すように、半導体装置ＰＡＨ、ＰＡＬに放熱板８が固定される。放熱板８は、配線基板５を構成する樹脂よりも熱伝導率が高い金属材料から成る板材であって、例えば本実施の形態ではアルミニウム（Ａｌ）から成る。なお、図４および図５では放熱板８を板状の部材として記載したが、半導体装置ＰＡＨ、ＰＡＬと対向させる面８ａを備えていれば、放熱板８の形状は図４および図５に示す態様に限定されない。例えば、放熱効率を上昇させるため、面８ａと異なる位置にフィン（図示は省略）を形成し、放熱面積を増大させることができる。このように、半導体装置ＰＡＨ、ＰＡＬに放熱板８を固定することにより、発熱量が相対的に大きいパワー半導体デバイス（半導体装置ＰＡＨ、ＰＡＬ）からの熱を効率的に放熱させる。この結果、半導体モジュール２の信頼性を向上させることができる。本実施の形態では、図４および図５に示すように、放熱板８は、ネジ９により半導体装置ＰＡＨ、ＰＡＬにネジ止め固定されている。詳しくは、図５に示すように、半導体装置ＰＡＨ、ＰＡＬのそれぞれには、半導体装置ＰＡＨ、ＰＡＬを厚さ方向に貫通する貫通孔１５が形成され、この貫通孔１５には、主面ＰＡＨａ、ＰＡＬａ側からネジ９が挿入されている。そして、主面ＰＡＨｂ、ＰＡＬｂ側に配置される放熱板８の面（デバイス対向面）８ａには、貫通孔１５と重なる位置にネジ穴（側面にネジ９と組み合わせる螺旋状の溝が形成された穴）が形成され、ネジ９をこのネジ穴に挿入し、締め込むことで、放熱板８を半導体装置ＰＡＨ、ＰＡＬに固定している。
以下、放熱板８の固定方法についてさらに詳しく説明する。図５に示すように半導体装置ＰＡＨ、ＰＡＬのそれぞれは、互いに反対側に位置する主面を備えている。半導体装置ＰＡＨは主面（基材対向面）ＰＡＨａ、主面ＰＡＨａとは反対側に位置する主面（放熱板対向面）ＰＡＨｂを有している。また、半導体装置ＰＡＬは、主面（基材対向面）ＰＡＬａ、主面ＰＡＬａとは反対側に位置する主面（放熱板対向面）ＰＡＨｂを備えている。ここで、側面視において、配線基板５の面５ａ側では、半導体装置ＰＡＬの主面ＰＡＬｂが面５ａから最も離れた位置に配置されている。このため、放熱板８の面８ａを半導体装置ＰＡＬの主面ＰＡＬｂと密着させた状態で固定することができる。このように、放熱板８の面８ａを半導体装置ＰＡＬの主面ＰＡＬｂと密着させることで、半導体装置ＰＡＬからの放熱効率を向上させることができる。
また、半導体装置ＰＡＨ、ＰＡＬには、それぞれ半導体装置ＰＡＨ、ＰＡＬを厚さ方向に貫通する貫通孔１５が形成されている。半導体装置ＰＡＨには、主面ＰＡＨａ、ＰＡＨｂのうち、いずれか一方から他方まで貫通する貫通孔１５ａが形成されている。また、半導体装置ＰＡＬには、主面ＰＡＬａ、ＰＡＬｂのうち、いずれか一方から他方まで貫通する貫通孔１５ｂが形成されている。ここで、図２および図３に示すように、半導体装置ＰＡＨ、ＰＡＬのそれぞれは、平面視において、貫通孔１５が配線基板５の外側に位置するように面５ａ（図２参照）に搭載されている。詳しくは、半導体装置ＰＡＨ、ＰＡＬのそれぞれは、配線基板５の辺５ｅから配線基板５の外側に突出するように配置され、突出した領域に貫通孔１５が形成されている。言い換えれば、半導体装置ＰＡＨ，ＰＡＬのそれぞれは、配線基板５の辺５ｅを跨ぐように配置され、配線基板５の外側に貫通孔１５が形成されている。このように半導体装置ＰＡＨ、ＰＡＬの貫通孔１５を配線基板５の外側に配置することにより、図５に示すように、ネジ９は配線基板５を介さずに、半導体装置ＰＡＨ、ＰＡＬを直接的に固定することができる。
本実施の形態のように、半導体装置ＰＡＨ、ＰＡＬに放熱板８をネジ止め固定する方法は、下記の点で好ましい。まず、図４および図５に示す半導体装置ＰＡＬのように、放熱性低下の原因となる接着層を介さず、主面ＰＡＬｂと放熱板８の面８ａを接触させることができるため、放熱性を向上させることができる。また、ネジ９による固定方法は容易に固定することができるため、放熱板８を固定する工程を効率化することができる。また例えば、半導体モジュール２を図示しない実装基板に実装した後でも放熱板８を固定することができるので、放熱板８を固定しない状態で半導体モジュール２を実装基板に実装することができる。また、ネジ９を緩めれば、放熱板８を容易に取り外すことができるので、例えば放熱板８の交換などのメンテナンス作業を容易に行うことができる。
また、本実施の形態のように、複数の半導体装置（パワー半導体デバイス）ＰＡＨ、ＰＡＬを備える半導体モジュール２において、一つの放熱板８を固定する場合には、半導体装置ＰＡＨ、ＰＡＬのうち、いずれか一方をネジ止め固定し、他方は、ネジ止め固定しない実施態様とすることもできる。しかし、複数の半導体装置ＰＡＨ、ＰＡＬのそれぞれに、放熱板８を確実に固定する観点からは、半導体装置ＰＡＨ、ＰＡＬのそれぞれに貫通孔１５ａ、１５ｂを形成し、ネジ９ａ、９ｂを用いてそれぞれ個別に固定することが好ましい。
＜パワー半導体デバイス＞
次に、半導体装置ＰＡＨ、ＰＡＬの詳細な構造について説明する。図６は、図２〜図５に示すパワー半導体デバイスの内部構造を示す透視平面図、図７は図６のＡ−Ａ線に沿った断面図である。なお、図２〜図５に示す半導体装置ＰＡＨ、ＰＡＬは、同じ構造となっているため、図６および図７を用いて半導体装置ＰＡＨおよび半導体装置ＰＡＬの構造を説明する。
図７に示すように半導体装置ＰＡＨは、主面ＰＡＨａ、主面ＰＡＨａとは反対側に位置する主面ＰＡＨｂ、および主面ＰＡＨａと主面ＰＡＨｂの間に位置する側面ＰＡＨｃを備えている。主面ＰＡＨａは半導体装置ＰＡＨの搭載面であり、図５に示すように半導体装置ＰＡＨは、主面ＰＡＨａが配線基板５の面５ａと対向するように配線基板５の面５ａに搭載されている。また、半導体装置ＰＡＬは、主面（基材対向面）ＰＡＬａ、主面ＰＡＬａとは反対側に位置する主面（放熱板対向面）ＰＡＬｂ、および主面ＰＡＬａと主面ＰＡＬｂの間に位置する側面ＰＡＬｃを備えている。主面ＰＡＬａは半導体装置ＰＡＬの搭載面であり、図５に示すように半導体装置ＰＡＬは、主面ＰＡＬａが配線基板５の面５ａと対向するように配線基板５の面５ａに搭載されている。
また、図６に示すように半導体装置ＰＡＨ、ＰＡＬのそれぞれは、半導体チップ１０と、半導体チップ１０を搭載するためのチップ搭載部（タブ、ダイパッド）１１と、半導体チップ１０と電気的に接続される複数のリード（外部端子）６と、半導体チップ１０とリード６を電気的に接続する複数のワイヤ（導電性部材）１２と、半導体チップ１０および複数のワイヤ１２を封止する封止体（樹脂体）１３と、を備えている。
チップ搭載部１１は、半導体チップ１０の搭載面となる上面１１ａおよび上面１１ａの反対側に位置する下面１１ｂ、および上面１１ａと下面１１ｂの間に位置する側面１１ｃを備え、金属から成る板状部材である。本実施の形態では、チップ搭載部１１は、例えば銅（Ｃｕ）から成る。また、チップ搭載部１１は、上面１１ａおよび側面１１ｃの一部が封止体１３に覆われ、封止されている。チップ搭載部１１の側面１１ｃの一部を封止体１３で覆うことにより、封止体１３とチップ搭載部１１の接着強度を向上させることができる。
一方、チップ搭載部１１の下面１１ｂおよび側面１１ｃの他部は、封止体１３から露出している。言い換えれば、チップ搭載部１１の下面１１ｂは、半導体装置ＰＡＨ、ＰＡＬの主面ＰＡＨｂ、ＰＡＬｂの一部を構成し、かつ、主面ＰＡＨｂ、ＰＡＬｂにおいて、封止体１３から露出している。このように金属から成るチップ搭載部１１の一部を封止体１３から露出させることにより、半導体装置ＰＡＨ、ＰＡＬの放熱性を向上させることができる。また、チップ搭載部１１の下面１１ｂを、半導体装置ＰＡＨ、ＰＡＬの主面ＰＡＨｂ、ＰＡＬｂの一部とすることで、放熱板８（図５参照）と、チップ搭載部１１ｂを直接的に接触させることができる。この結果、放熱効率をさらに向上させることができる。
また、半導体チップ１０は、表面１０ａ、表面１０ａとは反対側に位置する裏面１０ｂ（図７参照）、表面１０ａに形成される複数（図６では２個）のパッド（表面電極）１０ｃ、および裏面１０ｂに形成される裏面電極１０ｄ（図７参照）を備えている。図７および図８に示すように、半導体チップ１０は裏面１０ｂがチップ搭載部１１の上面１１ａと対向するようにチップ搭載部１１に導電性接着材（導電性部材）１４を介して搭載される。半導体チップ１０には、複数のトランジスタ素子（ＩＧＢＴ）が形成され、各トランジスタ素子を並列に接続している。そして、トランジスタ素子のゲート、およびエミッタは、半導体チップ１０の表面１０ａに形成されたパッド１０ｃに接続されている。つまり、図６に示す２個のパッド１０ｃは、一つがゲート用の電極、もう一つがエミッタ用の電極となっている。一方、トランジスタ素子のコレクタは、半導体チップ１０の裏面１０ｂに形成された裏面電極１０ｄに接続されている。
また、チップ搭載部１１の近傍には、半導体チップ１０と電気的に接続される複数のリード（外部端子）６が配置されている。詳しくは、半導体チップ１０のゲート用のパッド１０ｃは、ワイヤ１２を介してゲート端子Ｇと電気的に接続されている。また、半導体チップ１０のエミッタ用のパッド１０ｃは、ワイヤ１２を介してエミッタ端子Ｅと電気的に接続されている。また、半導体チップ１０のコレクタ用の電極である裏面電極１０ｄ（図７参照）は、導電性接着材１４を介して金属性のチップ搭載部１１と接続され、コレクタ端子Ｃはチップ搭載部１１と一体に形成されている。つまり、裏面電極１０ｄは導電性接着材１４およびチップ搭載部１１を介してコレクタ端子Ｃと電気的に接続されている。導電性接着材１４は、例えば半田材や銀ペースト（多数の銀（Ａｇ）粒子を含むペースト状の樹脂を硬化させて用いる導電性接着材）を用いることができる。このように半導体チップ１０の裏面１０ｂ側を、導電性接着材１４を介してチップ搭載部１１と接続すれば、チップ搭載部１１を広い放熱経路として活用できるので、放熱性を向上させることができる。また、半導体チップ１０のエミッタ電極とコレクタ電極を互いに反対側の面に形成することにより、少ない面積で、多くのトランジスタ素子を形成することができる。言い換えれば、単位面積当たりのトランジスタ素子の集積度を向上させることができる。
また、図６に示すように半導体装置ＰＡＨ、ＰＡＬの複数のリード６ａ、６ｂは、それぞれ封止体１３の同じ側面で封止体１３の外側に露出し、同じ方向に向かって延びる。詳しくは、半導体装置ＰＡＨ、ＰＡＬの封止体１３は、第１側面Ｓ１、第１側面Ｓ１と対向する第２側面Ｓ２、第１側面Ｓ１と第２側面Ｓ２の間に位置する第３側面Ｓ３および第３側面Ｓ３と対向する第４側面Ｓ４を備え、複数のリード６ａ、６ｂは、それぞれ第１側面Ｓ１から封止体１３の外側に突出するように延びる。このように、複数のリード６ａ、６ｂを一つの側面Ｓ１に沿って集約して配置することで、図２に示すように半導体装置ＰＡＨ、ＰＡＬを搭載した半導体モジュール２の複数のリード６を配線基板５の一辺に集約して配置することができる。
また、図６に示すように半導体装置ＰＡＨ、ＰＡＬを厚さ方向に貫通する貫通孔１５ａは、チップ搭載部１１と重なる位置に形成され、封止体１３およびチップ搭載部１１を貫通するように形成されている。詳しくは、チップ搭載部１１には、貫通孔１５よりも開口径が大きい貫通孔１１ｄが形成され、貫通孔１５は貫通孔１１ｄの内側に配置されている。このように貫通孔１５をチップ搭載部１１と重なる位置に形成することにより、ネジ９（図５参照）はチップ搭載部１１の貫通孔１１ｄを貫通することとなる。半導体装置ＰＡＨ、ＰＡＬに放熱板８（図５参照）をネジ止め固定する際に、特に強い締め付け力が作用する領域は、ネジ９の周辺領域、すなわち、貫通孔１５の周辺領域である。したがって、チップ搭載部１１をネジ９が貫通することにより、チップ搭載部１１の下面１１ｂ（図５参照）と放熱板８の面８ａ（図５参照）を確実に密着させることができる。
＜複数のパワー半導体デバイスに一枚の放熱板を固定する方法について＞
本実施の形態では図５に示すように複数の半導体装置（パワー半導体デバイス）ＰＡＨ、ＰＡＬに一つの放熱板８を固定する。そして、半導体装置ＰＡＨの主面ＰＡＨｂおよび半導体装置ＰＡＬの主面ＰＡＬｂでは、半導体チップ１０（図６参照）に電気的に接続されるチップ搭載部１１の下面１１ｂが露出している。また、放熱板８は例えばアルミニウムなどの金属から成るため、導電性部材である。このため、半導体装置ＰＡＨの主面ＰＡＨａと半導体装置ＰＡＬの主面ＰＡＬａを一つの放熱板８と直接的に接触させると、半導体装置ＰＡＨと半導体装置ＰＡＬが放熱板８を介して電気的に接続されてしまう。詳しくは、チップ搭載部１１は、前記したように、図６に示す半導体チップ１０のコレクタ用の電極と電気的に接続されているため、半導体装置ＰＡＨのコレクタ端子Ｃと半導体装置ＰＡＬのコレクタ端子Ｃが放熱板８を介して短絡してしまう。
そこで、本実施の形態では、複数の半導体装置ＰＡＨ、ＰＡＬのコレクタ端子Ｃ同士の短絡を防止するため、図５に示すように半導体装置ＰＡＨ、ＰＡＬのうちの一方に放熱板８を直接固定し、他方には絶縁シート１６を介して放熱板８を固定している。図５に示す例では、２個の半導体装置ＰＡＨ、ＰＡＬのうち、半導体装置ＰＡＬは、チップ搭載部１１の下面１１ｂと放熱板８が接触するように固定されている。一方、半導体装置ＰＡＨは、チップ搭載部１１の下面１１ｂと放熱板８が接触しないように、絶縁シート１６を介して固定されている。絶縁シート１６は、半導体装置ＰＡＨと放熱板８を絶縁するための部材であって、例えば、シート状に成形した樹脂フィルムを用いることができる。ただし、絶縁シート１６の絶縁性を阻害しない範囲内で、例えば金属粒子などのフィラー材を添加して、絶縁シート１６の熱伝導率を向上させることが好ましい。また、放熱板８は、前記したようにネジ止め固定方式により半導体装置ＰＡＨに固定されるので、絶縁シート１６には高い接着強度は要求されない。したがって、絶縁シート１６の半導体装置ＰＡＨの主面ＰＡＨｂとの対向面、および放熱板８の面８ａとの対向面には、粘着層は形成されていない、あるいは、粘着層が形成される場合であってもその厚さは非常に薄い。粘着層を厚く形成すると、絶縁シート１６の放熱性を低下させる要因となるが、本実施の形態の絶縁シート１６は、粘着層を形成しない、あるいは非常に薄く形成するので放熱性低下を抑制することができる。また、ネジ９を挿入する貫通孔１５は、図６および図７に示すようにチップ搭載部１１の貫通孔１１ｄの内側に形成され、貫通孔１１ｄと貫通孔１５の間は封止体１３が配置されている。このため、ネジ９とチップ搭載部１１は接触しない構造となっている。したがって、金属性のネジ９を用いた場合であっても、ネジ９を介してチップ搭載部１１と放熱板８が短絡することを防止できる。
また、本実施の形態では半導体装置ＰＡＨ、ＰＡＬは同じ構造であるため、厚さ（主面間の距離）も同じである。このため、図５に示すように半導体装置ＰＡＨと放熱板８の間に絶縁シート１６を配置し、半導体装置ＰＡＬと放熱板８の間には絶縁シート１６を配置しない場合、絶縁シート１６の厚さに応じて、主面ＰＡＨｂと主面ＰＡＬｂの位置をずらさなければ、放熱板８の面８ａに、主面ＰＡＬｂと絶縁シート１６の面１６ａを密着させることができない。そこで、本実施の形態では、配線基板５の面５ａにおいて、主面ＰＡＨｂと主面ＰＡＬｂの位置を補正するため、半導体装置ＰＡＨと配線基板５の間にスペーサ部材１７を配置している。図５に示す例では、半導体装置ＰＡＬの主面ＰＡＬａと配線基板５の面５ａの間には、スペーサ部材１７が配置されている。そして、側面視において、半導体装置ＰＡＬの主面ＰＡＬｂと、絶縁シート１６の放熱板８との面１６ａの位置は揃っている。このため、半導体装置ＰＡＬの主面ＰＡＬｂと絶縁シート１６の面１６ａをそれぞれ放熱板８の面８ａと密着させることができる。この結果、半導体装置ＰＡＬからの熱は直接的に、半導体装置ＰＡＨからの熱は絶縁シート１６を介して、効率的に放熱板８に伝達することができる。なお、主面ＰＡＬｂと対向面１６ａの位置が揃っているとは、ネジ止め固定方式により、主面ＰＡＬｂと面１６ａのそれぞれを放熱板８の面８ａと密着させることができる程度で同じ高さになっているという意味であり、加工精度等による僅かな位置ずれを排除するものではない。
スペーサ部材１７は、主面ＰＡＬｂと面１６ａの位置を揃えるための部材であるため、特に構成材料は限定されず、例えば、シート状に形成した樹脂フィルム、あるいは金属板を用いることができる。ただし、半導体装置ＰＡＬからの熱が、配線基板５の面５ｂ側に伝達されることを抑制する観点からは、絶縁シート１６よりも熱伝導率が低い、例えば樹脂フィルムを用いることが好ましい。また、スペーサ部材１７は、図５に示すようにネジ止め固定するので、特に接着性は要求されないが、半導体装置ＰＡＬをより確実に配線基板５に固定して、位置ずれを抑制する観点からは、スペーサ部材１７の配線基板５との対向面である面１７ａ、および半導体装置ＰＡＬとの対向面である面１７ｂにそれぞれ粘着層（接着層）を形成し、スペーサ部材１７を介して半導体装置ＰＡＬを配線基板５に接着固定することが好ましい。また、図示は省略するが、図５に対する変形例として、半導体装置ＰＡＨと配線基板５の面５ａの間にもスペーサ部材１７よりも厚さの薄い（絶縁シート１６の厚さ分薄い）スペーサ部材を配置することができる。この場合、半導体装置ＰＡＨからの熱が配線基板５の面５ｂ側に伝達されることを抑制することができる。また、半導体装置ＰＡＨを図示しないスペーサ部材を介して配線基板５に接着固定すれば、半導体装置ＰＡＨの位置ずれを抑制することができる。
ところで、複数のパワー半導体デバイスのうち、いずれか一方の発熱量が、他方の発熱量よりも高い場合、発熱量が大きい方のパワー半導体デバイスを放熱板８と直接、接続することが好ましい。例えば、図５に示す例では、ローサイド側のスイッチング素子である半導体装置ＰＡＬは、ハイサイド側のスイッチング素子である半導体装置ＰＡＨよりも発熱量が大きい。この場合、相対的に発熱量が大きい半導体装置ＰＡＬと放熱板８を接触させることにより、半導体モジュール２全体としての放熱効率が向上する。また、相対的に発熱量が大きい半導体装置ＰＡＬと配線基板５の間にスペーサ部材１７を介在させることにより、配線基板５の面５ｂ側への熱影響を低減することができる。
＜半導体モジュールの製造方法＞
次に、図１〜図７を用いて説明した半導体モジュール２の製造工程について、説明する。図１〜図５に示す半導体モジュール２は、例えば図８に示す組立てフローに沿って製造される。図８は、本実施の形態の半導体モジュールの組立てフローの一例を示す説明図である。
１．基材準備工程；
まず、図８に示す基材準備工程では、図９〜図１１に示す配線基板５を準備する。図９は、図８に示す基材準備工程で準備する配線基板の一方の面の外観を示す平面図、図１０は図９に示す配線基板の反対側の面の外観を示す平面図、図１１は図９および図１０のＤ−Ｄ線に沿った拡大断面図である。
本工程で準備する配線基板５は、図１１に示すように面５ａ、面５ａの反対側に位置する面５ｂおよび面５ａと面５ｂの間に位置する側面５ｃ（図９、図１０参照）を備えている。また、図９および図１０に示すように、面５ａ、５ｂはそれぞれ四辺形の平面形状を成し、第１辺５ｄ、第１辺５ｄと対向する第２辺５ｅ、第１辺５ｄおよび第２辺の間に位置する第３辺５ｆ、および第３辺５ｆと対向する第４辺５ｇを備えている。この第１辺５ｄ、第２辺５ｅ、第３辺５ｆ、第４辺５ｇは配線基板５の側面５ｃを構成する。また、図１１に示すように、配線基板５は、例えば樹脂から成るコア材２０と、コア材２０上に形成された複数の配線７を備え、面５ａおよび面５ｂは、それぞれ絶縁膜（ソルダレジスト膜、保護膜）２１により覆われている。
図９に示す面５ａには、配線７ａが形成され、絶縁膜２１に覆われている。また、面５ａには、図２に示す半導体モジュール２の外部端子となるリード６（リード６ｃ）を固定するためのパッド２２が形成され、パッド２２は絶縁膜２１から露出している。パッド２２は金属膜から成り、例えば配線７ａと同じ、銅膜から成る。また、図１１に示すように、配線７ａは、面５ａ側の配線層と面５ｂ側の配線層を電気的に接続する層間導電路であるビア（ビア配線）７ｃと接続され、ビア７ｃを介して面５ｂ側の配線７ｂと電気的に接続されている。また、配線基板５には、面５ａおよび面５ｂのうち、いずれか一方から他方に向かって貫通する複数の貫通孔ＳＨを有している。この貫通孔ＳＨは、図２に示す半導体装置ＰＡＨ、ＰＡＬのリード６ａ、６ｂを挿入するための孔であり、図９の例では、６個の貫通孔ＳＨが設けられている。また、図１１に示すように貫通孔ＳＨの内壁には、配線７ｂと同じ導体膜７ｄが形成され、導体膜７ｄは配線７ａまたは配線７ｂと一体に形成されている。つまり、貫通孔ＳＨは、配線基板５の面５ａ側の配線層と面５ｂ側の配線層を電気的に接続する層間導電路となっている。
一方、図１０に示す面５ｂには、複数の配線７ｂが形成され、絶縁膜２１に覆われている。また、面５ｂには、図２に示す半導体モジュール２の外部端子となるリード６（リード６ｃ）を固定するためのパッド２２が形成され、パッド２２は絶縁膜２１から露出している。面５ｂの複数のパッド２２は、面５ａの複数のパッド２２の反対側の位置に配置され、図１０に示すように面５ｂにおいて、複数の配線７ｂと電気的に接続されている。また、面５ｂには、図２に示す半導体モジュール２の複数の電子部品ＥＤを搭載するための実装端子である複数のランド（パッド、実装端子）２３が形成されている。この複数のランド２３は配線７ｂと電気的に接続され、面５ｂ側の絶縁膜２１に形成された開口部において、絶縁膜２１から露出している。これにより、ランド２３に図２に示す電子部品ＥＤの外部端子を接続することができる。なお、図２に示す半導体装置ＰＡＨ、ＰＡＬは、複数のリード６ａ、６ｂを貫通孔ＳＨに挿入し、半田ＳＨＭにより配線基板５と電気的に接続する。したがって、図９および図１１に示すように、配線基板５の面５ａにはランド２３は形成されていない。
ここで、図９および図１０に示すように、複数のランド２３および複数の貫通孔ＳＨは、配線基板５の四辺のうち、第１辺５ｄに沿って並べて配置されている。これにより、図２に示す半導体モジュール２のように、複数のリード６を第１辺５ｄに沿って並べて配置することができる。
また、図１０に示すように、複数のランド２３のそれぞれは、複数のパッド２２および貫通孔ＳＨよりも第２辺５ｅ側に配置されている。詳しくは、全てのランド２３は、全てのパッド２２および全ての貫通孔ＳＨよりも第２辺５ｅ側に配置されている。言い換えれば、複数のパッド２２のそれぞれは、複数の（全ての）ランド２３よりも第１辺５ｄ側に配置される。また、複数の貫通孔ＳＨのそれぞれは、複数の（全ての）ランド２３よりも第１辺５ｄ側に配置される。すなわち、複数のランド２３は第２辺５ｅ側に、複数の貫通孔ＳＨおよび複数のパッド２２は第１辺５ｄ側に、それぞれ集約して配置している。ランド２３は、図２に示す半導体モジュール２の面５ｂ側の電子部品ＥＤを搭載するための実装端子である。一方、貫通孔ＳＨは、図２に示す半導体モジュール２の半導体装置ＰＡＨ、ＰＡＬのリード６ａ、６ｂを電気的に接続するための実装端子、パッド２２は、図２に示す半導体モジュールの外部端子であるリード６ｃを搭載するための実装端子である。したがって、貫通孔ＳＨおよびパッド２２を第１辺５ｄ側に、ランド２３を第１辺５ｄとは反対側の第２辺５ｅ側に集約することにより、図２に示す複数のリード６および複数の電子部品ＥＤを、互いに邪魔にならないように配置することができる。また、図８に示す半田膜形成工程では、配線基板５の一部を半田溶液に浸して半田膜を形成するが、半田膜を形成する対象となる外部端子を配線基板５の一辺に集約することで、容易に半田膜を形成することができる。
２．電子部品搭載工程；
次に、図８に示す電子部品搭載工程では、図１２に示すように、配線基板５の面５ｂに複数の電子部品ＥＤを搭載（実装）する。図１２は、図１０に示す配線基板上に複数の電子部品を搭載した状態を示す平面図、図１３は図１１に示す配線基板の上下を反転し、ランド上に電子部品を搭載した状態を示す拡大断面図である。
本工程では、図１２に示すように、配線基板５の面５ｂに複数の電子部品ＥＤを搭載し、各電子部品の外部端子２４と実装端子であるランド２３を電気的に接続する。本工程で搭載する電子部品ＥＤには、半導体装置ＰＡＨ、ＰＡＬ（図２参照）を駆動するドライバ回路が形成された半導体装置ＰＤＲが含まれる。図１２に示す例では、半導体装置ＰＤＲの他、４つの抵抗素子ＲＨ１、ＲＨ２、ＲＬ１、ＲＬ２および一つのダイオード素子Ｄ１を搭載する。以下、半導体装置ＰＤＲを例に取り上げて、図１３を用いて電子部品ＥＤの搭載方法を説明する。
本工程では、まず、実装端子であるランド２３上に接合材２５を塗布する。この時、複数のランド２３のそれぞれに、接合材２５を塗布する。接合材は、例えば半田ペーストなどを用いることができる。次に、被搭載物である半導体装置ＰＤＲ（電子部品ＥＤ）の外部端子２４がランド２３上に位置するように配置し、接合材２５上に置く。そしてリフロー処理として、接合材２５を加熱すると、接合材２５が外部端子２４の表面において濡れ広がり、外部端子２４とランド２３は、接合材２５を介して電気的に接続される。半導体装置ＰＤＲは、図１３に示すように、半導体チップ２６、半導体チップ２６を搭載するチップ搭載部（タブ、ダイパッド）２７、半導体チップ２６の周囲に配置される複数の外部端子（リード）２４、半導体チップ２６の複数の電極と複数の外部端子２４を電気的に接続する複数のワイヤ２８、および半導体チップ２６と複数のワイヤ２８を封止する封止体２９を備えている。また、半導体チップ２６には、図１に示す２つのドライバ回路（駆動回路）ＤＲ１、ＤＲ２が形成され、各ドライバ回路は、半導体チップ２６の電極に接続されている。したがって、本工程により、半導体チップ２６に形成された２つのドライバ回路は、接合材２５を介して配線基板５の配線７ｂと電気的に接続される。また、半導体装置ＰＤＲ（電子部品ＥＤ）は、接合材２５を介して配線基板５の面５ｂ上に固定される。
ところで、本実施の形態では、複数の電子部品ＥＤを搭載するが、製造効率を向上させる観点からは、複数の電子部品ＥＤを一括して搭載することが好ましい。したがって、本工程では、複数の電子部品ＥＤがそれぞれ備える複数の外部端子２４を、接合材２５を介してランド２３上に置く。そして、例えば、配線基板５を図示しないリフロー炉に搬送し、加熱すれば、配線基板５全体が加熱される。この結果、複数の接合材２５が一括して加熱されるため、複数の電子部品ＥＤを一括して配線基板５に搭載することができる。
３．外部端子形成工程；
次に、図８に示す外部端子形成工程では、図２に示す半導体モジュール２の外部端子となるリード６ｃを配線基板５に取り付け、配線基板５と電気的に接続する。図１４は、図１２に示す外部端子取り付け用のパッドに外部端子を取り付けた状態を示す拡大平面図、図１５は図１４のＦ−Ｆ線に沿った拡大断面図である。
本工程では、図２に示す複数のリード６のうち、半導体装置ＰＡＨ、ＰＡＬの外部端子であるリード６ａ、６ｂ以外のリード６ｃを形成する。複数のリード６ｃは、例えば以下のように形成される。
まず、図１４に示すように、複数のリード６ｃのそれぞれを配線基板５に形成されたパッド２２に取り付ける。図１５に示すように、リード６ｃの一方の端部には、配線基板５を挟んで固定するコネクタ部６ｃ１が形成されている。コネクタ部６ｃ１は、配線基板５の面５ａと当接する面６ｃ１ａ、配線基板５の面５ｂと当接する面６ｃ１ｂ、および配線基板５の側面５ｃと当接する面６ｃ１ｃを備えている。したがって、コネクタ部６ｃ１の面６ｃ１ａ、と面６ｃ１ｂの間に設けられた開口部に配線基板５の側面５ｃを挿入すると、配線基板５は、コネクタ部６ｃ１に挟まれ、リード６ｃが固定される。また、配線基板５には、予め金属（例えば銅）から成るパッド２２が形成されており、パッド２２とリード６ｃが接触することにより、パッド２２を介して配線基板５の配線７（図１４参照）とリード６ｃが電気的に接続される。なお、詳細は後述するが、本工程の後、図８に示す半田膜形成工程において、パッド２２およびリード６ｃの表面に半田膜を形成する。これにより、リード６ｃとパッド２２の電気的接続信頼性を向上させることができるので、本工程では、リード６ｃのコネクタ部６ｃ１と配線基板５のパッド２２の位置関係がずれない程度に固定することができれば良い。
また、複数のリード６ｃのそれぞれは、コネクタ部６ｃ１と一体に形成され、配線基板５の第１辺５ｄから配線基板５の外側に向かって延びる延在部６ｃ２を備えている。また、各延在部６ｃ２はコネクタ部６ｃ１とは反対側の端部において、複数のリード６ｃを一体化する連結部６ｃ３により連結されている。このように複数の連結部６ｃ３を介して複数のリード６ｃが連結された状態で本工程を行うことにより、複数のリード６ｃのそれぞれを個別に配線基板５に取り付ける場合よりも大幅に製造効率を向上させることができる。なお、連結部６ｃ３は、複数のリード６ｃを固定した後で、例えばプレス加工により一括して切断することができる。連結部６ｃ３を切断するタイミングは、複数のリード６ｃを固定した後であれば特に限定されないが、製造工程中の衝撃などによるリード６ｃの変形を抑制する観点からは、図８に示す半田膜形成工程の後で行うことが好ましい。
また、本工程を実施するタイミングは図８に示す態様には限定されず、変形例として、上記した電子部品搭載工程の前に本工程を行うことができる。すなわち、基材準備工程の後、図１２に示す複数の電子部品ＥＤを搭載する前に、図１４に示す複数のリード６ｃを形成することができる。ただし、配線基板５のハンドリング性向上の観点、あるいは、製造工程中の衝撃などによるリード６ｃの変形を抑制する観点からは、本工程は、電子部品搭載工程の後で行うことが好ましい。
４．パワー半導体デバイス搭載工程；
次に、図８に示すパワー半導体デバイス搭載工程では、図２に示す半導体モジュール２が有するパワー半導体デバイスである半導体装置ＰＡＨ、ＰＡＬを配線基板５に取り付ける。図１６は、図１５に示す配線基板にパワー半導体デバイスを取り付けた状態を示す平面図、図１７は、図１６に示すＨ−Ｈ線に沿った拡大断面図である。また、図１８は、図１６に示す配線基板とパワー半導体デバイスを固定した状態で保持する例を示す側面図である。
本工程では、図１６および図１７に示すように、半導体装置ＰＡＨ、ＰＡＬがそれぞれ備える複数のリード６ａ、６ｂを配線基板５の貫通孔ＳＨに挿入し、半導体装置ＰＡＨ、ＰＡＬを配線基板５の面５ｂ側に配置する。この時、図１６に示すように半導体装置ＰＡＨ、ＰＡＬは、配線基板５の第２辺５ｅを跨いで配線基板５の外側に突出するように配置する。また、半導体装置ＰＡＨ、ＰＡＬに形成された貫通孔１５が、配線基板５の外側に位置するように配置する。一方、半導体装置ＰＡＨ、ＰＡＬの封止体１３の側面Ｓ１から露出する複数のリード６ａ、６ｂは、半導体装置ＰＡＨ、ＰＡＬよりも第１辺５ｄ側に配置された貫通孔ＳＨを経由して、第１辺５ｄを跨いで配線基板５の外側に突出するように配置する。第１辺５ｄは図２に示す半導体モジュール２を実装基板に実装する際に、実装面側の辺となる。したがって、半導体装置ＰＡＨ、ＰＡＬの貫通孔１５を第１辺５ｄの反対側に位置する第２辺５ｅの外側に配置することで、図５に示す放熱板８と実装基板（図示は省略）が互いに邪魔になることを抑制できる。
また、前記したように、本実施の形態では、コレクタ端子の短絡を防止するため、図５に示すように半導体装置ＰＡＨ、ＰＡＬのうちの一方に放熱板８を直接固定し、他方には絶縁シート１６を介して放熱板８を固定する。そして、絶縁シート１６の面１６ａと半導体装置ＰＡＬの主面ＰＡＬｂの位置を揃えるため、半導体装置ＰＡＬと配線基板５の間にスペーサ部材１７を配置する。したがって、本工程では、相対的に発熱量が大きい半導体装置ＰＡＬと配線基板５の間には、図１７および図１８に示すようにスペーサ部材１７を配置する。このため、半導体装置ＰＡＬの主面ＰＡＬｂは、半導体装置ＰＡＨの主面ＰＡＨｂよりもスペーサ部材１７の厚さ分、配線基板５の面５ｂから離れた位置に配置される。
また、半導体装置ＰＡＨ、ＰＡＬが備える複数のリード６ａ、６ｂは、貫通孔ＳＨを経由して、第１辺５ｄを跨いで配線基板５の外側に突出するように配置するため、封止体１３の外側に、少なくとも２箇所の屈曲部を有している。言い換えれば、図１７に示すように半導体装置ＰＡＨ、ＰＡＬが有する複数のリード６ａ、６ｂは、配線基板５の面５ｂ側で形成された屈曲部ＣＶ１、および面５ａ側で形成された屈曲部ＣＶ２部をそれぞれ有している。本実施の形態では、半導体装置ＰＡＨ、ＰＡＬの製造効率を向上させる観点から、半導体装置ＰＡＨ、ＰＡＬを同じ構造としている。また、製造効率向上の観点からこの屈曲部ＣＶ１、ＣＶ２の位置についても、半導体装置ＰＡＨ、ＰＡＬは同様に形成されている。このように同じ構造の半導体装置ＰＡＨ、ＰＡＬを異なる高さ（配線基板５の基準面である面５ｂに対する位置）で配置した場合、図１７に示すように配線基板５の面５ａ側におけるリード６ａ、６ｂの高さが異なる高さになる。つまり、半導体装置ＰＡＬはスペーサ部材１７を介して配線基板５に搭載されるため、半導体装置ＰＡＬの複数のリード６ｂに形成された屈曲部ＣＶ２から配線基板５の面５ａまでの距離Ｗ２は、半導体装置ＰＡＨの複数のリード６ａに形成された屈曲部ＣＶ２から配線基板５の面５ａまでの距離Ｗ１よりも短い。
ところで、図２に示す半導体モジュール２では、半導体装置ＰＡＨ、ＰＡＬは、貫通孔ＳＨ内に埋め込まれた半田（導体膜）ＳＨＭにより配線基板５と電気的に接続され、かつ、配線基板５に固定される。したがって、本工程で、各貫通孔ＳＨに半田ＳＨＭを埋め込んで、リフロー処理を施せば、半導体装置ＰＡＨ、ＰＡＬを配線基板５に固定することができる。しかし、図８に示す半田膜形成工程において外部端子である複数のリード６の表面に半田膜を形成する際に、各貫通孔ＳＨに半田ＳＨＭを埋め込むことができれば、製造効率をさらに向上させることができる。そこで、本実施の形態では、後述する半田膜形成工程で、複数の貫通孔ＳＨ内に半田ＳＨＭを埋め込む実施態様について説明する。
後述する半田膜形成工程で半田ＳＨＭを埋め込む場合、本工程では、複数のリード６ａ、６ｂは、貫通孔ＳＨに挿入されてはいるが、固定はされていない。したがって、後述する半田膜形成工程で、リード６ａ、６ｂをしっかりと固定するまでの間は、半導体装置ＰＡＨ、ＰＡＬの位置がずれないように仮固定しておくことが好ましい。例えば、半導体装置ＰＡＬと配線基板５の間にはスペーサ部材１７が配置されるので、スペーサ部材１７の配線基板５との対向面である面１７ａ、および半導体装置ＰＡＬとの対向面である面１７ｂにそれぞれ粘着層（接着層）を形成し、スペーサ部材１７を介して半導体装置ＰＡＬを配線基板５に接着固定することができる。一方、半導体装置ＰＡＨと配線基板５の間には、スペーサ部材１７よりも薄い両面接着テープを配置することで、半導体装置ＰＡＨを配線基板５に接着固定することができる。
また、半導体装置ＰＡＨ、ＰＡＬと配線基板５の接着固定を行わず、半田膜形成工程に搬送する場合には、例えば図１８に示す保持治具３０のような治具を用いて、半導体装置ＰＡＨ、ＰＡＬと配線基板５を挟み、保持した状態で搬送することが好ましい。図１８に示す保持治具３０は、配線基板５の面５ｂ側に配置される部材３１と、面５ａ側に配置される部材３２を有している。部材３１は、配線基板５の面５ｂを押さえる面（基板押さえ面）３１ａと、面５ｂとは接触しない窪み部３１ｂを備えている。図１８に示すように部材３１の窪み部３１ｂ内に複数の電子部品ＥＤが位置するように部材３１を配置することで、複数の電子部品ＥＤを避けて配線基板５の面５ｂを押さえる（クランプする）ことができる。一方、部材３２は、半導体装置ＰＡＨの主面ＰＡＨｂを押さえる面（デバイス押さえ面）３２ａと半導体装置ＰＡＬの主面ＰＡＬｂを押さえる面（デバイス押さえ面）３２ｂを備えている。また、面３２ａと面３２ｂの間には、それぞれの面の位置（高さ）を補正するための段差部３２ｃが設けられている。この保持治具３０で半導体装置ＰＡＨ、ＰＡＬと配線基板５を挟みクランプすると、半導体装置ＰＡＨ、ＰＡＬを配線基板５の面５ａに仮固定することができる。なお、図１８に示す保持治具は、本工程で半導体装置ＰＡＨ、ＰＡＬを配線基板５に接着固定する場合であっても、搬送治具として用いることができる。
また、本工程を実施するタイミングは図８に示す態様には限定されず、変形例として、上記した外部端子形成工程または電子部品搭載工程の前に本工程を行うことができる。すなわち、電子部品搭載工程または基材準備工程の後、図１４に示す複数のリード６ｃを取り付ける前に、半導体装置ＰＡＨ、ＰＡＬを取り付けることができる。この変形例は、配線基板５のハンドリング性向上の観点、あるいは、製造工程中の衝撃などによるリード６ｃの変形を抑制する観点からは好ましい。ただし、前記したように、半導体装置ＰＡＨ、ＰＡＬを配線基板５に固定せずに、半田膜形成工程に搬送する場合には、半田膜形成工程の直前に、本工程を行うことが好ましい。また、前記した外部端子形成工程での作業中に半導体装置ＰＡＨ、ＰＡＬの位置ずれや、リード６ａ、６ｂの変形が生じることを抑制する観点からは、本工程は、外部端子形成工程の後で行うことが好ましい。
５．半田膜形成工程；
次に、図８に示す半田膜形成工程では、図１９および図２０に示すように配線基板５に取り付けられた複数のリード６（リード６ａ、６ｂ、６ｃ）の表面に半田膜（外装めっき膜）ＳＣを形成する。半田膜ＳＣは、図２〜図５に示す半導体モジュール２を図示しない実装基板に実装する際に接合材として用いる半田の濡れ性を向上させるための導体膜である。図１９および図２０は、図１６に示す複数のリードの表面に半田膜を形成する工程を模式的に示す説明図である。
本工程では、図１９および図２０に示すように、複数のリード６（リード６ａ、６ｂ、６ｃ）を半田溶液３５に浸漬し、例えば電気めっき法により表面に半田膜ＳＣを形成する。詳しくは、まず、図１９に示すように、例えば前記した保持治具３０を用いて半導体装置ＰＡＨ、ＰＡＬと配線基板５を挟み、保持した状態で半田槽３６内に配置された半田溶液３５に配線基板５の一部（リード６が形成された第１辺５ｄ側の領域）を浸す。配線基板５の面５ａおよび面５ｂは、前記したようにソルダレジスト膜である絶縁膜２１（図１１参照）により覆われているため、本工程で配線基板５の一部を半田溶液３５に浸すと、半田溶液３５に浸され、かつ、絶縁膜２１から露出する部分に選択的に半田膜ＳＣを形成することができる。
ここで、本実施の形態では、前記したように、外部端子である複数のリード６を配線基板の第１辺５ｄ側に集約して配置している。このため、配線基板の第１辺５ｄ側を半田溶液３５に浸せば、配線基板の第２辺５ｅ側を浸すこと無く、複数のリード６を半田溶液３５に浸すことができる。これにより、全てのリード６の表面に半田膜ＳＣを形成することができる。また、図２０に示すように、本工程で複数の貫通孔ＳＨがそれぞれ半田溶液３５に浸るようにすることで、複数の貫通孔ＳＨのそれぞれに半田（導体膜）ＳＨＭが埋め込まれ、半導体装置ＰＡＨ、ＰＡＬはそれぞれ半田ＳＨＭにより固定される。また、図２０に示すように複数の貫通孔ＳＨは、配線基板５の第１辺５ｄ側に寄せて、第１辺５ｄに沿って並べて配置されているため、配線基板の第２辺５ｅ側を浸すこと無く、全ての貫通孔ＳＨ内に半田ＳＨＭを形成することができる。また、図１０を用いて説明したように、配線基板５に形成された複数のランド２３のそれぞれは、複数のパッド２２および貫通孔ＳＨよりも第２辺５ｅ側に配置されている。つまり、図２０に示すように配線基板５の面５ｂ側に搭載される複数の電子部品ＥＤの全ては、複数のリード６および複数の貫通孔ＳＨよりも第２辺５ｅ側に配置されている。このため、本工程では、複数の電子部品ＥＤを半田溶液３５に浸すこと無く、全てのリード６の表面に半田膜ＳＣを、全ての貫通孔ＳＨ内に半田ＳＨＭを形成することができる。電子部品ＥＤ、およびこれを搭載するための複数のランド２３（図１０参照）は、前記したように絶縁膜２１（図１０参照）から露出しているので、これらを半田溶液３５に浸すと、表面に半田膜が形成される。そして形成される半田膜の厚さによっては、隣り合う端子間が短絡し、信頼性低下の原因となる。本実施の形態によれば、複数の電子部品ＥＤを半田溶液３５に浸すこと無く、全てのリード６の表面に半田膜ＳＣを、全ての貫通孔ＳＨ内に半田ＳＨＭを形成することができるため、信頼性低下を抑制できる。
また、本実施の形態では、外部端子である複数のリード６の表面に半田膜ＳＣを形成する工程と、複数の貫通孔ＳＨ内に半田ＳＨＭを形成し、半導体装置ＰＡＨ、ＰＡＬを固定する工程を、一括して行う。このため、各工程を個別に行う場合と比較して、工程数を削減できるので、製造効率を向上させることができる。また、本工程では図１９に示すように保持治具３０を用いて、半導体装置ＰＡＨ、ＰＡＬと配線基板５を保持した状態で、半田溶液３５に浸漬する。保持治具３０は、前記した図１８に示すように、配線基板５の面５ｂ側に配置される部材３１と、面５ａ側に配置される部材３２を有している。部材３１は、配線基板５の面５ｂを押さえる面（基板押さえ面）３１ａと、面５ｂとは接触しない窪み部３１ｂを備えている。図１８に示すように部材３１の窪み部３１ｂ内に複数の電子部品ＥＤが位置するように部材３１を配置することで、複数の電子部品ＥＤを避けて配線基板５の面５ｂを押さえる（クランプする）ことができる。一方、部材３２は、半導体装置ＰＡＨの主面ＰＡＨｂを押さえる面（デバイス押さえ面）３２ａと半導体装置ＰＡＬの主面ＰＡＬｂを押さえる面（デバイス押さえ面）３２ｂを備えている。また、面３２ａと面３２ｂの間には、それぞれの面の位置（高さ）を補正するための段差部３２ｃが設けられている。したがって、保持治具３０を用いれば、配線基板５の面５ｂ、半導体装置ＰＡＨの主面ＰＡＨｂ、半導体装置ＰＡＬの主面ＰＡＬｂをそれぞれ保持治具３０の面３１ａ、３２ｂ、３２ａと密着させた状態で保持できる。つまり、図２０に示すように貫通孔ＳＨに半田ＳＨＭが形成され、半導体装置ＰＡＨＰＡＬが配線基板５と固定されるまでの間、所定の位置関係を保つことができる。
ただし、前記したように、パワー半導体デバイス搭載工程で半導体装置ＰＡＨ、ＰＡＬをそれぞれ配線基板５に接着固定する場合には、例えば、保持治具３０を簡易な構造とすることができる。例えば、図１８に示す段差部３２ｃを設けず、半導体装置ＰＡＬの主面ＰＡＬｂと配線基板５の面５ｂのみを挟んで保持する構造を適用することができる。
６．放熱板固定工程；
次に、図８に示す放熱板固定工程では、図２１および図２２に示すように半導体装置ＰＡＨ、ＰＡＬに放熱板８を取り付け、固定する。図２１は、図２０に示す半導体モジュールに放熱板を取り付けた状態を示す平面図、図２２は、図２１に示すＪ−Ｊ線に沿った拡大断面図である。
本工程では、図２１および図２２に示すように貫通孔１５にネジ９を挿入し、放熱板８をネジ止め固定する。図２２に示す例では、半導体装置ＰＡＨ、ＰＡＬの主面ＰＡＨａ、ＰＡＬａ側からネジ９を挿入し、貫通孔１５を貫通させる。放熱板８の面８ａ側には、貫通孔１５と重なる位置にネジ穴（側面にネジ９と組み合わせる螺旋状の溝が形成された穴）８ｂが形成され、ネジ９をこのネジ穴８ｂに挿入し、締め込むことで、放熱板８を半導体装置ＰＡＨ、ＰＡＬに固定している。この時、図２２に示すように半導体装置ＰＡＨと放熱板８の間には、絶縁シート１６を配置し、絶縁シート１６を介して半導体装置ＰＡＨと放熱板８を固定する。これにより、放熱板８として例えばアルミニウム等の金属板を用いた場合でも、半導体装置ＰＡＨのチップ搭載部１１と半導体装置ＰＡＬのチップ搭載部１１を電気的に分離することができる。また、ネジ９は、チップ搭載部１１とは接触しないので、ネジ９を金属とした場合でも、半導体装置ＰＡＨのチップ搭載部１１と半導体装置ＰＡＬのチップ搭載部１１を電気的に分離することができる。このように、本実施の形態では、ネジ９を用いて半導体装置ＰＡＨ、ＰＡＬに放熱板８を固定するので、半導体装置ＰＡＬの主面ＰＡＬｂと放熱板８を密着させる事ができる。つまり、相対的に発熱量が大きい半導体装置ＰＡＬの放熱効率を向上させることができるので、半導体モジュール２の信頼性を向上させることができる。
また、ネジ９による固定方法は、放熱板８を容易に固定することができるので、変形例として半導体モジュール２を実装基板に実装した後で、放熱板８を固定することができる。この場合、図８に示す半田膜形成工程の後、放熱板８を取り付ける前の状態で、外観検査や電気的検査など、必要な検査を行い出荷する。つまり、放熱板８を取り付けるための貫通孔１５が形成された状態で半導体モジュール２を出荷することができる。この場合、放熱板８の形状を半導体モジュール２の実装レイアウトに応じて、種々の形状とすることができる。一方、半導体モジュール２は量産することができるため、製造効率を向上させることができる。
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、図１〜図２２では、２個のパワー半導体デバイスを備えた半導体モジュールについて説明したが、半導体モジュールが備えるパワー半導体デバイスの数は２個には限定されない。例えば、図２３および図２４に示すように１個のパワー半導体デバイスを備えた半導体モジュール２Ａに適用することができる。図２３は、図２に対する変形例である半導体モジュールを示す平面図である。また、図２４は図２３に示す半導体モジュールに放熱板を固定した状態を示す側面図である。図２３および図２４に示す半導体モジュール２Ａは、パワー半導体デバイスとして、１個の半導体装置ＰＡ１のみを備えている点を除き、図１〜図２２を用いて説明した半導体モジュール２と同様である。このように１個のパワー半導体デバイスを備えるモジュールとしては、例えば力率改善（整流時の高調波の発生を抑制する）のためのシステムを備えたモジュールなどが例示できる。
また、図１〜図２２では、２個のパワー半導体デバイスの一方は絶縁シートを介して放熱板を固定し、他方は放熱板に接触させた構成について説明したが、半導体モジュールが備えるパワー半導体デバイスの数は２個には限定されず、例えば、２個よりも多いパワー半導体デバイスを備えた半導体モジュールに適用することもできる。例えば、三相モータの駆動回路に組み込まれるインバータでは、６個のパワー半導体デバイスを用いる場合がある。６個のパワー半導体デバイスを備えた半導体モジュールの場合、図１〜図２２を用いて説明した半導体モジュール２の構成を３つ横に並べて配置する態様が考えられる。ただし、この場合、外部端子であるリード６が配置される第１辺５ｄの長さが長くなる。
そこで、モジュールの小型化の観点からは、図２５に示す半導体モジュール２Ｂのように、配線基板５の複数の辺にそれぞれ複数のリード（外部端子）６を設け、パワー半導体デバイスをマトリクス状に配置することが好ましい。図２５は、図２に対する別の変形例である半導体モジュールを示す平面図である。また、図２６は、図２５に示す半導体モジュールに放熱板を固定した状態を示す側面図である。図２５に示す半導体モジュール２Ｂは、下記の点で図１〜図２２を用いて説明した半導体モジュール２と相違する。まず、半導体モジュール２Ｂは、６個のパワー半導体デバイスを備えている。詳しくは、３個のハイサイド側の半導体装置ＰＡＨと、３個のローサイド側の半導体装置ＰＡＬを備えている。
また、配線基板５の面５ａにおける半導体装置ＰＡＨ、ＰＡＬのレイアウトは、半導体装置ＰＡＨのリード６ａが露出する面と、半導体装置ＰＡＬのリード６ｂが露出する面が対向するように、それぞれ半導体装置ＰＡＨと半導体装置ＰＡＬを対向させて配置している。また、複数のリード６ａ、６ｂは、配線基板５の外側には突出せず、配線基板に形成された配線（図示は省略）を介して半導体装置ＰＤＲなど、配線基板５の面５ｂ側に搭載された電子部品ＥＤ、および外部端子である複数のリード６と電気的に接続されている。
また、複数のリード６は、配線基板５の一辺には集約されず、複数の辺に形成されている。図２５に示す例では、第１辺５ｄおよび第１辺と対向する第２辺５ｅに沿って、それぞれ複数のリード６が配置されている。また、このように複数の辺にリード６を配置するので、半導体モジュール２Ｂは、面５ｂ側が実装基板（図示は省略）の実装面と対向するように実装する。したがって、複数のリード６は、面５ａから面５ｂに向かう方向に屈曲し、延びている。
また、多数（図２５では６個）のパワー半導体デバイスを１個の半導体モジュール２Ｂに搭載する場合、配線基板５の平面積が大きくなるので、半導体モジュール２Ｂでは、モジュールの強度を向上させる観点から、各半導体装置ＰＡＨ、ＰＡＬを配線基板５から突出させず、配線基板５の面５ａ内に収まるように配置している。このように、各半導体装置ＰＡＨ、ＰＡＬを配線基板５の外側に突出させない実施態様では、半導体モジュール２のように放熱板８をネジ止め固定することが難しい。ネジ止め固定する場合には、配線基板５もネジにより貫通する必要が生じ、製造工程が煩雑になる。また、ネジの締め付け力により、配線基板５に形成された配線が断線する懸念がある。そこで、図２５および図２６に示す変形例では、３個の半導体装置ＰＡＬにそれぞれ、絶縁接着シート１８を貼り付けて、放熱板８を接着固定している。絶縁接着シート１８は、放熱板８との対向面である面１８ａ、および半導体装置ＰＡＬの主面ＰＡＬｂとの対向面である面１８ｂに粘着層（接着層）が形成されている点を除き前記実施の形態で説明した絶縁シート１６（図５参照）と同じである。一方、３個の半導体装置ＰＡＨの主面ＰＡＨｂは、それぞれ放熱板８の面８ａと接触させている。つまり、本変形例では、図５を用いて説明したように、スペーサ部材１７を一方のパワー半導体デバイスと配線基板５の間に配置して、放熱板８と対向面の位置を揃える技術を適用している。これにより、半導体装置ＰＡＨからの熱は、放熱板８に直接伝達されるため、放熱性を向上させることができる。また、本実施の形態では、ハイサイド側の複数の半導体装置ＰＡＨと、ローサイド側の複数の半導体装置ＰＡＬのうちの一方（図２６に示す例ではハイサイド側の複数の半導体装置ＰＡＨ）を放熱板８と接触させている。言い換えれば、２種類の半導体装置ＰＡＨ、ＰＡＬのうちの一方は、放熱板８と接触させて、他方は、絶縁接着シート１８を介して放熱板８を固定している。この場合、放熱板８に接触するハイサイド側の複数の半導体装置ＰＡＨは、それぞれのコレクタ電極が放熱板８を介して電気的に接続されることとなる。しかし、放熱板８に接触するパワー半導体デバイスを同じ種類とすることで、回路の信頼性低下を防止できる。
ただし、図２６に示す例では、放熱板８と半導体装置ＰＡＨを接触させるため、放熱板８と半導体装置ＰＡＨの間には絶縁接着シート１８を配置することができない。このため、放熱板８と半導体装置ＰＡＨは直接的には接着固定されない。したがって、放熱板８と半導体装置ＰＡＨを安定的に密着させる観点からは、前記した半導体モジュール２のようにネジ止め固定する方式が好ましい。また、絶縁接着シート１８と図５に示す絶縁シート１６を比較すると、絶縁シート１６には高い接着強度が要求されないため、熱伝導率を高くすることができる。したがって、より高い放熱性を確保する観点からは、前記した半導体モジュール２の方が好ましい。
また、上記変形例は、図１〜図２２を用いて説明した半導体モジュール２の変形例として説明したが、その要旨を逸脱しない範囲でこれらの構成要素を適宜組み合わせて適用することができる。例えば、図１〜図２２を用いて説明した半導体装置ＰＡＨ、ＰＡＬのリード６ａ、６ｂを配線基板５の外側まで延ばさず、配線基板５に別途、リード６を形成することができる。この場合、半導体装置ＰＡＨ、ＰＡＬのリード６ａ、６ｂは、貫通孔ＳＨにおいて、配線基板５の配線と電気的に接続され、該配線を介して外部端子である複数のリードと電気的に接続する。このように、半導体装置ＰＡＨ、ＰＡＬのリード６ａ、６ｂを配線基板５の外側まで延ばさない場合には、リード６ａ、６ｂの屈曲部は、それぞれ１箇所で済むので、加工が容易になる。
本発明は、半導体モジュールに広く適用可能である。
１ 電力変換装置
２、２Ａ、２Ｂ 半導体モジュール
３ 制御回路
５ 配線基板（基材）
５ａ、５ｂ 面
５ｃ 側面
５ｄ 第１辺
５ｅ 第２辺
５ｆ 第３辺
５ｇ 第４辺
６ リード（外部端子）
６ａ、６ｂ、６ｃ リード
６ｃ１ コネクタ部
６ｃ１ａ、６ｃ１ｂ、６ｃ１ｃ 面
６ｃ２ 延在部
６ｃ３ 連結部
７、７ａ、７ｂ 配線
７ｃ ビア
７ｄ 導体膜
８ 放熱板
８ａ 面
８ｂ ネジ穴
９、９ａ、９ｂ ネジ
１０ 半導体チップ
１０ａ 表面
１０ｂ 裏面
１０ｃ パッド
１０ｄ 裏面電極
１１ チップ搭載部
１１ａ 上面
１１ｂ チップ搭載部
１１ｂ 下面
１１ｃ 側面
１１ｄ 貫通孔
１２ ワイヤ（導電性部材）
１３ 封止体
１４ 導電性接着材
１５、１５ａ、１５ｂ 貫通孔
１６ 絶縁シート
１６ａ 面
１７ スペーサ部材
１７ａ、１７ｂ 面
１８ 絶縁接着シート
１８ａ、１８ｂ 面
２０ コア材
２１ 絶縁膜
２２ パッド
２３ ランド
２４ 外部端子
２５ 接合材
２６ 半導体チップ
２８ ワイヤ
２９ 封止体
３０ 保持治具
３１ 部材
３１ａ 面
３１ｂ 窪み部
３２ 部材
３２ａ、３２ｂ 面
３２ｃ 段差部
３５ 半田溶液
３６ 半田槽
Ｃ コレクタ端子
ＣＶ１ 屈曲部
ＣＶ２ 屈曲部
Ｃｉｎ 入力コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｄ１ ダイオード素子
ＤＲ１、ＤＲ２ ドライバ回路
Ｅ エミッタ端子
ＥＤ 電子部品
ＥＴ１、ＥＴ２ 端子
Ｇ ゲート端子
ＧＮＤ 基準電位
Ｈｏｕｔ 出力端子
Ｉ１、Ｉ２ 電流
Ｉｏｕｔ 出力電流
Ｌ コイル
ＬＤ 負荷
Ｌｏｕｔ 出力端子
Ｎ 出力ノード
ＰＡ１、ＰＡＨ 半導体装置
ＰＡＨａ 主面
ＰＡＨｂ 主面
ＰＡＨｃ 側面
ＰＡＬ 半導体装置
ＰＡＬａ 主面
ＰＡＬｂ 主面
ＰＡＬｃ 側面
ＰＤＲ 半導体装置（電子部品）
ＱＨ１ パワートランジスタ
ＱＬ１ パワートランジスタ
ＲＨ１、ＲＨ２、ＲＬ１、ＲＬ２ 抵抗素子
Ｓ１ 第１側面
Ｓ２ 第２側面
Ｓ３ 第３側面
Ｓ４ 第４側面
ＳＣ 半田膜
ＳＨ 貫通孔
ＳＨＭ 半田
ＶＩＮ 入力電源
Ｗ１ 距離
Ｗ２ 距離

Claims (20)

  1. 第１面、前記第１面とは反対側に位置する第２面、および前記第１面と前記第２面の間に位置する側面を備える基材と、
    前記基材に搭載される複数の電子部品と、
    前記複数の電子部品と電気的に接続された複数の外部端子と、
    を含み、
    前記複数の電子部品は、第１主面、前記第１主面とは反対側に位置する第２主面を備え、前記第１主面が前記基材の前記第１面と対向するように前記基材の前記第１面に搭載された第１パワー半導体デバイスと、前記基材の前記第２面に搭載され、かつ、前記第１パワー半導体デバイスを駆動する駆動回路が形成された第１電子部品と、を含み、
    側面視において、前記基材の前記第１面側では、前記第１パワー半導体デバイスの前記第２主面が前記第１面から最も離れた位置に配置されており、
    前記第１パワー半導体デバイスには、前記第１主面あるいは前記第２主面のうちのいずれか一方から他方まで貫通する第１貫通孔が形成され、
    前記第１パワー半導体デバイスは、平面視において、前記第１貫通孔が前記基材の外側に位置するように前記第１面に搭載されていることを特徴とする半導体モジュール。
  2. 請求項１において、
    前記第１パワー半導体デバイスは、
    上面および前記上面の反対側に位置する下面を備え、金属から成るチップ搭載部と、
    表面、前記表面とは反対側に位置する裏面、前記表面に形成される複数の表面電極、および前記裏面に形成される裏面電極を備え、前記裏面が前記チップ搭載部の前記上面と対向するように前記チップ搭載部に導電性部材を介して搭載される半導体チップと、
    前記半導体チップの前記複数の表面電極および前記裏面電極と電気的に接続される複数のリードと、
    前記チップ搭載部の前記上面、前記半導体チップおよび前記導電性部材を封止する封止体と、を備え、
    前記チップ搭載部の前記下面は、前記第２主面の一部を構成し、かつ、前記第２主面において、前記封止体から露出しており、
    前記第１貫通孔は、前記封止体および前記チップ搭載部を貫通するように形成されていることを特徴とする半導体モジュール。
  3. 請求項２において、
    前記第１パワー半導体デバイスには、前記第１貫通孔に挿入された第１ネジにより、前記第２主面側に配置された放熱板が固定されることを特徴とする半導体モジュール。
  4. 請求項１において、
    第３主面、前記第３主面とは反対側に位置する第４主面、および前記第３主面、前記第４主面のうち、いずれか一方から他方まで貫通する第２貫通孔を備え、前記第３主面が前記基材の前記第１面と対向し、かつ、平面視において、前記第２貫通孔が前記基材の外側に位置するように前記基材の前記第１面に搭載された第２パワー半導体デバイス、をさらに有し、
    前記第１および第２パワー半導体デバイスのそれぞれは、
    上面および前記上面とは反対側に位置する下面を備え、金属から成るチップ搭載部と、
    表面、前記表面とは反対側に位置する裏面、前記表面に形成される複数の表面電極、および前記裏面に形成される裏面電極を備え、前記裏面が前記チップ搭載部の前記上面と対向するように前記チップ搭載部に導電性部材を介して搭載される半導体チップと、
    前記半導体チップの前記複数の表面電極および前記裏面電極と電気的に接続される複数のリードと、
    前記チップ搭載部の前記上面、前記半導体チップおよび前記導電性部材を封止する封止体を備え、
    前記チップ搭載部の前記下面は、前記第２または第４主面の一部を構成し、かつ、前記第２または第４主面において、前記封止体から露出しており、
    前記第１および第２貫通孔のそれぞれは、前記封止体および前記チップ搭載部を貫通するように形成されていることを特徴とする半導体モジュール。
  5. 請求項４において、
    前記第１パワー半導体デバイスは、前記第１貫通孔に挿入された第１ネジにより、前記第２主面側に配置された放熱板に固定され、
    前記第２パワー半導体デバイスは、前記第２貫通孔に挿入された第２ネジにより、前記第４主面側に配置された前記放熱板に固定されることを特徴とする半導体モジュール。
  6. 請求項５において、
    前記放熱板は金属から成り、
    前記第１パワー半導体デバイスは、前記チップ搭載部の前記下面と前記放熱板が接触するように固定され、
    前記第２パワー半導体デバイスは、前記チップ搭載部の前記下面と前記放熱板が接触しないように絶縁シートを介して固定されることを特徴とする半導体モジュール。
  7. 請求項６において、
    前記第１パワー半導体デバイスの前記第１主面と前記基材の前記第１面の間には、スペーサ部材が配置され、
    側面視において、前記第１パワー半導体デバイスの前記第２主面と、前記絶縁シートのうちの前記放熱板との対向面の位置は揃っていることを特徴とする半導体モジュール。
  8. 請求項７において、
    前記第１および第２パワー半導体デバイスが有する複数のリードは、前記基材の前記第１面側で形成された第１屈曲部、および前記第２面側で形成された第２屈曲部をそれぞれ有し、
    前記第１パワー半導体デバイスの前記複数のリードに形成された前記第２屈曲部から前記基材の前記第２面までの第１距離は、前記第２パワー半導体デバイスの前記複数のリードに形成された前記第２屈曲部から前記基材の前記第２面までの第２距離よりも短いことを特徴とする半導体モジュール。
  9. 請求項５において、
    前記第１および第２パワー半導体デバイスを含む複数のパワー半導体デバイス以外の前記複数の電子部品は、それぞれ前記基材の前記第２面に搭載され、
    前記複数のパワー半導体デバイスのそれぞれが備える複数のリードは、前記基材の前記第１面側から前記第２面側に導出されており、
    前記第１電子部品には、前記複数のパワー半導体デバイスを駆動するドライバ回路が形成され、
    前記複数のパワー半導体デバイス、前記複数の電子部品および前記複数の外部端子は、前記基材の前記第２面に形成された複数の配線を介して電気的に接続されていることを特徴とする半導体モジュール。
  10. 請求項５において、
    前記第１および第２パワー半導体デバイス以外の前記複数の電子部品は、それぞれ前記基材の前記第２面に搭載され、
    前記第１および第２パワー半導体デバイスのそれぞれが備える複数のリードは、前記基材の前記第１面側から前記第２面側に導出されており、
    前記第１電子部品には、前記第１および第２パワー半導体デバイスを駆動するドライバ回路が形成され、
    前記複数のパワー半導体デバイス、前記複数の電子部品および前記複数の外部端子は、前記基材の前記第２面に形成された複数の配線を介して電気的に接続され、
    前記第１電子部品は、平面視において、前記第１および第２パワー半導体デバイスの間に配置されていることを特徴とする半導体モジュール。
  11. 請求項５において、
    前記基材は第１辺、前記第１辺と対向する第２辺、前記第１辺および前記第２辺と交差する第３辺、および前記第３辺と対向する第４辺を有し、
    前記複数の外部端子は、それぞれ前記第１辺に沿って配置され、前記第１および前記第２パワー半導体デバイスは、前記第２辺を跨いで前記基材の外側に突出するように搭載され、
    前記複数の電子部品のそれぞれは、前記複数の外部端子よりも前記第２辺側に搭載されていることを特徴とする半導体モジュール。
  12. 請求項１１において、
    前記基材には、前記第１面、前記第２面のうち、いずれか一方から他方まで貫通する複数の貫通孔が形成され、
    前記複数の貫通孔には前記第１および第２パワー半導体デバイスの複数のリードが挿入され、かつ、半田材を介して固定され、
    前記複数の電子部品のそれぞれは、前記複数の貫通孔よりも前記基材の前記第２辺側に搭載されていることを特徴とする半導体モジュール。
  13. 請求項１１において、
    前記第１および第２パワー半導体デバイスは、平面視において、それぞれ前記第２辺を跨ぐように前記基材の外側に突出するように搭載されていることを特徴とする半導体モジュール。
  14. 第１面、前記第１面とは反対側に位置する第２面、および前記第１面と前記第２面の間に位置する側面を備える基材と、
    前記基材に搭載される複数の電子部品と、
    前記複数の電子部品と電気的に接続された複数の外部端子と、
    を含み、
    前記複数の電子部品は、第１主面、前記第１主面とは反対側に位置する第２主面を備え、前記第１主面が前記基材の前記第１面と対向するように前記基材の前記第１面に搭載された第１パワー半導体デバイスと、第３主面、前記第３主面とは反対側に位置する第４主面を備え、前記第３主面が前記基材の前記第１面と対向するように前記基材の前記第１面に搭載された第２パワー半導体デバイスと、前記基材の前記第２面に搭載され、かつ、前記第１および第２パワー半導体デバイスを駆動する駆動回路が形成された第１電子部品と、を含み、
    前記第１および第２パワー半導体デバイスのそれぞれは、
    上面および前記上面とは反対側に位置する下面を備え、金属から成るチップ搭載部と、
    表面、前記表面とは反対側に位置する裏面、前記表面に形成される複数の表面電極、および前記裏面に形成される裏面電極を備え、前記裏面が前記チップ搭載部の前記上面と対向するように前記チップ搭載部に導電性部材を介して搭載される半導体チップと、
    前記半導体チップの前記複数の表面電極および前記裏面電極と電気的に接続される複数のリードと、
    前記チップ搭載部の前記上面、前記半導体チップおよび前記導電性部材を封止する封止体と、を備え、
    前記チップ搭載部の前記下面は、前記第２または第４主面の一部を構成し、かつ、前記第２または第４主面において、前記封止体から露出しており、
    前記第１パワー半導体デバイスの前記第２主面側および前記第２パワー半導体デバイスの前記第４主面側には、金属から成る放熱板が配置され、
    前記第１パワー半導体デバイスは、前記チップ搭載部の前記下面と前記放熱板が接触するように固定され、
    前記第２パワー半導体デバイスは、前記チップ搭載部の前記下面と前記放熱板が接触しないように絶縁シートを介して固定されることを特徴とする半導体モジュール。
  15. 請求項１４において、
    前記第１パワー半導体デバイスの前記第１主面と前記基材の前記第１面の間には、スペーサ部材が配置され、
    側面視において、前記第１パワー半導体デバイスの前記第２主面と、前記絶縁シートの前記放熱板との対向面の位置は揃っていることを特徴とする半導体モジュール。
  16. （ａ）第１面、前記第１面とは反対側に位置する第２面、および前記第１面と前記第２面の間に位置する側面を備える基材を準備する工程、
    （ｂ）前記基材の前記第２面に複数の電子部品のうちの第１電子部品を搭載する工程、
    （ｃ）前記基材に搭載される前記複数の電子部品と電気的に接続される複数の外部端子を前記基材に形成する工程、
    （ｄ）前記複数の電子部品のうち、第１主面、前記第１主面とは反対側に位置する第２主面、前記第１主面と前記第２主面の間に配置される半導体チップ、前記半導体チップと電気的に接続される複数のリード、および前記複数のリードのそれぞれ一部が露出するように前記半導体チップを封止する封止体を備える第１パワー半導体デバイスを、前記第１主面が前記基材の前記第１面と対向するように前記基材の前記第１面に搭載する工程、
    を含み、
    前記第１電子部品には、前記第１パワー半導体デバイスを駆動する駆動回路が形成され、
    前記第１パワー半導体デバイスには、前記第１主面、前記第２主面のうち、いずれか一方から他方まで貫通する第１貫通孔が形成され、
    前記（ｄ）工程では、
    側面視において、前記基材の前記第１面側で、前記第１パワー半導体デバイスの前記第２主面が前記基材の前記第１面から最も離れた位置に配置されるように、かつ、平面視において、前記第１貫通孔が前記基材の外側に位置するように、前記第１パワー半導体デバイスを前記第１面に搭載することを特徴とする半導体モジュールの製造方法。
  17. 請求項１６において、
    （ｅ）前記（ｄ）工程の後、前記第１パワー半導体デバイスの前記第１貫通孔に第１ネジを挿入し、前記第１ネジにより前記第２主面側に放熱板を固定する工程、
    をさらに含むことを特徴とする半導体モジュールの製造方法。
  18. 請求項１６において、
    （ｅ）前記（ｄ）工程の後、前記複数の外部端子の表面に半田膜を形成する工程、
    をさらに含み、
    前記基材は第１辺、前記第１辺と対向する第２辺、前記第１辺および前記第２辺と交差する第３辺、および前記第３辺と対向する第４辺を有し、
    前記複数の外部端子は、それぞれ前記第１辺に沿って配置され、前記第１パワー半導体デバイスは、前記第２辺を跨いで前記基材の外側に突出するように搭載され、
    前記複数の電子部品のそれぞれは、前記複数の外部端子よりも前記第２辺側に搭載され、
    前記（ｅ）工程では、
    前記基材の前記第１辺側を半田溶液に浸し前記複数の外部端子のそれぞれの表面に前記半田膜を形成することを特徴とする半導体モジュールの製造方法。
  19. 請求項１８において、
    前記（ｅ）工程では、
    前記基材の前記複数の外部端子を前記半田溶液に浸し、かつ、前記複数の電子部品は前記半田溶液に浸さないようにして、前記複数の外部端子のそれぞれの表面に前記半田膜を形成することを特徴とする半導体モジュールの製造方法。
  20. 請求項１９において、
    前記基材には、前記第１面、前記第２面のうち、いずれか一方から他方まで貫通する複数の貫通孔が形成され、
    前記複数の電子部品のそれぞれは、前記複数の貫通孔よりも前記基材の前記第２辺側に搭載され、
    前記（ｄ）工程では、
    前記複数の貫通孔に、前記第１パワー半導体デバイスの複数のリードを挿入し、
    前記（ｅ）工程では、
    前記基材の前記複数の外部端子、および前記複数の貫通孔を前記半田溶液に浸し、かつ、前記複数の電子部品は前記半田溶液に浸さないようにして、前記複数の貫通孔内に半田を埋め込むことを特徴とする半導体モジュールの製造方法。
JP2011125141A 2011-06-03 2011-06-03 半導体モジュールおよびその製造方法 Withdrawn JP2012253217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011125141A JP2012253217A (ja) 2011-06-03 2011-06-03 半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011125141A JP2012253217A (ja) 2011-06-03 2011-06-03 半導体モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2012253217A true JP2012253217A (ja) 2012-12-20

Family

ID=47525760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011125141A Withdrawn JP2012253217A (ja) 2011-06-03 2011-06-03 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2012253217A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160052602A (ko) * 2013-08-28 2016-05-12 스마트켐 리미티드 고분자 유기 반도체 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160052602A (ko) * 2013-08-28 2016-05-12 스마트켐 리미티드 고분자 유기 반도체 조성물
KR102091906B1 (ko) 2013-08-28 2020-03-20 스마트켐 리미티드 고분자 유기 반도체 조성물

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
EP2690658B1 (en) Power semiconductor module and power unit device
JP7519356B2 (ja) 半導体装置
KR20150022742A (ko) 반도체 장치
JP2009043820A (ja) 高効率モジュール
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
JP5217884B2 (ja) 半導体装置
JPWO2007080748A1 (ja) 電動機の駆動回路及び空気調和機の室外機
JP7088132B2 (ja) 半導体装置及び電子装置
JP6929813B2 (ja) パワー半導体装置
WO2016067930A1 (ja) 電子機器及び電子機器の製造方法
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
US7902464B2 (en) Heat sink arrangement for electrical apparatus
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2018133448A (ja) 半導体装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP6892006B2 (ja) 半導体装置
JP5188602B2 (ja) インバータ
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP2012253217A (ja) 半導体モジュールおよびその製造方法
JP2019146323A (ja) 電源モジュール
JP2015149363A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805