KR20150022742A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20150022742A
KR20150022742A KR1020147025642A KR20147025642A KR20150022742A KR 20150022742 A KR20150022742 A KR 20150022742A KR 1020147025642 A KR1020147025642 A KR 1020147025642A KR 20147025642 A KR20147025642 A KR 20147025642A KR 20150022742 A KR20150022742 A KR 20150022742A
Authority
KR
South Korea
Prior art keywords
wiring pattern
control
semiconductor
circuit board
control circuit
Prior art date
Application number
KR1020147025642A
Other languages
English (en)
Inventor
토시오 덴타
토모노리 세키
타다노리 야마다
타다히코 사토
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20150022742A publication Critical patent/KR20150022742A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 주회로기판(1)의 절연층(3) 상에 형성된 주회로 배선 패턴(4)과, 주회로(10a)를 구성하는 반도체 칩(5, 6)의 이면(裏面)은, 땜납 등의 접합재를 통해 접합되어 있다. 반도체 칩(5, 6)의 표면(front surface) 전극은, 굵은 선 지름(太線徑)의 본딩 와이어(11)를 통해 전력용의 리드 단자(13a)에 전기적으로 접속된다. 제어회로(10b)를 구성하는 제어 반도체 칩(9)의 이면은, 접합재를 통해, 주회로기판(1)의 둘레 가장자리에 접착된 케이스(12)의 바닥면부(12-1)로 이루어지는 제어회로기판(7) 상의 제어회로 배선 패턴(8b)과 접합되어 있다. 제어회로기판(7)의 주면은, 주회로기판(1)의 주면보다 높은 위치에 있으며, 이들 주면 사이에 단차가 형성된다. 이와 같이 함으로써, 노이즈에 대한 내성이 뛰어나며, 제조 공정 수가 적고 또한 저비용으로 제조가능한 구조를 갖는 반도체 장치를 제공할 수가 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
모듈형 파워 반도체 장치는, 스위칭(switching) 등의 전력 제어용으로 제공하는 파워 트랜지스터나 다이오드 등의 반도체 칩을 갖는 주(主)회로와, 주회로의 동작을 제어하는 제어 반도체 칩을 갖는 제어회로를 1개의 장치에 조립하여 구성된다. 이러한 모듈형 파워 반도체 장치는, 주로 모터 등을 제어하는 인버터 등에 응용된다.
도 4는, 종래의 모듈형 파워 반도체 장치의 단면 구조를 나타내는 단면도이다. 도 4에 나타내는 바와 같이, 종래의 모듈형 파워 반도체 장치는, 주회로(100a)와, 주회로(100a)를 제어하는 제어회로(100b)를 동일한 주회로기판(101)에 실장(實裝)한 구성을 구비한다. 주회로기판(101)은, 열 전도가 양호한 금속판(102)의 표면에 절연층(103)을 배치한 절연 기판이다. 주회로기판(101)의 절연층(103) 상에는, 주회로 배선 패턴(104)이 형성되어 있다.
반도체 칩(105, 106)에는, 주회로(100a)를 구성하는 반도체 소자가 형성되어 있다. 반도체 칩(105, 106)의 이면(裏面)은, 땜납 등의 접합재(도시생략)를 통해 주회로기판(101)의 주회로 배선 패턴(104)과 접합되어 있다. 반도체 칩(105, 106)에는, 각각 IGBT(Insulated Gate Bipolar Transistor : 절연 게이트형 바이폴러 트랜지스터) 및 FWD(Free Wheeling Diode : 환류(還流) 다이오드)가 형성된다.
제어회로기판(107)은, 표면(front surface)에 제어회로 배선 패턴(108)을 형성한 절연 기판이다. 제어회로기판(107)은, 비아 홀(via hole) 구조를 갖는다. 제어회로 배선 패턴(108)과 제어회로기판(107)의 이면에 형성된 금속막은, 비아 홀을 통해 서로 접속되어 있다. 제어회로기판(107)의 이면은, 주회로기판(101)의 절연층(103) 상의 주회로 배선 패턴(104)이 배치되어 있지 않은 영역에 절연성 접착재(110)에 의해 접착되어 있다.
제어 반도체 칩(109)에는, 제어회로(100b)를 구성하는 제어 반도체 소자가 형성되어 있다. 제어 반도체 칩(109)의 이면은, 땜납 등의 접합재(도시생략)를 통해 제어회로기판(107)의 제어회로 배선 패턴(108)과 접합되어 있다. 반도체 칩(105, 106)의 표면에 각각 설치된 도시를 생략하는 전극(이하, 표면(front surface) 전극이라 함)과, 주회로 배선 패턴(104) 및 제어회로 배선 패턴(108)은, 본딩 와이어(bonding wire; 111)에 의해 전기적으로 접속되어 있다.
주회로기판(101)의 둘레의 가장자리(周緣)에는, 케이스(112)가 접착되어 있다. 케이스(112)의 내측에는, 외부 접속용의 복수의 리드 단자(리드 프레임; 113a, 113b)가 설치되어 있다. 전력용의 리드 단자(113a)의 일단은 케이스(112)의 외부에 노출되며, 타단은 주회로(100a)의 출력 전극에 납땜 등에 의해 접속되어 있다. 제어용의 리드 단자(113b)의 일단은 케이스(112)의 외부에 노출되며, 타단은 제어회로(100b)의 입력 전극에 납땜 등에 의해 접속되어 있다. 케이스(112)와 주회로기판(101)의 사이에는, 시일(seal) 수지(114)가 충전되어 있다.
이러한 모듈형 파워 반도체 장치는, 주회로(100a)에 있어서 발생하는 손실 열을 효율적으로 장치의 외부로 방열(放熱)할 필요가 있다. 도 4에 나타내는 모듈형 파워 반도체 장치에서는, 대(大)전류가 흐르는 반도체 칩(105, 106) 및 주회로 배선 패턴(104)에서 발생하는 손실 열은, 절연층(103)을 통해 금속판(102)으로 전달된다. 또, 금속판(102)에 전달된 손실 열은, 금속판(102)에 접합된 외부의 방열 기구로 전도되어 방열된다.
한편, 제어 반도체 칩(109)은, 반도체 칩(105, 106) 상의 반도체 소자에 입력하는 제어 신호를 발생시키는 제어 IC(Integrated Circuit : 집적 회로) 칩으로서, 미약한 전류밖에 흐르지 않는다. 이 때문에, 제어 반도체 칩(109)을 실장한 제어회로기판(107)은 열을 방열시키기 위한 특별한 구성을 필요로 하지 않는다. 이에, 주회로기판(101)의 절연층(103) 상에 제어회로기판(107)을 배치하여, 반도체 칩(105, 106) 상의 파워 반도체 소자의 스위칭시에 발생하는 노이즈가 제어 반도체 칩(109) 상의 제어 반도체 소자에 전파되는 것을 방지하고 있다. 노이즈 방지의 효과는, 제어회로기판(107)의 두께가 두꺼울수록 커진다.
이러한 모듈형 파워 반도체 장치로서, 다음과 같은 장치가 제안되어 있다(예컨대, 하기 특허 문헌 1 참조). 상기 모듈형 파워 반도체 장치는, 수지 케이스에 금속 절연 기판, 상기 금속 절연 기판에 마운트(mount)한 반도체 칩, 제어회로 부품, 및 외부 도출 단자가 내장되어 있다. 또, 반도체 칩과 제어회로 부품, 외부 도출 단자의 사이를 와이어 본딩하여 내부 접속하고 있다. 그리고, 상기 케이스 내의 중간단(中段) 위치에 반도체 칩의 실장 영역을 제외하고 금속 절연 기판의 상면 영역을 덮는 중간 구획벽을 설치하고, 상기 중간 구획벽의 상면측에 외부 도출 단자, 제어회로 부품 및 그 배선 도체가 배치되어 있다.
일본 특허 공개 공보 H5-304248호
그러나, 종래의 모듈형 파워 반도체 장치에서는, 주회로기판(101) 상에 제어회로기판(107)을 배치한 구성이기 때문에, 제어회로기판(107)의 두께를 두껍게 할 수록, 주회로기판(101)과 제어회로기판(107) 사이의 주면(主面) 간의 단차(段差)도 커진다. 이 때문에, 제어회로기판(107)을 배치한 주회로기판(101)상에, 반도체 칩(105, 106)의 실장 및 제어 반도체 칩(109)의 실장에 이용하는 땜납 인쇄를 행하기가 어려워진다. 따라서, 반도체 칩(105, 106) 및 제어 반도체 칩(109)의 실장을 일괄하여 행하기 어렵다는 문제가 있다.
또, 종래의 모듈형 파워 반도체 장치에서는, 케이스(112)와 리드 단자(113a, 113b)가 개별 부품이기 때문에, 케이스(112)에 주회로기판(101) 및 제어회로기판(107)을 실장한 후에, 리드 단자(113a, 113b)를 납땜할 필요가 있다. 또한, 리드 단자(113a, 113b)는, 각 리드 단자(113a, 113b) 열(列)마다 케이스(112) 내벽의 요철(凹凸)을 따르도록 다른 소정의 피치로 2회 절곡(折曲)할 필요가 있어, 절곡의 정밀도가 요구된다. 이와 같이, 반도체 칩(105, 106), 제어 반도체 칩(109) 및 리드 단자(113a, 113b)는 각각에 맞춘 별개의 공정에서 실장되기 때문에, 제조 공정 수가 많아지고 비용이 높아진다는 문제가 있다.
본 발명은, 상술한 종래 기술에 따른 문제점을 해소하기 위하여, 노이즈에 대한 내성이 뛰어난 반도체 장치를 제공하는 것을 목적으로 한다. 또, 본 발명은, 상술한 종래 기술에 따른 문제점을 해소하기 위하여, 제조 공정 수가 적고 또한 저비용으로 제조할 수 있는 구조를 갖는 반도체 장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여, 본 발명의 목적을 달성하기 위하여, 본 발명에 관한 반도체 장치는, 다음의 특징을 갖는다. 복수의 반도체 소자와, 복수의 상기 반도체 소자 중, 다른 상기 반도체 소자보다 대(大)전류가 흐르는 제 1 반도체 소자가 형성된 제 1 반도체 칩을 구비하고 있다. 복수의 상기 반도체 소자 중, 상기 제 1 반도체 소자를 제어하는 제 2 반도체 소자가 형성된 제 2 반도체 칩을 구비하고 있다. 또, 상기 제 1 반도체 칩이 접합된 제 1 배선 패턴을 갖는 절연 기판과, 상기 제 2 반도체 칩이 탑재된 제 2 배선 패턴을 갖는 절연 부재를 구비하고 있다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 절연 부재의 상기 제 2 배선 패턴이 형성된 면은, 상기 절연 기판의 주면(主面)에 수직인 방향으로 상기 절연 기판의 상기 제 1 배선 패턴이 형성된 주면보다 높은 위치에 있다. 그리고, 상기 절연 기판의 상기 제 1 배선 패턴이 형성된 주면과 단차(段差)를 이루고 있으며, 상기 단차에 의해, 상기 제 2 배선 패턴과 상기 제 1 배선 패턴이 상기 절연 기판의 주면에 수직인 방향으로 떨어져 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 제 2 배선 패턴은, 상기 제 2 반도체 소자의 외부 접속용의 리드 단자와 일체화되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 제 2 배선 패턴은, 금속박(金屬箔) 또는 리드 프레임으로 형성되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 절연 부재는, 상기 제 2 반도체 소자의 외부 접속용의 리드 단자와 일체 성형된 케이스인 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 절연 부재는, 상기 절연 기판 및 상기 제 2 배선 패턴과 일체 성형된 케이스인 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 상기 제 2 배선 패턴은, 상기 케이스의 내벽에 형성되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴 상에, 이면(裏面)이 전기적으로 도통(導通) 가능한 상태로 탑재되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴의 외측의 상기 절연 부재 상에 탑재되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴 상에, 이면이 전기적으로 절연된 상태로 탑재되어 있는 것을 특징으로 한다.
상술한 발명에 따르면, 제 1 반도체 칩을 접합한 제 1 배선 패턴을 절연 기판에 형성하여 주회로를 구성하고, 또한, 제 2 반도체 칩을 탑재한 제 2 배선 패턴을 절연 기판 이외의 절연 부재에 형성하여 제어회로를 구성한다. 이와 같이 함으로써, 주회로와 제어회로를 분리할 수 있으므로, 제 1 반도체 소자(파워 반도체 소자)에서 발생하는 노이즈가 제 2 반도체 소자에 전파되는 것을 방지할 수가 있다.
또, 상술한 발명에 따르면, 절연 부재의 제 2 배선 패턴이 형성된 면과, 절연 기판의 제 1 배선 패턴이 형성된 주면이 단차를 이루도록 절연 부재와 절연 기판을 배치한다. 이와 같이 함으로써, 제어회로기판상의 제 2 반도체 칩은, 주회로기판의 주면에 수직인 방향으로, 주회로기판상의 제 1 반도체 칩으로부터 떨어져 배치되기 때문에, 제 1 반도체 소자에서 발생하는 노이즈가 제 2 반도체 소자로 전파되는 것을 더 억제할 수가 있다.
또, 상술한 발명에 따르면, 제 2 배선 패턴이 금속박(金屬箔) 또는 리드 프레임으로 형성되어 있기 때문에, 제 2 배선 패턴으로서 제어회로기판을 배치할 필요가 없고, 나아가 그 제 2 배선 패턴에 땜납 인쇄할 필요가 없다. 즉, 제어회로기판을 배치한 주회로기판상에 제 1 배선 패턴 및 제 2 배선 패턴을 배치하고, 이들에 땜납 인쇄하는 경우에 비해, 제 1 반도체 칩 및 제 2 반도체 칩의 실장을 용이하게 행할 수가 있다.
또, 상술한 발명에 따르면, 제 2 배선 패턴을 외부 접속용의 리드 단자와 일체화된 1개의 부재로 하고 있기 때문에, 또한, 더욱이 리드 단자가 케이스와 일체 성형된 1개의 부재로 하고 있기 때문에, 조립 공정 수를 저감할 수가 있다. 이로써, 생산성이 뛰어난 모듈형 반도체 장치를 제조할 수가 있다. 따라서, 적은 제조 공정 수로 저비용으로 제조할 수 있는 구조를 갖는 반도체 장치를 제공할 수가 있다.
또, 상술한 발명에 의하면, 케이스를 관통하여 일체 성형된 리드 단자로 외부 접속용 단자를 구성함으로써, 리드 단자 열마다 케이스 내벽의 요철(凹凸)에 따르도록 다른 소정의 피치로 절곡할 필요가 없게 된다. 이 때문에, 리드 단자의 절곡 횟수를 저감할 수 있어, 리드 단자의 절곡 정밀도가 향상된다. 또, 조립시의 리드 단자의 취급이 용이해진다. 따라서, 제조 공정 수가 적고 또한 저비용으로 제조 가능한 구조를 갖는 반도체 장치를 제공할 수가 있다.
또, 상술한 발명에 따르면, 제 2 배선 패턴과의 전기적인 도통 상태나 절연 상태를 유지하도록, 제 2 반도체 칩의 이면을 절연 기판 이외의 절연 부재에 접합한다. 이와 같이 함으로써, 다른 제 2 반도체 소자가 형성된 복수의 제 2 반도체 칩을 유연하게 케이스 내에 탑재할 수가 있다. 이로써, 케이스를 변경하지 않고, 동일한 절연 부재 상에 적은 조립 공정 수로 다양한 제 2 반도체 칩을 탑재할 수 있으므로, 케이스의 범용성을 높일 수가 있다. 따라서, 반도체 장치의 저비용화를 실현할 수가 있다.
본 발명에 관한 반도체 장치에 의하면, 노이즈에 대한 내성을 향상시킬 수 있다는 효과를 거둔다. 또, 본 발명에 관한 반도체 장치에 따르면, 제조 공정 수가 적고 또한 저비용으로 제조 가능한 구조로 할 수 있다는 효과를 거둔다.
도 1은, 실시 형태에 관한 모듈형 파워 반도체 장치의 평면 구조를 나타내는 평면도이다.
도 2는, 도 1의 모듈형 파워 반도체 장치의 단면 구조를 모식적으로 나타내는 단면도이다.
도 3은, 도 1의 모듈형 파워 반도체 장치에 배치한 3상(相) 인버터의 구성을 나타내는 회로도이다.
도 4는, 종래의 모듈형 파워 반도체 장치의 단면 구조를 나타내는 단면도이다.
이하에 첨부 도면을 참조하여, 본 발명에 관한 반도체 장치의 적합한 실시 형태를 상세히 설명한다. 또한, 이하의 실시 형태의 설명 및 첨부 도면에 있어서, 같은 구성에는 동일한 부호를 붙이고 중복 설명을 생략한다.
[실시 형태]
도 1은, 실시 형태에 관한 모듈형 파워 반도체 장치의 평면 구조를 나타내는 평면도이다. 도 2는, 도 1의 모듈형 파워 반도체 장치의 단면 구조를 모식적으로 나타내는 단면도이다. 도 1, 2에 나타내는 바와 같이, 실시 형태에 관한 모듈형 파워 반도체 장치는, 예컨대 스위칭 등에 대한 전력 제어용으로 제공되는 주회로(10a)와, 주회로(10a)를 제어하는 제어회로(10b)를 동일 모듈 내(케이스(12) 내)에 조립한 구성으로 되어 있다. 부호 12-1, 12-2는, 케이스(12)를 구성하는 바닥면부 및 측벽부이다.
주회로(10a)는, 반도체 칩(제 1 반도체 칩; a1~a6, b1~b6)으로 구성된다. 반도체 칩(a1~a6, b1~b6)의 이면은, 주회로기판(1)의 주회로 배선 패턴(제 1 배선 패턴; 4)에 접합된다. 반도체 칩(a1~a6)에는, 각각 IGBT(제 1 반도체 소자)가 형성된다(이하 IGBT 칩이라 함). 반도체 칩(b1~b6)에는, 각각 FWD(제 1 반도체 소자)가 형성된다(이하, FWD 칩이라 함). FWD 칩(b1~b6) 상의 FWD는, IGBT 칩(a1~a6) 상의 IGBT에 각각 역병렬(逆竝列)로 접속된다.
IGBT 칩(a1~a6) 및 FWD 칩(b1~b6)에 의해, 일반적인 3상(相)의 인버터 회로가 구성된다. 인버터 회로의 U, V및 W의 각 상에 있어서, 상측 아암부(하이 사이드 측의 아암부)는 IGBT 칩(a1~a3) 및 FWD 칩(b1~b3)으로 구성된다. 하측 아암부(로우 사이드 측의 아암부)는 IGBT 칩(a4~a6) 및 FWD 칩(b4~b6)으로 구성된다.
IGBT 칩(a1~a6) 및 FWD 칩(b1~b6)에는, 굵은 선 지름(太線徑)의 본딩 와이어를 통해, 주 전류 입력 단자(P, N(U), N(V), N(W)) 및 주 전류 출력 단자(U, V, W)가 원하는 구성으로 접속된다. 각 단자의 상세한 접속 구성에 대해서는 후술한다. 주 전류 입력 단자(P, N(U), N(V), N(W)) 및 주 전류 출력 단자(U, V, W)는, 예컨대 대략 직사각형 형상의 케이스(12)의 한 변을 구성하는 일방(一方)의 측벽부(12-2) 측에 병렬로 배치되어도 무방하다.
한편, 제어회로(10b)는, 제어 반도체 칩(이하, 제어 IC 칩(제 2 반도체 칩)으로 함)(c1~c4)으로 구성된다. 제어 IC 칩(c1~c4)의 이면은, 케이스(12)상에 형성된 제어회로 배선 패턴(제 2 배선 패턴; 8b)에 접합되어 있다. 제어 IC 칩(c1~c4)에는, 각각 IGBT 칩(a1~a6)을 제어하기 위한 제어 반도체 소자(제 2 반도체 소자)가 형성된다. 제어 IC 칩(c1~c3)은, 각각 하이 사이드 측의 IGBT 칩(a1~a3)의 게이트(도시생략)에 접속되어 있으며, IGBT 칩(a1~a3)에 입력할 제어 신호를 발생시킨다. 제어 IC 칩(c4)은, 로우 사이드 측의 IGBT 칩(a4~a6)의 게이트(도시생략)에 접속되어 있으며, IGBT 칩(a4~a6)에 입력할 제어 신호를 발생시킨다.
제어 IC 칩(c1~c4)에는, 각각 가느다란 선 지름(細線徑)의 본딩 와이어를 통해, 제어 신호 입력 단자(VB(U), VB(V), VB(W), IN(LU), IN(LV), IN(LW))가 원하는 구성으로 접속된다. 각 단자의 상세한 접속 구성에 대해서는 후술한다. 제어 신호 입력 단자(VB(U), VB(V), VB(W), IN(LU), IN(LV), IN(LW))는, 예컨대 케이스(12)의 타방(他方)의 측벽부(12-2)측에 병렬로 배치되어도 무방하다. GND는 그라운드이다.
다음으로, 실시 형태에 관한 모듈형 파워 반도체 장치의 단면(斷面) 구성에 대해 상세히 설명한다. 도 1에 나타내는 모듈형 파워 반도체 장치의 1개의 아암부를 구성하는 IGBT 칩 및 FWD 칩과, 상기 아암부를 제어하는 제어 IC 칩을 가로지르는 단면 구조를 도 2에 나타낸다. 케이스(12)는, 주회로기판(1)의 주면(주회로기판(1)의 주회로 배선 패턴(4)이 형성된 면)에 평행한 바닥면부(12-1)와, 주회로기판(1)의 주면에 수직인 측벽부(12-2)를 구비한다. 바닥면부(12-1)와 측벽부(12-2)는 일방(一方)의 단부끼리가 연결된 대략 L자 형상의 단면 형상을 이룬다.
케이스(12)의 바닥면부(12-1)의 타단은, 주회로기판(1)의 둘레 가장자리에 접착되어 있다. 케이스(12)의 바닥면부(12-1)상에는, 예컨대 금속박 또는 리드 프레임으로 이루어지는 도체 패턴(8a, 8b)이 형성되어 있다. 케이스(12)를 관통하여 일체로 인서트(insert) 성형된 복수의 리드 단자(리드 프레임; 13a, 13b)가 설치되어 있다.
리드 단자(13a, 13b)의 일단은, 각각 케이스(12)의 외부로 노출되어, 외부 접속용 단자를 구성한다. 리드 단자(13a, 13b)의 타단은, 케이스(12) 내부로 노출되어, 각각 도체 패턴(8a, 8b)에 접속되어 있다. 도체 패턴(8a, 8b) 중, 제어용의 리드 단자(13b)와 접속된 도체 패턴(8b)은, 제어회로(10b)의 제어회로 배선 패턴(이하, 제어회로 배선 패턴(8b))인 것으로 한다. 제어회로 배선 패턴(8b)은, 리드 프레임으로 형성되어 있는 경우, 제어용의 리드 단자(13b)와 일체화되어 있어도 무방하다.
주회로기판(1)은, 열 전도가 양호한 금속판(2)의 표면에 절연층(3)을 배치한 절연 기판이다. 주회로기판(1)의 절연층(3) 상에는, 주회로 배선 패턴(4)이 형성되어 있다. 반도체 칩(5, 6)의 이면은, 땜납 등의 접합재(도시생략)를 통해 주회로기판(1)의 주회로 배선 패턴(4)과 접합되어 있다. 반도체 칩(5, 6)은, 주회로(10a)를 구성한다. 반도체 칩(5)은 도 1의 IGBT 칩(a1~a6)에 상당하며, 반도체 칩(6)은 도 1의 FWD 칩(b1~b6)에 상당한다.
반도체 칩(5, 6)의 도시가 생략된 표면 전극은, 굵은 선 지름의 본딩 와이어(11)를 통해 도체 패턴(8a)에 전기적으로 접속한다. 전력용의 리드 단자(13a)는, 도 1의 IGBT 칩(a1~a6)의 주 전류 입력 단자(P, N(U), N(V), N(W)) 및 IGBT 칩(a1~a6)의 주 전류 출력 단자(U, V, W)에 상당한다.
제어 반도체 칩(9)은, 제어회로(10b)를 구성한다. 제어 반도체 칩(9)은, 도 1의 제어 IC 칩(c1~c4)에 상당한다. 즉, 제어회로(10b)의 제어회로기판(7)은, 케이스(12)의 바닥면부(12-1)로 구성된다. 복수의 제어 반도체 칩(9)의 적어도 1개의 제어 반도체 칩(9)은, 제어회로 배선 패턴(8b) 상에, 이면이 전기적으로 도통(導通) 가능한 상태로 탑재되어 있다. 구체적으로는, 제어 반도체 칩(9)을 제어회로 배선 패턴(8b) 상에 탑재할 경우, 제어 반도체 칩(9)의 이면은, 은(Ag) 페이스트나 접합 땜납 등의 접합재(도시생략)를 통해 케이스(12)의 바닥면부(12-1) 상의 제어회로 배선 패턴(8b)과 접합되어 있다.
또, 복수의 제어 반도체 칩(9)의 적어도 1개의 제어 반도체 칩(9)은, 제어회로 배선 패턴(8b) 외측의, 케이스(12)의 바닥면부(12-1)(절연 부재) 상에 탑재되어 있어도 무방하다(도시 생략). 또, 복수의 제어 반도체 칩(9)의 적어도 1개의 제어 반도체 칩(9)은, 제어회로 배선 패턴(8b) 상에, 이면이 전기적으로 절연된 상태로 탑재되어 있어도 무방하다(도시 생략). 구체적으로는, 제어 반도체 칩(9)을 제어회로 배선 패턴(8b) 상에 탑재할 경우, 예컨대 절연성 접착제나 절연 부재를 통해 제어 반도체 칩(9)의 이면과 제어회로 배선 패턴(8b)을 접합한다. 이와 같이 함으로써, 제어 반도체 칩(9)의 이면과 제어회로 배선 패턴(8b)간의 전기적인 절연성이 얻어진다.
제어회로 배선 패턴(8b)과의 전기적인 도통 상태를 이면에서 유지하는 제어 반도체 칩(9)의 일례로서, 예컨대, 종형(縱型) 디바이스가 형성된 BSD(Boot Strap Diode : 부트 스트랩 다이오드) 칩 등을 들 수 있다. 도 1은, 모든 제어 반도체 칩(9)(제어 IC 칩(c1~c4))을, 이면이 전기적으로 도통 가능한 상태로 제어회로 배선 패턴(8b) 상에 탑재한 경우의 일례를 나타내고 있다. 한편, 이면이 전기적으로 절연된 상태로 제어회로 배선 패턴(8b) 상에 탑재되거나, 또는 절연 부재상에 탑재되는 제어 반도체 칩(9)의 일례로서, 예컨대 횡형(橫型) 디바이스가 형성된 반도체 칩을 들 수 있다.
제어회로기판(7)의 제어회로 배선 패턴(8b)이 형성된 면은, 주회로기판(1)의 주면에 수직인 방향으로, 주회로기판(1)의 주회로 배선 패턴(4)이 형성된 주면보다 높은 위치에 있는 것이 바람직하다. 그리고, 주회로기판(1)의 주회로 배선 패턴(4)이 형성된 주면과 단차를 이루는 것이 바람직하다. 이하, 제어회로기판(7)의 제어회로 배선 패턴(8b)이 형성된 면(주회로기판(1)의 주면과 평행인 면)을, 제어회로기판(7)의 주면으로 한다. 즉, 제어회로기판(7)의 주면은, 주회로기판(1)의 주면보다 케이스(12) 내부 측으로 돌출되어 있는 것이 바람직하다.
예컨대, 제어회로기판(7)의 두께(바닥면부(12-1)의 주회로기판(1)의 주면에 직교하는 방향의 두께)를 주회로기판(1)의 두께보다 두껍게 함으로써, 제어회로기판(7)의 주면과 주회로기판(1)의 주면에 의해 단차가 형성되도록 하여도 무방하다. 또한, 제어회로기판(7)의 주면과 주회로기판(1)의 주면으로 단차가 형성되도록, 제어회로기판(7)과 주회로기판(1)을 배치하여도 무방하다. 이러한 단차에 의해, 제어회로기판(7)상의 제어 반도체 칩(9)은, 주회로기판(1)의 주면에 수직인 방향으로, 주회로기판(1)상의 반도체 칩(5,6)으로부터 떨어져 배치된다. 이 때문에, 반도체 칩(5, 6) 상의 파워 반도체 소자에서 발생하는 노이즈가 제어 반도체 칩(9) 상의 제어 반도체 소자로 전파되는 것을 억제할 수가 있다.
제어 반도체 칩(9)의 도시를 생략한 표면 전극은, 타단이 가느다란 선 지름의 본딩 와이어를 통해 반도체 칩(5,6)의 표면 전극 및 제어회로 배선 패턴(8b)에 전기적으로 접속된다. 제어용의 리드 단자(13b)는, 도 1의 제어 IC 칩(c1, c2, c3)의 제어 신호 입력 단자(VB(U), VB(V), VB(W)) 및 제어 IC 칩(c4)의 제어 신호 입력 단자(IN(LU), IN(LV), IN(LW))에 상당한다. 케이스(12)와 주회로기판(1)에 의해 둘러싸인 영역에는, 시일 수지(14)가 충전되어 있다.
다음으로, 도 1의 모듈형 파워 반도체 장치에 배치한 인버터 회로 구성에 대해 상세히 설명한다. 도 3은, 도 1의 모듈형 파워 반도체 장치에 배치한 3상(相) 인버터의 구성을 나타내는 회로도이다. 도 3에 나타내는 바와 같이, 일반적인 3상의 인버터 회로에서는, U, V 및 W의 각 상(相)에 있어서, 상측 아암부(21,22,23)와 하측 아암부(24,25,26)가 직렬로 접속되어 있고, 이들 상하측 아암부의 직렬 접속체가 병렬로 접속되어 있다. 각 아암부는, 각각 IGBT와 FWD를 반대 방향으로 병렬 접속하여 구성된다.
상측 아암부(21,22,23)의 IGBT(a1, a2, a3)의 콜렉터는, 주(主) 전류 입력 단자(P)에 접속된다. 하측 아암부(24,25,26)의 IGBT(a4, a5, a6)의 이미터는, 각각 주 전류 입력 단자(N(U), N(V), N(W))에 접속된다. 상측 아암부(21,22,23)의 IGBT(a1, a2, a3)의 이미터와 하측 아암부(24,25,26)의 IGBT(a4, a5, a6)의 콜렉터의 사이에는, 각각 주 전류 출력 단자(U, V, W)가 접속된다. 주 전류 출력 단자(U, V, W)는, 상측 아암부(21,22,23)의 IGBT(a1, a2, a3)의 기준 전위를 이미터 전위로 하기 위하여, 각각 제어 IC 칩(c1, c2, c3)의 VS 단자에 접속된다. NC는, 상시(常時) 폐로(閉路) 접점 단자이다.
제어 IC 칩(c1, c2, c3)은, 상측 아암부(21,22,23)의 IGBT(a1, a2, a3)를 구동하는 하이 사이드 게이트 드라이버이다. 제어 IC 칩(c1, c2, c3)의 각 IN 단자는, 각각 제어 신호 입력 단자(IN(HU), IN(HV), IN(HW))에 접속되어 외부로부터의 제어 신호의 입력을 받는다. 제어 IC 칩(c1, c2, c3)의 각 OUT 단자는, 각각 상측 아암부(21, 22, 23)의 IGBT(a1, a2, a3)의 게이트에 접속된다.
제어 IC 칩(c1, c2, c3)의 OUT 단자는, 각각 IN 단자에 입력된 제어 신호에 대응하는 출력 신호를, IGBT(a1, a2, a3)의 게이트 신호로 출력한다. 제어 IC 칩(c1~c3)의 VB 단자는, 각각 제어 IC 칩(c1~c3)을 기동하기 위한 하이 사이드 전원 단자에 접속된다. 구체적으로는, 제어 IC 칩(c1, c2, c3)의 VB 단자는, 각각 제어 신호 입력 단자(VB(U), VB(V), VB(W))에 직접 접속된다.
제어 IC 칩(c1~c3)의 Vcc 단자는, 각각 제어 IC 칩(c1~c3)을 기동하기 위한 로우 사이드 전원 단자에 접속된다. 구체적으로는, 제어 IC 칩(c1~c3)의 Vcc 단자는, Vcc(H) 단자에 접속된다. 제어 IC 칩(c1~c3)의 GND 단자는, Vcc(H) 단자보다 전위가 낮은 공통 전위점인 COM 단자에 접속된다. 제어 IC 칩(c1, c2, c3)의 VB 단자와 Vcc 단자의 사이에는, 각각 BSD(d1, d2, d3)가 접속된다. BSD(d1, d2, d3)는, 다이오드 및 저항이 직렬 접속되어 이루어진다.
BSD(d1, d2, d3)를 구성하는 각 다이오드의 캐소드(cathode)는, 각각 제어 IC 칩(c1, c2, c3)의 VB 단자에 접속되어 있다. BSD(d1, d2, d3)를 구성하는 각 다이오드의 애노드(anode)는, 각각 저항을 통해 제어 IC 칩(c1, c2, c3)의 Vcc 단자에 접속되어 있다. BSD(d1, d2, d3)는, 제어 IC 칩(c1, c2, c3)에 내장된 콘덴서를 충전하여, 방전을 막는 기능을 갖는다. BSD(d1, d2, d3)의 저항은, 로우 사이드의 Vcc 단자 측으로부터 하이 사이드 VB 단자 측으로 급격히 전류가 흐르는 것을 억제하는 기능을 갖는다.
제어 IC 칩(c4)은, 하측 아암부(24,25,26)의 IGBT(a4, a5, a6)를 구동하는 로우 사이드 게이트 드라이버이다. 제어 IC 칩(c4)의 UIN 단자, VIN 단자 및 WIN 단자는, 각각 제어 신호 입력 단자(IN(LU), IN(LV), IN(LW))에 접속된다. 제어 IC 칩(c4)의 UOUT 단자, VOUT 단자 및 WOUT 단자는, 각각 하측 아암부(24,25,26)의 IGBT(a4, a5, a6)의 게이트에 접속된다.
제어 IC 칩(c4)의 UOUT 단자, VOUT 단자 및 WOUT 단자는, 각각 UIN 단자, VIN 단자 및 WIN 단자에 입력된 제어 신호에 대응하는 출력 신호를, IGBT(a4, a5, a6)의 게이트 신호로서 출력한다. 제어 IC 칩(c4)의 Vcc 단자는, 제어 IC 칩(c4)을 기동하기 위한 전원 단자(Vcc(L))에 접속된다. 제어 IC 칩(c4)의 GND 단자는, 전원 단자(Vcc(L))보다 전위가 낮은 공통 전위점인 COM 단자에 접속된다. 제어 IC 칩(c4)의 그 이외의 단자는, 범용(汎用) 입출력 단자이다.
이러한 인버터의 동작에 대하여, 예컨대 U상(相)을 예로 들어 설명한다. 제어 IC 칩(c4)의 Vcc 단자-GND 단자 간의 전위차에 의해, 제어 IC 칩(c4)이 구동된다. 제어 IC 칩(c4)은, IN(LU) 단자로부터의 온(ON)신호를, 하측 아암부(24)의 IGBT(a4)의 게이트 신호로서 출력한다. 하측 아암부(24)의 IGBT(a4)는, 게이트 신호의 입력을 받아 온(on) 상태가 된다.
제어 IC 칩(c1)의 VB 단자-VS 단자 사이가 저(低)전위, 즉 하측 아암부(24)의 IGBT(a4)가 온 상태일 때, 제어 IC 칩(c1)의 Vcc 단자 측으로부터 VB 단자 측으로 전류가 흘러, 인버터 회로의 외부에 배치된 도시되지 않은 콘덴서가 충전된다. 그리고, 제어 IC 칩(c1)의 VB 단자-VS 단자 사이가 소정의 고(高)전위가 된 경우, 상술한 콘덴서를 충전하기 위한 전류의 흐름이 저지된다. 제어 IC 칩(c1)의 VB 단자-VS 단자 사이의 전압과 Vcc 단자-GND 단자 사이의 전압간의 전위 차가, 제어 IC 칩(c1)의 구동 전압이 된다.
제어 IC 칩(c1)은, IN(HU) 단자로부터의 온 신호의 입력을 받아, VB 단자와 동일 전위의 출력 신호를 상측 아암부(21)의 IGBT(a1)의 게이트 신호로서 출력한다. 상측 아암부(21)의 IGBT(a1)는, 제어 IC 칩(c1)으로부터의 게이트 신호의 입력을 받아 온(on) 상태가 된다. 한편, 제어 IC 칩(c1)은, IN(HU) 단자로부터의 오프(off) 신호의 입력을 받아, VS 단자와 동(同) 전위의 출력 신호를 상측 아암부(21)의 IGBT(a1)의 게이트 신호로서 출력한다. 상측 아암부(21)의 IGBT(a1)는, 제어 IC 칩(c1)으로부터 게이트 신호의 입력을 받아 오프 상태가 된다.
V, W상에 있어서도, U상과 같은 동작이 된다. 즉, V상에 있어서는, 제어 IC 칩(c4)은, IN(LV) 단자로부터의 온 신호를, 하측 아암부(25)의 IGBT(a5)의 게이트 신호로서 출력하여, 하측 아암부(25)의 IGBT(a5)를 온 상태로 한다. 이로써, 제어 IC 칩(c2)이 기동된다. 제어 IC 칩(c2)은, IN(HV) 단자로부터의 온·오프 신호를 받아, 상측 아암부(22)의 IGBT(a2)의 게이트 신호를 출력하여, 상측 아암부(22)의 IGBT(a2)를 온 상태 또는 오프 상태로 한다.
W상에 있어서는, 제어 IC 칩(c4)은, IN(LW) 단자로부터의 온 신호를, 하측 아암부(26)의 IGBT(a6)의 게이트 신호로서 출력하고, 하측 아암부(26)의 IGBT(a6)를 온 상태로 한다. 이로써, 제어 IC 칩(c3)이 기동된다. 제어 IC 칩(c3)은, IN(HW) 단자로부터의 온·오프 신호를 받아, 상측 아암부(23)의 IGBT(a3)의 게이트 신호를 출력하고, 상측 아암부(23)의 IGBT(a3)를 온 상태 또는 오프 상태로 한다.
이상, 설명한 바와 같이, 실시 형태에 따르면, IGBT 칩 등(파워 반도체 소자가 형성된 반도체 칩)을 접합한 주회로 배선 패턴을 주회로기판에 형성하여 주회로를 구성한다. 또한, 실시 형태에 따르면, 제어 IC 칩을 탑재한 제어회로 배선 패턴을 케이스의 바닥면부에 형성하여 제어회로를 구성함으로써, 주회로와 제어회로를 분리할 수가 있다. 이로써, 파워 반도체 소자에서 발생하는 노이즈가 제어 반도체 소자에 전파되는 것을 방지할 수가 있다.
또, 실시 형태에 따르면, 제어회로기판의 주면과 주회로기판의 주면이 단차를 이루도록 제어회로기판과 주회로기판을 배치하거나, 또는 제어회로기판의 두께를 두껍게 한다. 이와 같이 함으로써, 제어회로기판상의 제어 IC 칩은, 주회로기판의 주면(主面)에 수직인 방향으로, 주회로기판상의 반도체 칩으로부터 떨어져 배치된다. 이 때문에, 파워 반도체 소자에서 발생하는 노이즈가 제어 반도체 소자로 전파되는 것을 더 억제할 수가 있다.
또, 실시 형태에 따르면, 제어회로 배선 패턴이 금속박 또는 리드 프레임으로 형성되어 있기 때문에, 제어회로 배선 패턴으로서 제어회로기판을 배치할 필요가 없으며, 나아가 그, 제어회로 배선 패턴에 땜납 인쇄할 필요가 없다. 즉, 제어회로기판을 배치한 주회로기판상에 주회로 배선 패턴 및 제어회로 배선 패턴을 배치하고, 이들에 땜납 인쇄하는 경우에 비해, 파워 반도체 칩 및 제어 반도체 칩의 실장을 용이하게 행할 수가 있다.
또, 실시 형태에 따르면, 제어회로 배선 패턴을 외부 접속용 단자(리드 단자)와 일체화된 1개의 부재로 하고 있기 때문에, 또 리드 단자가 케이스와 일체 성형된 1개의 부재로 하고 있기 때문에, 조립 공정 수를 저감할 수가 있다. 이로써, 생산성이 뛰어난 모듈형 반도체 장치를 제조할 수가 있다. 따라서, 제조 공정 수가 적고 또한 저비용으로 제조 가능한 구조를 갖는 반도체 장치를 제공할 수가 있다.
또, 실시 형태에 따르면, 케이스를 관통하여 일체 성형된 리드 단자로 외부 접속용 단자를 구성함으로써, 리드 단자 열(列)마다 케이스 내벽의 요철을 따르도록 상이한 소정의 피치로 절곡할 필요가 없게 된다. 따라서, 리드 단자의 절곡 횟수를 저감할 수 있으며, 리드 단자의 절곡 정밀도가 향상된다. 또, 조립시의 리드 단자의 취급이 용이해진다. 따라서, 제조 공정 수가 적고 또한 저비용으로 제조 가능한 구조를 갖는 반도체 장치를 제공할 수가 있다.
또, 실시 형태에 따르면, 제어회로 배선 패턴과의 전기적인 도통 상태나 절연 상태를 유지하도록, 제어 반도체 칩의 이면을 케이스의 바닥면부에 접합함으로써, 다른 제어 반도체 소자가 형성된 복수의 제어 반도체 칩을 유연하게 케이스 내에 탑재할 수가 있다. 이로써, 케이스를 변경하지 않고, 동일한 절연 부재 상에 적은 조립 공정 수로 다양한 제어 반도체 칩을 탑재할 수 있어, 케이스의 범용성을 높일 수가 있다. 따라서, 반도체 장치의 저비용화를 실현할 수가 있다.
이상에 있어서 본 발명에서는, 인버터를 예로 들어 설명하고 있으나, 상술한 실시 형태뿐만 아니라, 다음과 같은 다양한 구성의 반도체 장치에 적용할 수 있다. 그것은, 열을 방열(放熱)시키기 위한 특별한 구성을 필요로 하는 주회로기판과, 열을 방열시키기 위한 특별한 구성을 필요로 하지 않는 다른 회로기판을 동일 패키지에 실장하는 반도체 장치이다. 또, 본 발명에서는, 케이스의 바닥면부에 제어회로 배선 패턴을 형성한 경우를 예로 들어 설명하고 있으나, 주회로기판의 주면과 평행인 면을 갖는 절연 부재라면, 케이스 이외의 절연 부재 상에 제어회로 배선 패턴을 형성한 구성으로 하여도 무방하다.
[산업상의 이용 가능성]
이상과 같이, 본 발명에 관한 반도체 장치는, 인버터 등의 전력 변환 장치에 사용되는 파워 반도체 장치에 유용하다.
1; 주(主)회로기판
2; 금속판
3; 절연층
4; 주회로 배선 패턴
5,6; 반도체 칩
7; 제어회로기판
8a; 도체 패턴
8b; 제어회로 배선 패턴
9; 제어 반도체 칩
10a; 주회로
10b; 제어회로
12; 케이스
12-1; 케이스의 바닥면부
12-2; 케이스의 측벽부
13a; 전력용의 리드 단자
13b; 제어용의 리드 단자

Claims (10)

  1. 복수의 반도체 소자와,
    복수의 상기 반도체 소자 중, 다른 상기 반도체 소자보다 대(大)전류가 흐르는 제 1 반도체 소자가 형성된 제 1 반도체 칩과,
    복수의 상기 반도체 소자 중, 상기 제 1 반도체 소자를 제어하는 제 2 반도체 소자가 형성된 제 2 반도체 칩과,
    상기 제 1 반도체 칩이 접합된 제 1 배선 패턴을 갖는 절연 기판과,
    상기 제 2 반도체 칩이 탑재된 제 2 배선 패턴을 갖는 절연 부재
    를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 절연 부재의 상기 제 2 배선 패턴이 형성된 면은, 상기 절연 기판의 주면(主面)에 수직인 방향으로 상기 절연 기판의 상기 제 1 배선 패턴이 형성된 주면보다 높은 위치에 있고, 상기 절연 기판의 상기 제 1 배선 패턴이 형성된 주면과 단차를 이루며,
    상기 단차에 의해, 상기 제 2 배선 패턴과 상기 제 1 배선 패턴이 상기 절연 기판의 주면에 수직인 방향으로 떨어져 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 제 2 배선 패턴은, 상기 제 2 반도체 소자의 외부 접속용의 리드 단자와 일체화되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 제 2 배선 패턴은, 금속박(金屬箔) 또는 리드 프레임으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 절연 부재는, 상기 제 2 반도체 소자의 외부 접속용의 리드 단자와 일체 성형된 케이스인 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 절연 부재는, 상기 절연 기판 및 상기 제 2 배선 패턴과 일체 성형된 케이스인 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 제 2 배선 패턴은, 상기 케이스의 내벽에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴 상에, 이면(裏面)이 전기적으로 도통(導通) 가능한 상태로 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴의 외측의 상기 절연 부재 상에 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    복수의 상기 제 2 반도체 소자의 적어도 1개의 상기 제 2 반도체 소자는, 상기 제 2 배선 패턴 상에, 이면이 전기적으로 절연된 상태로 탑재되어 있는 반도체 장치.
KR1020147025642A 2012-06-13 2013-04-16 반도체 장치 KR20150022742A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012133982A JP2013258321A (ja) 2012-06-13 2012-06-13 半導体装置
JPJP-P-2012-133982 2012-06-13
PCT/JP2013/061283 WO2013187120A1 (ja) 2012-06-13 2013-04-16 半導体装置

Publications (1)

Publication Number Publication Date
KR20150022742A true KR20150022742A (ko) 2015-03-04

Family

ID=49757958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147025642A KR20150022742A (ko) 2012-06-13 2013-04-16 반도체 장치

Country Status (6)

Country Link
US (1) US9379096B2 (ko)
EP (1) EP2814060A4 (ko)
JP (1) JP2013258321A (ko)
KR (1) KR20150022742A (ko)
CN (1) CN104170087A (ko)
WO (1) WO2013187120A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626534B1 (ko) * 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641466B (zh) * 2012-11-19 2017-09-29 富士电机株式会社 半导体装置
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
DE112015000183B4 (de) 2014-04-30 2022-05-05 Fuji Electric Co., Ltd. Halbleitermodul und Verfahren zu dessen Herstellung
JP6354845B2 (ja) 2014-07-30 2018-07-11 富士電機株式会社 半導体モジュール
CN107851634B (zh) * 2015-05-22 2020-06-30 Abb电网瑞士股份公司 功率半导体模块
JP6515694B2 (ja) 2015-06-12 2019-05-22 富士電機株式会社 半導体装置
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP2017038019A (ja) 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6631114B2 (ja) 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
CN106684076B (zh) * 2015-11-05 2019-09-06 台达电子企业管理（上海）有限公司 封装结构及其制造方法
JP6589631B2 (ja) 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
JP6790372B2 (ja) 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
WO2017215837A1 (en) * 2016-06-14 2017-12-21 Danfoss Silicon Power Gmbh Power semiconductor subassembly
KR102617704B1 (ko) * 2016-11-01 2023-12-27 현대모비스 주식회사 파워 모듈 및 그의 패키징 방법
JP6958026B2 (ja) * 2017-06-30 2021-11-02 富士電機株式会社 半導体装置
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール
JP7083256B2 (ja) 2018-02-19 2022-06-10 富士電機株式会社 半導体モジュール及びその製造方法
JP7052426B2 (ja) * 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7146913B2 (ja) 2018-06-04 2022-10-04 ローム株式会社 半導体装置
JP6888742B2 (ja) * 2018-06-06 2021-06-16 富士電機株式会社 半導体装置
CN112204739B (zh) * 2018-06-20 2024-03-15 罗姆股份有限公司 半导体器件
JP7459465B2 (ja) * 2019-08-28 2024-04-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7337027B2 (ja) * 2020-05-20 2023-09-01 三菱電機株式会社 半導体装置
JP2022062802A (ja) * 2020-10-09 2022-04-21 株式会社三社電機製作所 半導体部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848068B2 (ja) * 1991-12-10 1999-01-20 富士電機株式会社 半導体装置
JP3021070U (ja) * 1995-07-28 1996-02-16 富士電機株式会社 半導体装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
JP2001267450A (ja) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置用複合基板およびこれを用いた半導体装置
JP4527292B2 (ja) * 2001-01-04 2010-08-18 三菱電機株式会社 半導体パワーモジュール
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
JP5060453B2 (ja) * 2008-10-30 2012-10-31 株式会社日立製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626534B1 (ko) * 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20140374889A1 (en) 2014-12-25
EP2814060A1 (en) 2014-12-17
CN104170087A (zh) 2014-11-26
US9379096B2 (en) 2016-06-28
WO2013187120A1 (ja) 2013-12-19
JP2013258321A (ja) 2013-12-26
EP2814060A4 (en) 2015-10-14

Similar Documents

Publication Publication Date Title
KR20150022742A (ko) 반도체 장치
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
US6441520B1 (en) Power module
US8115294B2 (en) Multichip module with improved system carrier
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US7298027B2 (en) SMT three phase inverter package and lead frame
US9129931B2 (en) Power semiconductor module and power unit device
US9363894B2 (en) Circuit device
US20120075816A1 (en) Circuit device and method of manufacturing the same
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN103262238B (zh) 电路装置
CN114175234A (zh) 半导体装置及电子装置
KR101734712B1 (ko) 파워모듈
US11315850B2 (en) Semiconductor device
US9271397B2 (en) Circuit device
TW202110289A (zh) 功率模組
JPWO2015182284A1 (ja) 半導体装置
US11189608B2 (en) Semiconductor device
JP5172290B2 (ja) 半導体装置
JP5381251B2 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
US20230343770A1 (en) Semiconductor module
US20230084150A1 (en) Semiconductor module
US20230282632A1 (en) Semiconductor module
JP7278077B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application