JP6515694B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6515694B2
JP6515694B2 JP2015119372A JP2015119372A JP6515694B2 JP 6515694 B2 JP6515694 B2 JP 6515694B2 JP 2015119372 A JP2015119372 A JP 2015119372A JP 2015119372 A JP2015119372 A JP 2015119372A JP 6515694 B2 JP6515694 B2 JP 6515694B2
Authority
JP
Japan
Prior art keywords
metal layer
main surface
semiconductor device
insulating substrate
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015119372A
Other languages
English (en)
Other versions
JP2017005170A (ja
Inventor
忠則 山田
忠則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015119372A priority Critical patent/JP6515694B2/ja
Priority to CN201610301482.3A priority patent/CN106252294B/zh
Priority to DE102016208034.2A priority patent/DE102016208034B4/de
Priority to US15/150,556 priority patent/US9711429B2/en
Publication of JP2017005170A publication Critical patent/JP2017005170A/ja
Application granted granted Critical
Publication of JP6515694B2 publication Critical patent/JP6515694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体素子が上面に配置された絶縁基板がケースの開口部に収納されている半導体装置では、シリコーン系、エポキシ系、ウレタン系樹脂といった弾性部材により構成されたスペーサが絶縁基板と開口部との間に設置されている。これにより、半導体装置では、絶縁基板の下面の放熱層（金属層）がケースの下面と同一面に揃えられる。さらに、半導体装置は、ケースの下面に設置された放熱フィンにより効果的に放熱することができる（例えば、特許文献１参照）。
特開２０００−１３３７６９号公報
特許文献１では、半導体装置を薄型化する場合には、スペーサを小さくする必要がある。しかし、特許文献１のスペーサは、少なくとも、直径１ｍｍ、高さ０．５ｍｍ以上であって、一定の大きさの半球状の弾性部材で構成されている。このような、スペーサを構成する弾性部材を小型化するには限界があり、半導体装置の薄型化が難しいことが考えられる。
本発明は、このような点を鑑みてなされたものであり、薄型化された半導体装置を提供することを目的とする。
本発明の一観点によれば、第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、前記第１金属層上に設けられた半導体素子と、を有し、前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第２主面の各角部に形成され、平面視で円弧状であって、近接する前記第１金属層の角部から一定の距離以上離れて前記絶縁板上に配置されている、半導体装置が提供される。
本発明の一観点によれば、第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、前記第１金属層上に設けられた半導体素子と、を有し、前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第１金属層から一定の距離以上離れて、二等辺三角形状であって、長さの等しい２つの辺が近接するそれぞれの前記第１金属層の中心に対して凹の円弧状を成して、前記第２金属層の頂点が、隣接する前記第１金属層の対向する角部からそれぞれ等距離になるように、前記絶縁板の辺上に配置されている、半導体装置が提供される。
本発明の一観点によれば、第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、前記第１金属層上に設けられた半導体素子と、を有し、前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第１金属層から一定の距離以上離れて、前記第１金属層に対向する前記絶縁板の辺上に配置され、前記第１金属層は、前記第２金属層と対向する側に、切り欠き部が形成され、前記第２金属層から前記一定の距離以上離れている、半導体装置が提供される。
開示の技術によれば、半導体装置を薄型化することができるようになる。
第１の実施の形態の半導体装置を示す断面図である。 第１の実施の形態の半導体装置の絶縁基板を示す平面図である。 第１の実施の形態の半導体装置を示す要部断面図である。 参考例の半導体装置を示す要部断面図である。 第２の実施の形態の半導体装置の絶縁基板を示す平面図である。 第３の実施の形態の半導体装置の絶縁基板を示す平面図である。 第４の実施の形態の半導体装置の絶縁基板を示す平面図である。
以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態の半導体装置を示す断面図である。
半導体装置１は、樹脂ケース１０と、樹脂ケース１０に収納された絶縁基板２０と、絶縁基板２０に配置された半導体素子３０とを有する。
樹脂ケース１０は、樹脂で構成され、中央部に矩形型の収納開口部１２が下面側に形成され、中央部に矩形型の開口部１５が上面側に形成された枠型状の本体部１１と、収納開口部１２の内周に沿って形成された段差部１３と、本体部１１に埋設されたリードフレーム１４とを備える。
絶縁基板２０は、セラミック基板２１（絶縁板）と、セラミック基板２１の上面に形成された第１金属層２２と、セラミック基板２１の外周縁部に形成された第２金属層２３と、セラミック基板２１の下面に形成された第３金属層２４とを有する。
セラミック基板２１は、例えば、アルミナ、窒化アルミニウム、窒化シリコン等のセラミックにより構成されている。セラミック基板２１の熱伝導率は、１００Ｗ／（ｍ・ｋ）であって、厚さは、６３０μｍ程度である。なお、この厚さは、半導体装置１としてセラミック基板２１が熱応力による耐久性を確保するために最低限必要な量である。
第１金属層２２と第２金属層２３と第３金属層２４とは、同一の、例えば、銅等の材料により構成されている。また、第１金属層２２と第２金属層２３と第３金属層２４との厚さは、２００μｍ〜４００μｍであって、第１の実施の形態では、例えば、２４０μｍ程度である。
半導体素子３０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等である。このような半導体素子３０は、絶縁基板２０の第１金属層２２上にはんだ（図示を省略）により接合されている。
半導体装置１は、樹脂ケース１０の収納開口部１２に、半導体素子３０が配置された絶縁基板２０が収納され、半導体素子３０の電極（図示を省略）とリードフレーム１４とがワイヤ２５により電気的に接続されている。さらに、半導体装置１は、収納開口部１２内の絶縁基板２０と半導体素子３０とが封止樹脂２６により封止されて構成されている。
次に、半導体装置１に設けられた第２金属層２３の絶縁基板２０（セラミック基板２１）に対する配置について図２を用いて説明する。
図２は、第１の実施の形態の半導体装置の絶縁基板を示す平面図である。
図２では、第１金属層２２及び第２金属層２３がセラミック基板２１の上面に配置された絶縁基板２０の平面図を示している。但し、半導体素子３０の図示については省略している。また、このような絶縁基板２０を樹脂ケース１０の収納開口部１２に収納させた際の段差部１３の位置を破線で示している。
絶縁基板２０は、図２に示されるように、セラミック基板２１に第１金属層２２が３つ配置されている。第２金属層２３は、セラミック基板２１の上面の外周縁部における角部にそれぞれ形成されている。また、第２金属層２３は、平面視で、絶縁基板２０の中心部に対して凸の円弧状（扇型）を成している。このような第１金属層２２と第２金属層２３とは、例えば、セラミック基板２１上に形成した銅箔をエッチングすることにより、同様に、同じ厚さで形成される。
このようにして形成された第２金属層２３は、絶縁基板２０の中心部に対して凸の円弧状（扇型）を成していることから、第１金属層２２（の角部）から距離ｒ以上が保たれている。
次に、図１に示す半導体装置１の断面図の要部Ａについて図３を用いて説明する。
図３は、第１の実施の形態の半導体装置を示す要部断面図である。
収納開口部１２に形成された段差部１３は、収納開口部１２の内周縁に沿って形成された内周面１３ａと、内周面１３ａに対して垂直であって、収納開口部１２の内周縁に沿って形成された座面１３ｂと、内周面１３ａに平行で収納開口部１２より開口が小さい開口部１５の内周縁に沿って形成された内周面１３ｃにより構成されている。半導体装置１では、図３に示されるように、絶縁基板２０の第２金属層２３の上面は、収納開口部１２の段差部１３の座面１３ｂに当接している。絶縁基板２０の第２金属層２３の側面は、収納開口部１２の段差部１３の内周面１３ａに当接している。図２に示した段差部１３の位置の破線は、内周面１３ｃに相当する。このようにして、絶縁基板２０は、収納開口部１２の段差部１３に嵌められている。
この際、第２金属層２３の厚さに応じて、絶縁基板２０の第３金属層２４の下面が、樹脂ケース１０の下面（第１主面）と同一面に揃えられ、または、樹脂ケース１０の下面（第１主面）から突出する。なお、図２では、樹脂ケース１０の絶縁基板２０の収納深さ（内周面１３ａの高さ（樹脂ケース１０の下面から座面１３ｂまでの長さ））が、例えば、１．１ｍｍ程度とする。また、絶縁基板２０の厚さは、セラミック基板２１（６３０μｍ）と第２金属層２３（２４０μｍ）と第３金属層２４（２４０μｍ）との厚さを合わせた少なくとも１．１１ｍｍ程度とする。図３では、第３金属層２４の下面が、樹脂ケース１０の下面から突出している場合を示している。
このように、上記半導体装置１では、樹脂ケース１０の収納開口部１２に収納される絶縁基板２０は、絶縁板２１と、絶縁板２１の上面に形成された第１金属層２２と、当該上面の外周縁部に形成され、段差部１３に当接する第２金属層２３と、絶縁板２１の下面に形成され、樹脂ケース１０の下面と同一面に揃えられ、または、樹脂ケース１０の下面から突出する第３金属層２４とを有する。
第２金属層２３は、既述の通り、セラミック基板２１上に形成した銅等をエッチングすることにより、第１金属層２２と共に、第１金属層２２と同じ厚さで形成される。このようにして形成される第２金属層２３は、樹脂ケース１０の収納深さに合わせて、その厚さを比較的自由に変えることができる。このため、半導体装置１を薄型化することが可能となる。
また、半導体装置１では、セラミック基板２１上において、第１金属層２２と、セラミック基板２１の上面の各角部に形成された第２金属層２３との間が封止樹脂２６により封止されている。すなわち、第１金属層２２と第２金属層２３とで構成される凹凸に封止樹脂２６が入り込み、当該封止樹脂２６が硬化することで、封止樹脂２６の樹脂ケース１０と絶縁基板２０とに対する接着力が高まる（アンカー効果）。このため、第２金属層２３を配置することで、封止樹脂２６による封止力が向上し、半導体装置１の外部からの衝撃等による信頼性が向上する。
また、半導体装置１では、第２金属層２３をセラミック基板２１の各角部に配置し、第２金属層２３が平面視で絶縁基板２０の中心部に対して凸の円弧状（扇状）を成している。このため、第２金属層２３は、第１金属層２２から一定の距離が確保されるようになり、第２金属層２３と第１金属層２２との絶縁性を維持することができるようになる。具体的には、第１金属層２２と第３金属層２４との間に生じる電位差は、第１金属層２２と各第２金属層２３との間に封止樹脂２６を介して生じる静電容量と、各第２金属層２３と第３金属層２４との間にセラミック基板２１を介して生じる静電容量との比に基づき、第１金属層２２と第２金属層２３とにそれぞれ印加される。それぞれに印加される電位差が封止樹脂２６の絶縁耐圧を超えないように第２金属層２３は、第１金属層２２に対して距離ｒ以上の間隔が設けられている。
ここで、第１の実施の形態の半導体装置１に対する参考例として、第１の実施の形態の樹脂ケース１０に、半導体素子３０が設置された別の基板が収納された半導体装置について、図４を用いて説明する。
図４は、参考例の半導体装置を示す要部断面図である。
なお、図４（Ａ）は、樹脂ケース１０に、金属絶縁基板４０を収納させた場合を、図４（Ｂ）は、樹脂ケース１０に、第２金属層２３を除いた絶縁基板２０を収納させた場合をそれぞれ示している。また、図４では、半導体素子３０の図示を省略している。
図４（Ａ）では、第１の実施の形態の樹脂ケース１０の収納開口部１２に、金属絶縁基板４０が収納されている。
金属絶縁基板４０は、アルミニウム等で構成された支持母材４１と、支持母材４１上に形成された、樹脂材料により構成される絶縁板４２と、絶縁板４２上に、銅箔等により形成された金属層４３とを有する。なお、金属絶縁基板４０は絶縁板４２で樹脂ケース１０の段差部１３（座面１３ｂ）と当接している。これにより、樹脂ケース１０と金属絶縁基板４０との絶縁性が保たれる。
絶縁板４２の熱伝導率は、１０Ｗ／（ｍ・ｋ）程度であり、第１の実施の形態の絶縁基板２０（セラミック基板２１）の熱伝導率と比べると十分小さい。このため、金属絶縁基板４０では、絶縁板４２の厚さを１００μｍ程度に薄くして、ある一定の熱伝導率が維持されるようにしている。
また、金属絶縁基板４０の強度を確保するために、支持母材４１の厚さを１ｍｍ程度にしている。金属絶縁基板４０を樹脂ケース１０の収納開口部１２に収納させる際には、樹脂ケース１０の下面に設置する外部冷却体と金属絶縁基板４０との熱抵抗を低減させ、また、安定化させるために、金属絶縁基板４０を樹脂ケース１０の下面から５０μｍ程度突出させても構わない。樹脂ケース１０の金属絶縁基板４０の収納深さは、金属絶縁基板４０の支持母材４１と絶縁板４２との厚さを合わせた少なくとも１．１ｍｍ程度を要する。
一方、第１の実施の形態では、第１金属層２２と第２金属層２３とを配置させた絶縁基板２０を樹脂ケース１０に収納させるようにしている。絶縁基板２０では、第２金属層２３を配置することにより（図３）、金属絶縁基板４０を収納する樹脂ケース１０を利用することができる。さらに、絶縁基板２０の第３金属層２４の下面が、樹脂ケース１０の下面と同一面に揃えられ、または、樹脂ケース１０の下面から突出する。このため、図４（Ａ）と同様に、樹脂ケース１０の下面に配置する外部冷却体と絶縁基板２０との熱抵抗を低減させ、また、安定化させることができる。また、絶縁基板２０のセラミック基板２１の熱伝導率は、１００Ｗ／（ｍ・Ｋ）であり、金属絶縁基板４０の絶縁板４２よりも大きいために、金属絶縁基板４０よりも放熱性が高くなる。
また、図４（Ｂ）に示されるように、樹脂ケース１０に、第２金属層２３が設けられておらず、第１金属層２２を上面に、第３金属層２４を下面に有する絶縁基板５０を収納させる場合には、絶縁基板５０の第３金属層２４の下面が、樹脂ケース１０の下面に揃わない。このため、絶縁基板５０が収納開口部１２に収納された樹脂ケース１０の収納開口部１２に窪みが生じてしまう。このような樹脂ケース１０の下面に外部冷却体を設置すると、外部冷却体と、絶縁基板５０（第３金属層２４）との間に隙間が生じ、放熱性が低下してしまう。
そこで、外部冷却体と、絶縁基板５０との間の隙間が生じないように、第１金属層２２及び第３金属層２４を厚くすることが考えられる。しかし、この場合には、第１金属層２２及び第３金属層２４の熱膨張量が大きくなり、セラミック基板２１に対する応力が高くなり信頼性が低下してしまう。また、第１金属層２２及び第３金属層２４を形成するために、セラミック基板２１に形成した銅箔をエッチングすると、銅箔の厚さに比例して、第１金属層２２及び第３金属層２４の横（セラミック基板２１の面）方向へのエッチング量が増加してしまう。このため、隣接する第１金属層２２の間隔が広くなり、第１金属層２２の面積が小さくなることから、半導体素子３０の搭載領域を確保することが難しくなる。さらには、銅箔を厚くすることによる、材料価格と加工工数としてのコストも増加してしまう。
外部冷却体と、絶縁基板５０（第３金属層２４）との間に隙間が生じないような別の方法として、セラミック基板２１を厚くすることが考えられる。しかし、セラミック基板２１を厚くすると、熱伝導率が増加してしまい、放熱性が低下してしまう。
一方、第１の実施の形態では、絶縁基板２０（セラミック基板２１）の角部に第２金属層２３を形成するようにした。これにより、絶縁基板２０の第３金属層２４の下面が、樹脂ケース１０の下面と同一面に揃えられ、または、樹脂ケース１０の下面から突出する。このため、樹脂ケース１０の下面に外部冷却体を設置しても、絶縁基板２０（第３金属層２４）と外部冷却体との間に隙間ができないために、放熱性の低下が抑制される。また、絶縁基板２０では、図４（Ｂ）に対して、セラミック基板２１と、第１金属層２２と、第３金属層２４とを厚くしていない。このため、第１金属層２２をエッチングする際に、第１金属層２２同士の間隔の広がりを抑制することができ、半導体素子３０の搭載領域を確保することができ、また、材料価格と加工工数としてのコストの増加を抑制することができる。セラミック基板２１を厚くしていないために、セラミック基板２１の熱伝導性の低下を抑制することができ、絶縁基板２０の放熱性の低下を防止することができるようになる。
［第２の実施の形態］
第２の実施の形態では、絶縁基板２０に第１の実施の形態と異なる第２金属層が配置されている場合について、図５を用いて説明する。
図５は、第２の実施の形態の半導体装置の絶縁基板を示す平面図である。
第２の実施の形態では、第１の実施の形態（図２）と同様に、セラミック基板２１の上面に第１金属層２２と、下面に第３金属層２４（図示を省略）とがそれぞれ形成されている。
また、図５に示されるように、セラミック基板２１の上面には、第１金属層２２と共に、第２金属層６３が形成されている。なお、第１金属層２２上に配置される半導体素子３０の図示については省略している。また、図５では、このような絶縁基板２０を樹脂ケース１０（図示を省略）の収納開口部１２に収納させた際の段差部１３の位置を破線で示している。
第２の実施の形態の第２金属層６３は、図５に示されるように、セラミック基板２１の上面の外周縁部に沿って配置されている。また、第２金属層６３は、第１金属層２２から距離ｒ以上が保たれている。
このような第２金属層６３が配置された絶縁基板２０を、樹脂ケース１０の収納開口部１２に収納して、セラミック基板２１の上面の第１金属層２２と、セラミック基板２１の上面の外周縁部に形成された第２金属層６３との間を封止樹脂２６により封止する。すなわち、第１金属層２２と第２金属層６３とで構成されるセラミック基板２１上の凹凸に封止樹脂２６が入り込み、当該封止樹脂２６が硬化することで、封止樹脂２６の樹脂ケース１０と絶縁基板２０とに対する接着力が高まる。この場合、第２金属層６３は、セラミック基板２１の外周縁部に沿って設けられているために、第１の実施の形態の場合と比較して、封止樹脂２６との接触面積が増える。このため、封止樹脂２６による封止力が、第１の実施の形態の場合よりも向上する。
また、第２金属層６３は、第１金属層２２とから一定の距離が確保されるために、第２金属層６３と第１金属層２２との絶縁性を維持することができるようになる。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の絶縁基板２０の外周縁部に複数の第２金属層を配置した場合について、図６を用いて説明する。
図６は、第３の実施の形態の半導体装置の絶縁基板を示す平面図である。
第３の実施の形態では、第１の実施の形態（図２）と同様に、セラミック基板２１の上面に第１金属層２２と、下面に第３金属層２４（図示を省略）とがそれぞれ形成されている。
また、図６に示されるように、セラミック基板２１の上面には、第１金属層２２と共に、第２金属層７３，７４が形成されている。なお、第１金属層２２上に配置される半導体素子３０の図示については省略している。また、図６では、このような絶縁基板２０を樹脂ケース１０の収納開口部１２に収納させた際の段差部１３の位置を破線で示している。
セラミック基板２１の上面の外周縁部の角部に、第２金属層７３がそれぞれ配置されている。また、セラミック基板２１の上面の外周縁部の長手方向の辺に、第２金属層７４がそれぞれ配置されている。
第３の実施の形態の第２金属層７３は、図６に示されるように、平面視で、絶縁基板２０の中心部に対して凹の円弧状を成している。このような第２金属層７３は、絶縁基板２０の中心部に対して凹の円弧状を成していることから、第１金属層２２の角部から距離ｒが保たれている。
また、第２金属層７４は、二等辺三角形状であって、長さの等しい２つの辺が下に凸の円弧状を成している。また、このような第２金属層７４は、その頂点が、隣接する第１金属層２２の対向する角部からそれぞれ等距離になるように、セラミック基板２１の外周縁部の長手方向の辺上に配置されている。第２金属層７４は、隣接するそれぞれの第１金属層２２の中心部に対して凹の円弧状を成していることから、隣接する第１金属層２２の対向する角部からそれぞれ距離ｒが保たれている。
このような第２金属層７３，７４が配置された絶縁基板２０を、樹脂ケース１０の収納開口部１２に収納して、セラミック基板２１の上面の第１金属層２２と、セラミック基板２１の上面の外周縁部に形成された第２金属層７３，７４との間を封止樹脂２６により封止する。すなわち、第１金属層２２と第２金属層７３，７４とで構成されるセラミック基板２１上の凹凸に封止樹脂２６が入り込み、当該封止樹脂２６が硬化することで、封止樹脂２６の樹脂ケース１０と絶縁基板２０とに対する接着力が高まる。この場合、第１の実施の形態と比べて、第２金属層７３に加えて、第２金属層７４が、セラミック基板２１の外周縁部に設けられているために、封止樹脂２６との接触面積が増える。このため、封止樹脂２６による封止力が、第１の実施の形態の場合よりも、向上する。
また、第２金属層７３，７４は、第１金属層２２から一定の距離ｒが確保されるために、第２金属層７３，７４と第１金属層２２との絶縁性を維持することができるようになる。
［第４の実施の形態］
第４の実施の形態では、第１の実施の形態の絶縁基板２０の外周縁部に複数の第２金属層を配置した場合について、図７を用いて説明する。
図７は、第４の実施の形態の半導体装置の絶縁基板を示す平面図である。
第４の実施の形態では、第１の実施の形態（図２）と同様に、セラミック基板２１の上面に第１金属層２２と、下面に第３金属層２４（図示を省略）とがそれぞれ形成されている。
また、図７に示されるように、セラミック基板２１の上面には、第１金属層２２と共に、第２金属層７３，７５が形成されている。なお、第１金属層２２上に配置される半導体素子３０の図示については省略している。また、図７では、このような絶縁基板２０を樹脂ケース１０の収納開口部１２に収納させた際の段差部１３の位置を破線で示している。
セラミック基板２１の上面の外周縁部の角部に、第２金属層７３がそれぞれ配置されている。また、セラミック基板２１の上面の外周縁部の短手方向の辺に、第２金属層７５がそれぞれ配置されている。さらに、第２金属層７５に対向する第１金属層２２の辺に切り欠き部７６が形成されている。なお、第１金属層２２の切り欠き部７６は、第１金属層２２において半導体素子３０の搭載領域が確保されるように形成される。
第４の実施の形態の第２金属層７３は、第３の実施の形態と同様に、平面視で、絶縁基板２０の中心部に対して凹の円弧状を成している。このような第２金属層７３は、下に凸の円弧状を成していることから、第１金属層２２の角部から距離ｒが保たれている。
また、第２金属層７５は、図７に示されるように、等脚台形状を成して、セラミック基板２１の上面の外周縁部の短手方向の辺の中央部に配置されている。また、このような第２金属層７５は、第１金属層２２の切り欠き部７６に対向するように配置されている。このため、第２金属層７５は、第１金属層２２から距離ｒが保たれている。
このような第２金属層７３，７５が配置された絶縁基板２０を、樹脂ケース１０の収納開口部１２に収納して、セラミック基板２１の上面の第１金属層２２と、セラミック基板２１の上面の外周縁部に形成された第２金属層７３，７５との間を封止樹脂２６により封止する。すなわち、第１金属層２２（並びに第１金属層２２の切り欠け部７６）と第２金属層７３，７５とで構成されるセラミック基板２１上の凹凸に封止樹脂２６が入り込み、当該封止樹脂２６が硬化することで、封止樹脂２６の樹脂ケース１０と絶縁基板２０とに対する接着力が高まる。この場合、第１の実施の形態と比べて、第２金属層７３に加えて、第２金属層７５が、セラミック基板２１の外周縁部に沿って設けられているために、封止樹脂２６との接触面積が増える。このため、封止樹脂２６による封止力が、第１の実施の形態の場合よりも、向上する。
また、第２金属層７３，７５は、第１金属層２２並びに第１金属層２２の切り欠き部７６から一定の距離ｒが確保されるため、第２金属層７３，７５と第１金属層２２との絶縁性を維持することができるようになる。
なお、図７に示す絶縁基板２０のセラミック基板２１に、第３の実施の形態の第２金属層７４を配置することも可能である。この場合の絶縁基板２０を樹脂ケース１０の収納開口部１２に収納して、第１金属層２２と、セラミック基板２１の上面の外周縁部に形成された第２金属層７３，７４，７５との間を封止樹脂２６により封止する。この場合も、第１の実施の形態と比べて、第２金属層７３に加えて、第２金属層７４，７５が、セラミック基板２１の外周縁部に沿って設けられているために、封止樹脂２６による封止力が、第１の実施の形態の場合よりも向上する。
また、第２金属層７３，７４，７５は、第１金属層２２並びに第１金属層２２の切り欠き部７６から一定の距離ｒが確保されるようになり、第２金属層７３，７４，７５と第１金属層２２との絶縁性を維持することができるようになる。
１ 半導体装置
１０ 樹脂ケース
１１ 本体部
１２ 収納開口部
１３ 段差部
１４ リードフレーム
１５ 開口部
２０ 絶縁基板
２１ セラミック基板
２２ 第１金属層
２３ 第２金属層
２４ 第３金属層
２５ ワイヤ
２６ 封止樹脂
３０ 半導体素子

Claims (8)

  1. 第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、
    前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、
    前記第１金属層上に設けられた半導体素子と、
    を有し、
    前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第２主面の各角部に形成され、平面視で円弧状であって、近接する前記第１金属層の角部から一定の距離以上離れて前記絶縁板上に配置されている、
    半導体装置。
  2. 前記第２金属層は、平面視で、前記絶縁基板の中心に対して凸、または、凹の円弧状である、
    請求項１に記載の半導体装置。
  3. 第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、
    前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、
    前記第１金属層上に設けられた半導体素子と、
    を有し、
    前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第１金属層から一定の距離以上離れて、二等辺三角形状であって、長さの等しい２つの辺が近接するそれぞれの前記第１金属層の中心に対して凹の円弧状を成して、前記第２金属層の頂点が、隣接する前記第１金属層の対向する角部からそれぞれ等距離になるように、前記絶縁板の辺上に配置されている、
    半導体装置。
  4. 第１主面側に収納開口部が形成され、前記収納開口部の内周に段差部が設けられたケースと、
    前記収納開口部に収納され、絶縁板と、前記絶縁板の第２主面に形成された第１金属層と、前記第２主面の外周縁部に形成され、前記段差部に当接する第２金属層と、前記絶縁板の第３主面に形成され、前記第１主面と同一面に揃えられ、または、前記第１主面から突出する第３金属層と、を有する絶縁基板と、
    前記第１金属層上に設けられた半導体素子と、
    を有し、
    前記第１金属層は、平面視で矩形状であり、前記第２金属層は、前記第１金属層から一定の距離以上離れて、前記第１金属層に対向する前記絶縁板の辺上に配置され、
    前記第１金属層は、前記第２金属層と対向する側に、切り欠き部が形成され、前記第２金属層から前記一定の距離以上離れている、
    半導体装置。
  5. 前記収納開口部内の前記絶縁基板と前記半導体素子とを封止する封止樹脂
    をさらに有する請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記絶縁板は、セラミック基板である、
    請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記第１金属層と前記第２金属層とは同じ材質により構成されている、
    請求項１乃至６に記載の半導体装置。
  8. 前記第１金属層と前記第２金属層とは同じ高さである、
    請求項１乃至７に記載の半導体装置。
JP2015119372A 2015-06-12 2015-06-12 半導体装置 Active JP6515694B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015119372A JP6515694B2 (ja) 2015-06-12 2015-06-12 半導体装置
CN201610301482.3A CN106252294B (zh) 2015-06-12 2016-05-09 半导体装置
DE102016208034.2A DE102016208034B4 (de) 2015-06-12 2016-05-10 Halbleiterbauelement
US15/150,556 US9711429B2 (en) 2015-06-12 2016-05-10 Semiconductor device having a substrate housed in the housing opening portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015119372A JP6515694B2 (ja) 2015-06-12 2015-06-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2017005170A JP2017005170A (ja) 2017-01-05
JP6515694B2 true JP6515694B2 (ja) 2019-05-22

Family

ID=57395464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015119372A Active JP6515694B2 (ja) 2015-06-12 2015-06-12 半導体装置

Country Status (4)

Country Link
US (1) US9711429B2 (ja)
JP (1) JP6515694B2 (ja)
CN (1) CN106252294B (ja)
DE (1) DE102016208034B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018092318A1 (ja) * 2016-11-21 2019-01-24 オリンパス株式会社 内視鏡用撮像モジュール、および内視鏡
JP6461441B1 (ja) * 2017-07-03 2019-01-30 三菱電機株式会社 半導体装置
WO2020090411A1 (ja) * 2018-10-30 2020-05-07 住友電気工業株式会社 半導体装置
JP7045978B2 (ja) * 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置
WO2020121680A1 (ja) * 2018-12-10 2020-06-18 富士電機株式会社 半導体装置
CN109659294B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力转换电路装置
JP2021132080A (ja) * 2020-02-18 2021-09-09 富士電機株式会社 半導体装置
JP7332528B2 (ja) * 2020-04-17 2023-08-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487659U (ja) * 1990-11-30 1992-07-30
JP2781329B2 (ja) * 1992-10-21 1998-07-30 三菱電機株式会社 半導体パワーモジュールおよびその製造方法
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JP3758383B2 (ja) 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
WO2013121491A1 (ja) * 2012-02-13 2013-08-22 パナソニック株式会社 半導体装置およびその製造方法
JP2013258321A (ja) 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
DE112014000756B4 (de) * 2013-06-10 2023-06-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
CN106252294A (zh) 2016-12-21
DE102016208034A1 (de) 2016-12-15
CN106252294B (zh) 2020-05-22
US20160365298A1 (en) 2016-12-15
DE102016208034B4 (de) 2023-09-07
US9711429B2 (en) 2017-07-18
JP2017005170A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6515694B2 (ja) 半導体装置
JP6033522B1 (ja) 絶縁回路基板、パワーモジュールおよびパワーユニット
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
JP7247574B2 (ja) 半導体装置
JP7006812B2 (ja) 半導体装置
JP2014003095A (ja) 半導体装置
JP6526229B2 (ja) パワーモジュール
US20140001613A1 (en) Semiconductor package
JP6589631B2 (ja) 半導体装置
JP4367376B2 (ja) 電力半導体装置
JP4137840B2 (ja) 電力用半導体装置
JP6272213B2 (ja) 半導体装置
JP2015122453A (ja) パワーモジュール
JP5693395B2 (ja) 半導体装置
US8836150B2 (en) Semiconductor device
JP2010056244A (ja) 半導体装置
JP2012054487A (ja) 電子装置
JP6743439B2 (ja) 半導体装置および半導体装置の製造方法
JP2016058574A (ja) 半導体装置
JP7095615B2 (ja) 半導体装置
JP6771581B2 (ja) 半導体モジュール及び半導体装置
JP5797126B2 (ja) 半導体装置
JP2022044158A (ja) 半導体モジュールの製造方法
JP2023048526A (ja) 半導体装置
JP2005236224A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6515694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250