JP3919398B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP3919398B2
JP3919398B2 JP30532799A JP30532799A JP3919398B2 JP 3919398 B2 JP3919398 B2 JP 3919398B2 JP 30532799 A JP30532799 A JP 30532799A JP 30532799 A JP30532799 A JP 30532799A JP 3919398 B2 JP3919398 B2 JP 3919398B2
Authority
JP
Japan
Prior art keywords
semiconductor module
external heat
insulating substrate
conductive pattern
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30532799A
Other languages
English (en)
Other versions
JP2001127238A5 (ja
JP2001127238A (ja
Inventor
利彰 篠原
晃 藤田
貴信 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30532799A priority Critical patent/JP3919398B2/ja
Priority to US09/534,043 priority patent/US6787900B2/en
Publication of JP2001127238A publication Critical patent/JP2001127238A/ja
Publication of JP2001127238A5 publication Critical patent/JP2001127238A5/ja
Application granted granted Critical
Publication of JP3919398B2 publication Critical patent/JP3919398B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、パワー素子等の半導体素子が搭載された電力用半導体モジュールに関し、特に、該半導体モジュールを外部放熱板に圧接するための取り付け枠の構造にするものである。
【０００２】
【従来の技術】
図９は、従来の半導体モジュール１１８を、外部放熱板１１１に取り付けられた状態で示す断面図である。半導体モジュール１１８は、セラミック板１０１、第１の金属板１０２、及び第２の金属板１０３を有する絶縁基板１１７と、半田１０６によって第１の金属板１０２上に搭載された、パワー素子等の半導体素子１０５と、配線１０７によって半導体素子１０５あるいは第１の金属板１０２に接続された電極１０９が内部に配置され、ポリフェニレンサルファイド（ＰＰＳ）やポリブチレンテレフタレート（ＰＢＴ）等の熱可塑性樹脂を材質として成形されたケース１０４と、ケース１０４内に封入・硬化された樹脂１０８と、ケース１０４のフタ１１０とを備えている。
【０００３】
絶縁基板１１７は、放熱性向上のために第２の金属板１０３の表面にシリコングリスが塗布された後、ネジ１１２によってケース１０４と外部放熱板１１１とをネジ止めすることにより、ケース１０４の押圧力によって外部放熱板１１１に圧接される。
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の半導体モジュールによると、絶縁基板はケースの押圧力によって外部放熱板に圧接されており、しかも、ケースの材質として熱可塑性樹脂が使用されている。このため、特に高温環境下で継続的に使用された場合に、クリープ現象によって徐々にケースが変形し、絶縁基板に対するケースの押圧力が時間の経過とともに低下する。その結果、第２の金属板と外部放熱板との接触が悪くなって放熱性が悪化するという問題がある。
【０００５】
本発明はかかる問題を解決するために成されたものであり、変形に起因する押圧力の低下の問題を回避することにより、長期に渡って良好な放熱性を確保し得る半導体モジュール及び半導体モジュール用絶縁基板を得ることを目的とするものである。
【０００６】
【課題を解決するための手段】
本発明の主題は、外部放熱体に取り付けられる半導体モジュールであって、基板と、前記外部放熱体とは反対側の前記基板の第１主面上に形成された第１の導電性パターンと、前記外部放熱体側の前記基板の第２主面上に形成され、前記外部放熱体に接触する第２の導電性パターンとを有する半導体モジュール用絶縁基板と、前記外部放熱体に接触する取り付け面を有し、前記半導体モジュール用絶縁基板の周縁部に前記第１主面側から係合する鍔部を周縁に沿って有し、前記鍔部によって前記半導体モジュール用絶縁基板の前記周縁部を前記外部放熱体方向に加圧することにより、前記半導体モジュール用絶縁基板を前記外部放熱体に圧接する、金属製の取り付け枠と、前記基板の周縁部において、前記第１主面上に形成された第３の導電性パターンとを備え、前記鍔部と前記半導体モジュール用絶縁基板とは、前記第３の導電性パターンを介して互いに接触しており、前記第３の導電性パターンは、前記鍔部の一部が前記第３の導電性パターンに接触するように部分的に形成されており、前記取り付け枠と前記半導体モジュール用絶縁基板とは、前記第３の導電性パターンに接触しない部分の前記鍔部と前記第１主面との隙間に設けられた接着剤によって互いに接着されていることを特徴とする。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体モジュール１８を、外部放熱板１１に取り付けられた状態で示す断面図である。半導体モジュール１８は、セラミック板１と、外部放熱板１１とは反対側のセラミック板１の第１主面上に形成された第１の金属板２と、外部放熱板１１側のセラミック板１の第２主面上に形成され、外部放熱板１１に接触する第２の金属板３とを有する半導体モジュール用絶縁基板１７を備えている。
【００１６】
また、半導体モジュール１８は、外部放熱板１１の上面に接触する底面を取り付け面として有し、セラミック板１の第１主面側から絶縁基板１７の周縁部に係合する鍔部２０を自身の周縁に沿って有する、リング状の金属枠１３を備えている。金属枠１３はネジ１２によって外部放熱板１１にネジ止めされ、あるいは接着剤によって外部放熱板１１に接着されている。外部放熱板１１にネジ止めあるいは接着された金属枠１３は、鍔部２０によって絶縁基板１７の周縁部を外部放熱板１１の方向に押圧する。絶縁基板１７は、この押圧力によって外部放熱板１１に圧接されている。
【００１７】
また、半導体モジュール１８は、半田６を介して第１の金属板２上に搭載された、パワー素子等の半導体素子５と、外部放熱板１１とは反対側の金属枠１３の主面上に接着又はネジ止めされた、中空円筒状のケース４を備えている。ケース４はＰＰＳやＰＢＴ等の熱可塑性樹脂を材質として成形されており、その内部には電極９が配置されている。電極９は、アルミ製の細線等の配線７によって半導体素子５あるいは第１の金属板２に接続されている。
【００１８】
ケース４の側面は、金属枠１３の鍔部２０の側面及び絶縁基板１７の上面とともに、半導体素子５を取り囲む空間を構成している。そして、この空間内には、少なくとも半導体素子５と配線７とを埋設するように、絶縁性を有する封止材８が充填されている。これにより、機械的強度が付与されるとともに、金属枠１３、半導体素子５、及び配線７の相互間の絶縁性が確保される。封止材８としては、エポキシ樹脂等の熱硬化性を有する樹脂を使用することができる。あるいは、機械的強度が十分である場合は、シリコンゲル等を使用してもよい。フタ１０は、必要に応じてケース４に接着あるいはネジ止めされる。
【００１９】
このように本実施の形態１に係る半導体モジュール１８によれば、絶縁基板１７は、熱可塑性樹脂から成る従来のケース１０４ではなく、金属枠１３の押圧力によって外部放熱板１１に圧接される。従って、クリープ現象の発生がなく、たとえ高温環境下で継続的に使用された場合であっても、金属枠１３の変形に起因して押圧力が低下するという問題を回避することができる。その結果、長期に渡って良好な放熱性を確保することができる。
【００２０】
また、熱可塑性樹脂から成る従来のケース１０４に比べて金属枠１３は放熱性に優れているため、半導体モジュールの小型化を図ることもできる。
【００２１】
さらに、封止材８として熱硬化性樹脂を使用した場合は、半導体モジュール１８を外部放熱板１１に取り付ける前の段階において、第２の金属板３側からの外力による絶縁基板１７の折れ破損を防止することもできる。
【００２２】
実施の形態２．
図２は、本発明の実施の形態２に係る半導体モジュール１９を、外部放熱板１１に取り付けられた状態で示す断面図である。半導体モジュール１９は、図１に示した金属枠１３の代わりに、外部放熱板１１に接触する取り付け面を有する下側金属板１３ａと、下側金属板１３ａ上に固着された上側金属板１３ｂとの２層構造を備えている。上側金属板１３ｂの半導体素子５側の周端部は、下側金属板１３ａの半導体素子５側の周端部から突出しており、図１に示した鍔部２０に相当する突出部２１を構成している。
【００２３】
下側金属板１３ａの板厚は、セラミック板１の板厚と第２の金属板３の板厚との合計の板厚に等しい。上側金属板１３ｂの板厚は任意であるが、製造管理の容易化を考慮すると、下側金属板１３ａの板厚に等しくするのが望ましい。本実施の形態２に係る半導体モジュール１９のその他の構造は、図１に示した上記実施の形態１に係る半導体モジュール１８の構造と同一である。
【００２４】
このように本実施の形態２に係る半導体モジュール１９は、図１に示した金属枠１３の代わりに、下側金属板１３ａと上側金属板１３ｂとの２層構造を備える。図１に示した金属枠１３の鍔部２０をプレス成形によって作製する場合は、プレスの成形公差の管理や金属枠１３の平面度の管理等の種々の製造管理が必要となる。これに対し本実施の形態２に係る半導体モジュール１９によれば、下側金属板１３ａの板厚公差のみを管理すればよく、製造管理の容易化を図ることができる。
【００２５】
また、プレス成形による鍔部２０の加工が不要となるため、生産性が向上してコストの低減を図ることもできる。
【００２６】
実施の形態３．
図３は、本発明の実施の形態３に係る半導体モジュールの構造の一部を、外部放熱板１１に取り付けられた状態で部分的に拡大して示す断面図である。図３に示した本実施の形態３に係る半導体モジュールは、セラミック板１の周縁に沿ってセラミック板１の第１主面上に形成された第３の金属板２５を備えている。金属枠１３の鍔部２０とセラミック板１とは、この第３の金属板２５を介して互いに接触している。
【００２７】
また、第３の金属板２５は、鍔部２０の一部が第３の金属板２５に接触するように部分的に形成されており、金属枠１３と絶縁基板１７とは、鍔部２０とセラミック板１との隙間を埋める接着剤１４によって互いに接着されている。
【００２８】
以上の説明では、上記実施の形態１に係る半導体モジュール１８を基礎として本実施の形態３に係る発明を適用する場合について述べたが、図４に示すように、上記実施の形態２に係る半導体モジュール１９を基礎として本実施の形態３に係る発明を適用することもできる。本実施の形態３に係る半導体モジュールのその他の構造は、上記半導体モジュール１８，１９の構造と同一である。
【００２９】
このように本実施の形態３に係る半導体モジュールによれば、金属枠１３あるいは上側金属板１３ｂとセラミック板１とが第３の金属板２５を介して互いに接触するため、放熱性がさらに向上し、半導体モジュールのさらなる小型化を図ることができる。
【００３０】
また、鍔部２０あるいは突出部２１から第３の金属板２５を介してセラミック板１に加わる応力の均一化を図ることができ、セラミック板１の割れ破損を適切に防止することもできる。
【００３１】
さらに、接着剤１４の厚みを、第３の金属板２５の板厚相当に厚くすることができるため、たとえ封止材８としてゲル状の樹脂を使用した場合であっても、封止材８の流出が接着剤１４によって防止され、信頼性の高い半導体モジュールを得ることができる。
【００３２】
実施の形態４．
図５は、本発明の実施の形態４に係る半導体モジュール１８ａを、外部放熱板１１に取り付けられた状態で示す断面図である。例えば図１に示した半導体モジュール１８では、金属枠１３の鍔部２０と絶縁基板１７の第１の金属板２とが互いに接触しないように、セラミック板１はその周縁部に、第１の金属板２の周縁部よりも外側に張り出す張り出し部を有していた。これに対して本実施の形態４に係る半導体モジュール１８ａでは、第１の金属板２及びセラミック板１の各周縁部が揃うように、セラミック板１の上記張り出し部を無くした。また、第２の金属板３の周縁部をセラミック板１の周縁部に揃えた。
【００３３】
そして、金属枠１３と第１の金属板２及び第２の金属板３とが互いに接触しないように、金属枠１３と絶縁基板１７ａとの間に隙間４０を設け、この隙間４０内にも絶縁性の封止材８が流れ込むようにした。その結果、外部放熱板１１にネジ止めされた金属枠１３は、鍔部２０によって第１の金属板２の周縁部を封止材８を介して外部放熱板１１の方向に押圧し、絶縁基板１７ａはその押圧力によって外部放熱板１１に圧接されている。
【００３４】
なお、以上の説明では、上記実施の形態１に係る半導体モジュール１８を基礎として本実施の形態４に係る発明を適用する場合について述べたが、上記実施の形態２に係る半導体モジュール１９を基礎として本実施の形態４に係る発明を適用することもできる。
【００３５】
このように本実施の形態４に係る半導体モジュール１８ａによれば、セラミック板１及び第２の金属板３の各周縁部を、第１の金属板２の周縁部に揃えた。このため、上記張り出し部を無くした分だけ絶縁基板１７ａを小型化することができ、これに伴い、半導体モジュール１８ａ自体の幅Ｗも縮小することができる。
【００３６】
実施の形態５．
図６は、本発明の実施の形態５に係る半導体モジュール用絶縁基板１５の構造を示す断面図である。絶縁基板１５は、図１，２に示した絶縁基板１７を基礎として、外部放熱板１１に接触する取り付け面の周縁部が中央部に対して外部放熱板１１から遠ざかる方向に距離Ｌ（Ｌ：０〜３００μｍ）だけ反り上がるように、セラミック板１、第１の金属板２、及び第２の金属板３を、外部放熱板１１に対してそれぞれ凸状に湾曲させたものである。
【００３７】
また、図７は、本発明の実施の形態５の変形例に係る半導体モジュール用絶縁基板１６の構造を示す断面図である。絶縁基板１６は、図３，４に示した絶縁基板１７を基礎として、絶縁基板１５と同様に、セラミック板１、第１の金属板２、第２の金属板３、及び第３の金属板２５を、外部放熱板１１に対してそれぞれ凸状に湾曲させたものである。
【００３８】
なお、以上の説明では、セラミック板１、第１の金属板２、第２の金属板３、及び第３の金属板２５の全てを湾曲させる例について説明したが、図８に示す絶縁基板４１のように、第２の金属板３の底面のみを凸状に湾曲させてもよい。また、上記実施の形態４に係る絶縁基板１７ａを基礎として、本実施の形態５に係る発明を適用することもできる。
【００３９】
以上のように本実施の形態５に係る半導体モジュール用絶縁基板１５，１６，４１においては、外部放熱板１１へ取り付けるよりも前の段階において、取り付け面の周縁部が中央部に対して外部放熱板１１とは反対側に反り上がっている。従って、半導体モジュールを外部放熱板１１に取り付けるために、鍔部２０あるいは突出部２１による押圧によって取り付け面の周縁部を外部放熱板１１に圧接すると、必然的に取り付け面の中央部も外部放熱板１１に圧接されることになる。このように本実施の形態５に係る絶縁基板１５，１６，４１によれば、上記実施の形態１〜４に係る絶縁基板１６，１７，１７ａと比較して、特に取り付け面の中央部において外部放熱板１１との接触性をより確保することができ、放熱性のさらなる向上を図ることができる。
【００４０】
【発明の効果】
この発明のうち請求項１に係るものによれば、半導体モジュール用絶縁基板は、熱可塑性樹脂から成る従来のケースではなく、金属製の取り付け枠の押圧力によって外部放熱体に圧接される。従って、クリープ現象の発生がなく、たとえ高温環境下で継続的に使用された場合であっても、枠の変形に起因して押圧力が低下するという問題を回避することができる。その結果、長期に渡って良好な放熱性を確保することができる。
【００４１】
また、熱可塑性樹脂から成る従来のケースに比べて金属製の枠は放熱性に優れているため、半導体モジュールの小型化を図ることもできる。
【００４５】
また、請求項１に係る発明によれば、鍔部と半導体モジュール用絶縁基板とが第３の導電性パターンを介して互いに接触するため、放熱性がさらに向上し、半導体モジュールのさらなる小型化を図ることができる。
【００４６】
また、鍔部から第３の導電性パターンを介して基板に加わる応力の均一化を図ることができ、基板の割れ破損を適切に防止することもできる。
【００４７】
また、請求項１に係る発明によれば、接着剤の厚みを、第３の導電性パターンの厚み相当に厚くすることができるため、たとえ半導体素子を覆う封止材としてゲル状の材質を使用した場合であっても、接着剤によって封止材の流出が防止され、信頼性の高い半導体モジュールを得ることができる。
【００４９】
また、請求項２に係る発明によれば、空間内を充填する絶縁性の封止材によって、機械的強度が付与されるとともに、金属製の取り付け枠と半導体素子との間の絶縁性を確保することができる。
【００５０】
また、請求項３に係る発明によれば、半導体モジュールを外部放熱体に取り付ける前の段階において、第２の導電性パターン側からの外力による半導体モジュール用絶縁基板の折れ破損を防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体モジュールを、外部放熱板に取り付けられた状態で示す断面図である。
【図２】 本発明の実施の形態２に係る半導体モジュールを、外部放熱板に取り付けられた状態で示す断面図である。
【図３】 本発明の実施の形態３に係る半導体モジュールの構造の一部を、外部放熱板に取り付けられた状態で部分的に拡大して示す断面図である。
【図４】 本発明の実施の形態３に係る半導体モジュールの他の構造の一部を、外部放熱板に取り付けられた状態で部分的に拡大して示す断面図である。
【図５】 本発明の実施の形態４に係る半導体モジュールを、外部放熱板に取り付けられた状態で示す断面図である。
【図６】 本発明の実施の形態５に係る半導体モジュール用絶縁基板の構造を示す断面図である。
【図７】 本発明の実施の形態５の第１の変形例に係る半導体モジュール用絶縁基板の構造を示す断面図である。
【図８】 本発明の実施の形態５の第２の変形例に係る半導体モジュール用絶縁基板の構造を示す断面図である。
【図９】 従来の半導体モジュールを、外部放熱板に取り付けられた状態で示す断面図である。
【符号の説明】
１ セラミック板、２ 第１の金属板、３ 第２の金属板、４ ケース、５ 半導体素子、８ 封止材、１１ 外部放熱板、１３ 金属枠、１３ａ 下側金属板、１３ｂ 上側金属板、１４ 接着剤、１５〜１７，１７ａ，４１ 絶縁基板、１８，１８ａ，１９ 半導体モジュール、２０ 鍔部、２１ 突出部、２５ 第３の金属板。

Claims (3)

  1. 外部放熱体に取り付けられる半導体モジュールであって、
    基板と、前記外部放熱体とは反対側の前記基板の第１主面上に形成された第１の導電性パターンと、前記外部放熱体側の前記基板の第２主面上に形成され、前記外部放熱体に接触する第２の導電性パターンとを有する半導体モジュール用絶縁基板と、
    前記外部放熱体に接触する取り付け面を有し、前記半導体モジュール用絶縁基板の周縁部に前記第１主面側から係合する鍔部を周縁に沿って有し、前記鍔部によって前記半導体モジュール用絶縁基板の前記周縁部を前記外部放熱体方向に加圧することにより、前記半導体モジュール用絶縁基板を前記外部放熱体に圧接する、金属製の取り付け枠と、
    前記基板の周縁部において、前記第１主面上に形成された第３の導電性パターンとを備え、
    前記鍔部と前記半導体モジュール用絶縁基板とは、前記第３の導電性パターンを介して互いに接触しており、
    前記第３の導電性パターンは、前記鍔部の一部が前記第３の導電性パターンに接触するように部分的に形成されており、
    前記取り付け枠と前記半導体モジュール用絶縁基板とは、前記第３の導電性パターンに接触しない部分の前記鍔部と前記第１主面との隙間に設けられた接着剤によって互いに接着されていることを特徴とする、
    半導体モジュール。
  2. 請求項１に記載の半導体モジュールであって、
    前記第１の導電性パターン上に搭載された半導体素子と、
    前記外部放熱体とは反対側の前記取り付け枠の主面上に配置され、前記取り付け枠及び前記半導体モジュール用絶縁基板とともに、前記半導体素子を取り囲む空間を構成する筒状のケースと、
    前記空間内に充填された絶縁性の封止材とを更に更に備えることを特徴とする、
    半導体モジュール。
  3. 請求項２に記載の半導体モジュールであって、
    前記封止材は熱硬化性を有する樹脂であることを特徴とする、
    半導体モジュール。
JP30532799A 1999-10-27 1999-10-27 半導体モジュール Expired - Lifetime JP3919398B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30532799A JP3919398B2 (ja) 1999-10-27 1999-10-27 半導体モジュール
US09/534,043 US6787900B2 (en) 1999-10-27 2000-03-24 Semiconductor module and insulating substrate thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30532799A JP3919398B2 (ja) 1999-10-27 1999-10-27 半導体モジュール

Publications (3)

Publication Number Publication Date
JP2001127238A JP2001127238A (ja) 2001-05-11
JP2001127238A5 JP2001127238A5 (ja) 2005-08-04
JP3919398B2 true JP3919398B2 (ja) 2007-05-23

Family

ID=17943788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30532799A Expired - Lifetime JP3919398B2 (ja) 1999-10-27 1999-10-27 半導体モジュール

Country Status (2)

Country Link
US (1) US6787900B2 (ja)
JP (1) JP3919398B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057407B2 (ja) * 2002-12-12 2008-03-05 三菱電機株式会社 半導体パワーモジュール
TWI236741B (en) * 2003-11-05 2005-07-21 Cyntec Co Ltd Chip package and substrate
CN1331217C (zh) * 2003-11-10 2007-08-08 乾坤科技股份有限公司 晶片封装结构及其基板
DE10361696B4 (de) * 2003-12-30 2016-03-10 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
JP4715283B2 (ja) * 2005-04-25 2011-07-06 日産自動車株式会社 電力変換装置及びその製造方法
US7508067B2 (en) * 2005-10-13 2009-03-24 Denso Corporation Semiconductor insulation structure
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
US7994635B2 (en) * 2007-05-18 2011-08-09 Sansha Electric Manufacturing Co., Ltd. Power semiconductor module
JP5061717B2 (ja) * 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5240863B2 (ja) * 2007-05-18 2013-07-17 株式会社三社電機製作所 電力用半導体モジュール及びアーク放電装置
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
DE102009026558B3 (de) * 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
WO2012108073A1 (ja) * 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP5737080B2 (ja) * 2011-08-31 2015-06-17 サンケン電気株式会社 半導体装置およびその製造方法
JP5716637B2 (ja) * 2011-11-04 2015-05-13 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2014010074A1 (ja) 2012-07-13 2014-01-16 三菱電機株式会社 半導体装置
JP5871076B2 (ja) * 2012-09-13 2016-03-01 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
US9620877B2 (en) 2014-06-17 2017-04-11 Semiconductor Components Industries, Llc Flexible press fit pins for semiconductor packages and related methods
JP6356550B2 (ja) 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
JP6515694B2 (ja) * 2015-06-12 2019-05-22 富士電機株式会社 半導体装置
JP6485257B2 (ja) * 2015-07-01 2019-03-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102015115122B4 (de) * 2015-09-09 2022-05-19 Infineon Technologies Ag Leistungshalbleitermodul mit zweiteiligem Gehäuse
JP6065089B2 (ja) * 2015-11-05 2017-01-25 住友電気工業株式会社 半導体モジュール
EP3486942A4 (en) 2016-07-14 2020-03-18 Kabushiki Kaisha Toshiba, Inc. CERAMIC PRINTED CIRCUIT BOARD AND SEMICONDUCTOR MODULE
DE112017003669B4 (de) * 2017-02-13 2022-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2018166878A1 (en) * 2017-03-15 2018-09-20 Abb Schweiz Ag A solid state switching device
JP6972622B2 (ja) * 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
JP2018133598A (ja) * 2018-06-05 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
JP6906654B2 (ja) * 2018-06-05 2021-07-21 三菱電機株式会社 半導体装置およびその製造方法
JP7045978B2 (ja) 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置
JP7193730B2 (ja) 2019-03-26 2022-12-21 三菱電機株式会社 半導体装置
EP3872854A1 (en) * 2020-02-27 2021-09-01 Littelfuse, Inc. Power module housing with improved protrusion design
CN112420636B (zh) * 2020-11-19 2022-09-06 四川长虹空调有限公司 芯片散热结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077810B2 (ja) * 1986-06-06 1995-01-30 株式会社日立製作所 半導体装置
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
JP3081326B2 (ja) * 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
KR19990068199A (ko) * 1998-01-30 1999-08-25 모기 쥰이찌 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置

Also Published As

Publication number Publication date
US6787900B2 (en) 2004-09-07
JP2001127238A (ja) 2001-05-11
US20030094682A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
JP3919398B2 (ja) 半導体モジュール
US5747875A (en) Semiconductor power module with high speed operation and miniaturization
US8749055B2 (en) Semiconductor device with resin mold
JP3547333B2 (ja) 電力変換装置
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
JP3610015B2 (ja) 半導体装置
JP5071405B2 (ja) 電力用半導体装置
JPH11163475A (ja) 電子部品を実装したフレキシブル回路基板ユニット
JP2008141140A (ja) 半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2781329B2 (ja) 半導体パワーモジュールおよびその製造方法
JP2698278B2 (ja) 混成集積回路装置
JP2019125730A (ja) 半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP3169578B2 (ja) 電子部品用基板
JPH07161863A (ja) 半導体パッケージおよびモジュールとその製造方法
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP2012054487A (ja) 電子装置
JP4013780B2 (ja) 半導体装置の実装構造
JPS627145A (ja) 電力半導体装置
JPH06334070A (ja) 混成集積回路装置
JP2010010568A (ja) 回路装置
JP2009158825A (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JP2569371B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070213

R150 Certificate of patent or registration of utility model

Ref document number: 3919398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term