KR20150060036A - 전력 반도체 모듈 및 그 제조 방법 - Google Patents

전력 반도체 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20150060036A
KR20150060036A KR1020130143941A KR20130143941A KR20150060036A KR 20150060036 A KR20150060036 A KR 20150060036A KR 1020130143941 A KR1020130143941 A KR 1020130143941A KR 20130143941 A KR20130143941 A KR 20130143941A KR 20150060036 A KR20150060036 A KR 20150060036A
Authority
KR
South Korea
Prior art keywords
pin
substrate
opening
mold
molding part
Prior art date
Application number
KR1020130143941A
Other languages
English (en)
Inventor
하욥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130143941A priority Critical patent/KR20150060036A/ko
Priority to US14/314,826 priority patent/US20150145123A1/en
Publication of KR20150060036A publication Critical patent/KR20150060036A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 전력 반도체 모듈 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 전력 반도체 모듈은 반도체 소자가 실장된 기판, 상기 기판 상에 위치하며, 일측이 상기 기판과 전기적으로 연결되는 핀 및 상기 핀의 일부, 상기 기판 및 상기 반도체 소자를 커버하도록 형성된 몰딩부를 포함하며, 상기 몰딩부는 핀 삽입용 개구부를 갖는다.

Description

전력 반도체 모듈 및 그 제조 방법{Power Semi-conductor module and Method of the Manufacturing the same}
본 발명은 전력 반도체 모듈 및 그 제조 방법에 관한 것이다.
에너지 효율 규제에 따라 전력변환 및 에너지 효율에 대한 관심이 높아지고 있다. 전력반도체 모듈은 전력변환 효율의 극대화뿐만 아니라 시장의 요구에 따라 소형화, 고방열, 고신뢰성 등이 요구 되어지고 있다. 최근 전력반도체 모듈의 응용이 다양화 되면서 전력반도체 모듈의 정격과 형태에 대한 다양한 요구가 있다. 예를 들어 1200V-100A 이하의 제품은 저전력보다는 높은 절연특성과 방열특성이 요구되어 지지만 실장되는 소자의 크기가 대전력용 제품에 비해 상당히 작기 때문에 방열기판만 잘 고려한다면 굳이 패키지 코스트가 높은 하우징 구조를 채택할 이유가 없다. 따라서 이러한 다양한 요구를 충족시키기 위해서는 안정된 특성의 전력반도체 소자 확보와 더불어 전력 반도체 모듈의 전기적 연결, 방열설계, 구조설계 등이 함께 고려된 새로운 구조의 전력반도체 모듈의 개발이 필요하다.
일본 공개 특허 공보 2002-315357
본 발명의 일 실시예는 기판에 외부접속을 위한 핀(pin)을 형성함으로써, 모듈 크기 감소 및 신뢰성이 향상될 수 있는 전력반도체 모듈 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 일 실시예에 따른 전력 반도체 모듈은 반도체 소자가 실장된 기판, 상기 기판 상에 위치하며, 일측이 상기 기판과 전기적으로 연결되는 핀 및 상기 핀의 일부, 상기 기판 및 상기 반도체 소자를 커버하도록 형성된 몰딩부를 포함하며, 상기 몰딩부는 핀 삽입용 개구부를 갖는다.
상기 기판은 접속패드를 포함할 수 있다.
상기 핀은 일측과 타측을 가지며, 일측은 상기 몰딩부 내부로, 타측은 상기 몰딩부 외부로 돌출될 수 있다.
상기 핀 일측이 삽입되도록 형성된 슬리브(sleeve)를 더 포함 할 수 있다.
상기 핀과 상기 기판 사이에 개재된 솔더를 포함할 수 있다.
상기 반도체 소자와 상기 기판을 전기적으로 연결하는 와이어를 더 포함할 수 있다.
상기 핀 삽입용 개구부에 채워진 절연물질을 더 포함할 수 있다.
상기 핀 삽입용 개구부의 직경은 상기 핀의 직경보다 클 수 있다.
본 발명의 다른 실시예에 따른 전력 반도체 모듈 제조 방법은 반도체 소자가 실장된 기판을 준비하는 단계, 상기 기판에 금형몰드를 형성하는 단계, 상기 금형몰드 내부에 몰딩재를 주입하는 단계, 상기 금형몰드를 제거하여, 몰딩부를 형성하는 단계, 상기 몰딩부에 핀 삽입용 개구부를 형성하는 단계 및 상기 개구부에 삽입되도록, 상기 기판상에 핀을 접합시키는 단계를 포함한다.
상기 기판상에 핀을 접합하는 단계 이전에 상기 핀 삽입용 개구부에 솔더를 형성하는 단계를 포함할 수 있다.
핀 삽입용 개구부를 형성하는 단계에서, 레이져를 사용하여 개구부를 가공할 수 있다.
상기 몰딩부를 형성하는 단계는 상기 돌출부를 갖는 금형몰드를 형성하는 단계, 상기 금형몰드에 몰딩재를 주입하는 단계, 상기 돌출부를 갖는 금형몰드를 제거하여, 핀 삽입용 개구부를 갖는 몰딩부를 형성하는 단계를 더 포함할 수 있다.
상기 반도체 소자가 실장된 기판을 준비하는 단계 이후에, 상기 반도체 소자와 상기 기판을 와이어로 연결하는 단계를 더 포함할 수 있다.
상기 기판은 접속패드를 포함할 수 있다.
상기 핀은 일측과 타측을 가지며, 일측은 상기 몰딩부 내부로, 타측은 상기 몰딩부 외부로 돌출될 수 있다.
상기 핀 일측이 삽입되도록 형성된 슬리브(sleeve)를 더 포함할 수 있다.
상기 핀을 접합시키는 단계 이후에, 상기 핀 삽입용 개구부를 절연물질로 채우는 단계를 더 포함할 수 있다.
상기 핀 삽입용 개구부의 직경은 상기 핀의 직경보다 클 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시예에 따른 전력 반도체 모듈은 기판상에 핀(pin)을 형성함으로써, 모듈의 크기를 줄일 수 있다. 또한, 핀(pin)을 소자 주변에 형성 할 수 있기 때문에 소자배치의 자유도가 증가할 수 있으며, 이로 인해, 모듈의 라우팅(routing)이 용이할 수 있다.
다른 측면으로는, 핀(pin)의 솔더 접합부의 신뢰성이 향상될 뿐 아니라, 핀(pin)을 슬리브(sleeve)에 삽입하여 적용할 경우, 솔더 접합 면적을 늘릴 수 있다.
도 1 내지 도 2는 본 발명의 일 실시예에 따른 전력 반도체 모듈의 단면도이다.
도 3 내지 도 10은 본 발명의 다른 실시예에 따른 전력 반도체 모듈 제조 방법의 공정 흐름도이다.
도 11 내지 도 18은 본 발명의 또 다른 실시예에 따른 전력 반도체 모듈 제조 방법의 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전력 반도체 모듈
제 1 실시예
도 1은 본 발명의 제 1 실시예에 따른 전력 반도체 모듈 단면도이다.
도 1 에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 전력 반도체 모듈은 다수의 반도체 소자(200)가 실장된 기판(100), 상기 기판(100) 상에 위치하며, 일측이 상기 기판(100)과 전기적으로 연결되는 핀(700) 및 상기 핀(700)의 일부, 상기 기판(100) 및 상기 다수의 반도체 소자(200)를 커버하도록 형성된 몰딩부(400)를 포함하며, 상기 몰딩부(400)는 핀 삽입용 개구부(500)를 갖는다.
상기 기판(100)은 절연층에 접속 패드(102)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
여기서, 상기 기판(100)의 절연층으로는 수지 절연층이 사용 될 수 있으며, 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 기판(100)은 세라믹 기판일 수 있다.
여기서, 세라믹기판은 금속계 질화물 또는 세라믹 재료로 이루어 질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
도시되진 않았으나, 상기 기판(100)과 상기 반도체 소자(200) 사이의 접합부재로서 전도성 에폭시(epoxy)를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 여기서, 열을 효과적으로 방출하기 위해 열 전도율이 높은 접착 부재를 사용하는 것이 바람직할 수 있다.
이때, 상기 반도체 소자(200)는 전력 소자와 제어 소자를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit) 와 같이 발열량이 작은 소자이다.
상기 도면에서는 반도체 소자(200)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자(200)가 특별히 한정되지 않고, 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
또한, 상기 다수의 반도체 소자(200)를 전기적으로 연결해 주기 위한 와이어(201)를 더 형성 할 수 있으며, 상기 와이어(201)로서 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로는 전력 소자인 반도체 부품으로 고전압의 정격전압을 인가하는 와이어로는 알루미늄(Al)을 사용할 수 있다.
그리고, 상기 몰딩부(400)는 상기 기판(100)상부에 채워지는 형태로 형성되기 때문에, 기판과 몰딩부재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 신뢰성을 향상시킬 수 있다. 또한, 상기 몰딩부(400)를 형성함 으로서, 열 차단이 이루어 지기 때문에, 방열 효과를 더욱 향상 시킬 수 있다.
이때, 상기 몰딩부(400)는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound) 등으로 이루어 질 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기서, 상기 몰딩부(400)는 핀 삽입용 개구부(500)를 가질 수 있으며, 상기 개구부(500)를 통해 상기 핀(700)의 일측이 상기 기판(100)상에 전기적으로 연결되도록 접합 될 수 있다.
이때, 상기 핀(700) 일측과 상기 기판(100)은 솔더(600)를 이용해 접합 될 수 있다.
그리고, 상기 핀 삽입용 개구부(500)의 직경이 상기 핀(700)의 직경보다 클 수 있다.
여기서, 상기 핀(700)은 일측과 타측을 가질 수 있으며, 일측은 상기 몰딩부(400) 내부에 형성된 핀(700)을 정의 할 수 있으며, 타측은 상기 몰딩부(400) 외부로 돌출되도록 형성된 핀(700)을 정의 할 수 있다.
또한, 상기 핀(700)은 당업자가 원하는 위치에 형성될 수 있다. 여기서, 상기 핀(700)을 소자 주변에 형성함으로써, 외부로 연결되는 단자를 소자 주변에서 얻을 수 있기 때문에 소자 및 핀 설계의 자유도가 증가할 수 있다.
이로 인해, 모듈의 라우팅(routing) 수행이 용이해 질 수 있다.
또한, 모듈의 크기를 줄일 수 있다.
제 2 실시예
도 2는 본 발명의 제 2 실시예에 따른 전력 반도체 모듈 단면도이다.
제 2 실시예를 설명하기에 앞서, 상기 제 1 실시예와 동일한 구성요소들의 설명은 생략하며, 차이점을 바탕으로 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 전력 반도체 모듈은 다수의 반도체 소자(200)가 실장된 기판(100), 상기 기판(100) 상에 위치하며, 일측이 상기 기판(100)과 전기적으로 연결되는 핀(700) 및 상기 핀(700)의 일부, 상기 기판(100) 및 상기 다수의 반도체 소자(200)를 커버하도록 형성된 몰딩부(400)를 포함하며, 상기 몰딩부(400)는 핀 삽입용 개구부(500)를 갖는다.
이때, 상기 핀(700)의 일측이 슬리브(701)에 삽입될 수 있다.
여기서, 상기 몰딩부(400)는 핀 삽입용 개구부(500)를 가질 수 있으며, 상기 개구부(500)를 통해 상기 핀(700)이 삽입된 상기 슬리브(701)가 상기 기판(100)상에 전기적으로 연결되도록 접합 될 수 있다.
이때, 상기 핀(700)이 삽입된 슬리브(701) 하면과 상기 기판(100) 사이에 솔더(600)가 개재 될 수 있다.
그리고, 상기 핀 삽입용 개구부(500)의 직경은 상기 핀(700)의 직경보다 클 수 있으며, 상기 슬리브(701)의 직경과 대응될 수 있다.
본 실시예에서는 상기 핀 삽입용 개구부(500) 영역에서, 상기 핀(700) 및 슬리브(701)영역을 제외한 나머지 영역을 절연물질(800)로 충진 하였으나, 필요에 따라, 충진 하지 않을 수 있다.
이때, 상기 절연물질(800)은 상기 몰딩부(400)와 같은 물질 일 수 있으나, 특별히 한정되지 않는다.
여기서, 상기 슬리브(701)에 일측이 삽입된 상기 핀(700)은 당업자가 원하는 위치에 형성될 수 있다. 여기서, 상기 핀(700)을 소자 주변에 형성함으로써, 외부로 연결되는 단자를 소자 주변에서 얻을 수 있기 때문에 소자 및 핀 설계의 자유도가 증가할 수 있다.
이로 인해, 모듈의 라우팅(routing) 수행이 용이해 질 수 있다.
또한, 모듈의 크기를 줄일 수 있다.
본 실시예에서는, 상기 슬리브(701)가 기판에 솔더링 되기 때문에, 상기 핀(700)을 기판에 바로 솔더링 하는 경우 보다 솔더 접합 면적이 늘어나, 신뢰성을 높일 수 있다.
전력 반도체 모듈 제조 방법
도 3내지 도 10은 본 발명의 다른 실시예에 따른 전력 반도체 모듈 제조 방법에 따른 공정 흐름도이다.
도 3에 도시한 바와 같이, 다수의 반도체 소자(200)가 실장된 기판(100)을 준비한다.
여기서, 상기 기판(100)은 접속패드(102)를 포함할 수 있다.
상기 기판(100)은 절연층에 접속 패드(102)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
여기서, 상기 기판(100)의 절연층으로는 수지 절연층이 사용 될 수 있으며, 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 기판(100)은 세라믹 기판일 수 있다.
여기서, 세라믹기판은 금속계 질화물 또는 세라믹 재료로 이루어 질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 기판(100)과 상기 반도체 소자(200)를 접합시키기 위한 접합부재를 개재 할 수 있다.
여기서, 접합부재는 솔더(solder) 또는 전도성 에폭시(epoxy) 일 수 있으나, 특별히 이에 한정되는 것은 아니며, 열을 효과적으로 방출하기 위해 열전도율이 높은 접합부재를 사용하는 것이 일반적이다.
이때, 상기 반도체 소자(200)는 전력 소자와 제어 소자를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit) 와 같이 발열량이 작은 소자이다.
상기 도면에서는 반도체 소자(200)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자(200)가 특별히 한정되지 않고, 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
그리고, 상기 다수의 반도체 소자(200)가느이 전기적인 연결을 위해 와이어(201)를 더 형성 할 수 있다. 이때, 상기 와이어(201)로서 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로는 전력 소자인 반도체 부품으로 고전압의 정격전압을 인가하는 와이어로는 알루미늄(Al)을 사용할 수 있다.
도 4에 도시한 바와 같이, 상기 기판(100)에 금형몰드(300)를 장착할 수 있다.
이 때, 상기 금형몰드(300)의 양 측부에 개구부(301)를 가질 수 있다.
도 5에 도시한 바와 같이, 후에 형성할 몰딩부 형상과 대응되도록 상기 금형몰드(300)의 높이를 조절할 수 있다.
도 6에 도시한 바와 같이, 상기 금형몰드(300) 개구부(301)를 통하여 몰딩부재를 주입할 수 있다.
여기서, 상기 몰딩부재는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound) 등으로 이루어 질 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 7에 도시한 바와 같이, 상기 금형몰드(300)를 제거하여 몰딩부(400)를 형성할 수 있다.
여기서, 상기 몰딩부(400)에 핀 삽입용 개구부(500)를 형성할 수 있다.
이때, 본 실시예에서는 YAG 레이져 또는 CO2 레이져를 이용하여 개구부를 형성 하였으나, 개구부를 형성하는 방법은 특별히 한정하지 않는다.
또한, 상기 핀 삽입용 개구부(500)는 후에 형성할 핀이 형성될 위치와 대응되는 위치에 형성할 수 있으며, 당업자가 원하는 위치에 자유롭게 형성 가능하다.
이때, 상기 형성된 와이어(201)와 접하지 않도록 형성할 수 있다.
그리고, 상기 몰딩부(400)는 상기 기판(100)상부에 채워지는 형태로 형성되기 때문에, 기판과 몰딩부재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 신뢰성을 향상시킬 수 있다. 또한, 상기 몰딩부(400)를 형성함으로써, 열 차단이 이루어 지기 때문에, 방열 효과를 더욱 향상 시킬 수 있다.
도 8에 도시한 바와 같이, 상기 핀 삽입용 개구부(500)에 솔더(600)를 형성할 수 있다. 여기서, 상기 솔더(600)는 상기 접속패드(102)상에 형성될 수 있다.
도 9에 도시한 바와 같이, 상기 솔더(600)와 접합하도록 상기 핀 삽입용 개구부(500)에 핀(700)을 형성 할 수 있다.
여기서, 상기 핀(700)은 외부접속단자 역할을 할 수 있는 전기흐름이 가능한 물질로 이루어 질 수 있다. 그리고, 상기 핀 삽입용 개구부(500)의 직경보다 상기 핀(700)의 직경이 더 작을 수 있다.
이때, 상기 핀(700)을 소자 주변에 형성함으로써, 외부로 연결되는 단자를 소자 주변에서 얻을 수 있기 때문에 소자 및 핀 설계의 자유도가 증가할 수 있다.
이로 인해, 모듈의 라우팅(routing) 수행이 용이해 질 수 있다.
또한, 모듈의 크기를 줄일 수 있다.
도시하진 않았으나, 상기 핀(700)의 일측에 슬리브(701)를 삽입 할 수 있다.
그리고, 상기 핀(700)이 삽입된 상기 슬리브(701)를 상기 솔더(600)와 접합하도록 상기 핀 삽입용 개구부(500)에 형성할 수 있다.
이때, 상기 핀 삽입용 개구부(500)의 직경은 상기 슬리브(701)의 직경보다 작거나 대응될 수 있으며, 상기 핀(700)의 직경 보다 클 수 있다.
이로 인해, 솔더 접합 면적이 늘어나, 신뢰성을 높일 수 있다.
도 10에 도시한 바와 같이, 상기 핀 삽입용 개구부(500)에 상기 핀(700)영역을 제외한 나머지 영역에 절연물질(800)을 충진 할 수 있다.
상기 절연물질(800)은 상기 몰딩부(400)와 같은 물질일 수 있으나, 특별히 한정하지 않는다.
또한, 본 실시예에서는 상기 핀 삽입용 개구부(500)에 절연물질(800)을 충진 하였으나, 필요에 따라 충진 하지 않아도 무방하다.
도 11내지 도 18은 본 발명의 또 다른 실시예에 따른 전력 반도체 모듈 제조 방법의 공정 흐름도이다.
도 11에 도시한 바와 같이, 다수의 반도체 소자(200)가 실장된 기판(100)을 준비한다.
여기서, 상기 기판(100)은 접속패드(102)를 포함할 수 있다.
상기 기판(100)은 절연층에 접속 패드(102)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
여기서, 상기 기판(100)의 절연층으로는 수지 절연층이 사용 될 수 있으며, 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 기판(100)은 세라믹 기판일 수 있다.
여기서, 세라믹기판은 금속계 질화물 또는 세라믹 재료로 이루어 질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 기판(100)과 상기 반도체 소자(200)를 접합시키기 위한 접합부재를 개재 할 수 있다.
여기서, 접합부재는 솔더(solder) 또는 전도성 에폭시(epoxy) 일 수 있으나, 특별히 이에 한정되는 것은 아니며, 열을 효과적으로 방출하기 위해 열전도율이 높은 접합부재를 사용하는 것이 일반적이다.
이때, 상기 반도체 소자(200)는 전력 소자와 제어 소자를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit) 와 같이 발열량이 작은 소자이다.
상기 도면에서는 반도체 소자(200)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자(200)가 특별히 한정되지 않고, 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
그리고, 상기 다수의 반도체 소자(200)가느이 전기적인 연결을 위해 와이어(201)를 더 형성 할 수 있다. 이때, 상기 와이어(201)로서 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로는 전력 소자인 반도체 부품으로 고전압의 정격전압을 인가하는 와이어로는 알루미늄(Al)을 사용할 수 있다.
도 12에 도시한 바와 같이, 돌출부(302)를 갖는 금형몰드(300)를 준비한다.
이때, 상기 돌출부(302)는 후에 형성될 핀 삽입용 개구부의 위치와 대응되는 위치에 형성할 수 있으며, 당업자가 원하는 위치에 자유롭게 형성 가능하다.
상기 기판(100)에 상기 금형몰드(300)를 장착할 수 있다. 이때, 상기 금형몰드(300)의 양 측부에 개구부(301)를 가질 수 있다.
도 13에 도시한 바와 같이, 후에 형성할 몰딩부 형상과 대응되도록 상기 금형몰드(300)의 높이를 조절할 수 있다. 이때, 상기 돌출부(302)의 하면이 상기 기판(100)과 접할 수 있다.
도 14에 도시한 바와 같이, 상기 금형몰드(300) 개구부(301)를 통하여 몰딩부재를 주입할 수 있다.
여기서, 상기 몰딩부재는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound) 등으로 이루어 질 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 15에 도시한 바와 같이, 상기 금형몰드(300)를 제거하여, 핀 삽입용 개구부(500)를 갖는 몰딩부(400)를 형성 할 수 있다.
그리고, 상기 몰딩부(400)는 상기 기판(100)상부에 채워지는 형태로 형성되기 때문에, 기판과 몰딩부재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 신뢰성을 향상시킬 수 있다. 또한, 상기 몰딩부(400)를 형성함으로써, 열 차단이 이루어 지기 때문에, 방열 효과를 더욱 향상 시킬 수 있다.
도 16에 도시한 바와 같이, 상기 핀 삽입용 개구부(500)에 솔더(600)를 형성할 수 있다. 여기서, 상기 솔더(600)는 상기 접속패드(102)상에 형성될 수 있다.
도 17에 도시한 바와 같이, 상기 솔더(600)와 접합하도록 상기 핀 삽입용 개구부(500)에 핀(700)을 형성 할 수 있다.
여기서, 상기 핀(700)은 외부접속단자 역할을 할 수 있는 전기흐름이 가능한 물질로 이루어 질 수 있다. 그리고, 상기 핀 삽입용 개구부(500)의 직경보다 상기 핀(700)의 직경이 더 작을 수 있다.
이때, 상기 핀(700)을 소자 주변에 형성함으로써, 외부로 연결되는 단자를 소자 주변에서 얻을 수 있기 때문에 소자 및 핀 설계의 자유도가 증가할 수 있다.
이로 인해, 모듈의 라우팅(routing) 수행이 용이해 질 수 있다.
또한, 모듈의 크기를 줄일 수 있다.
도시하진 않았으나, 상기 핀(700)의 일측에 슬리브(701)를 삽입 할 수 있다.
그리고, 상기 핀(700)이 삽입된 상기 슬리브(701)를 상기 솔더(600)와 접합하도록 상기 핀 삽입용 개구부(500)에 형성할 수 있다.
이때, 상기 핀 삽입용 개구부(500)의 직경은 상기 슬리브(701)의 직경보다 작거나 대응될 수 있으며, 상기 핀(700)의 직경 보다 클 수 있다.
이로 인해, 솔더 접합 면적이 늘어나, 신뢰성을 높일 수 있다.
도 18에 도시한 바와 같이, 상기 핀 삽입용 개구부(500)에 상기 핀(700)영역을 제외한 나머지 영역에 절연물질(800)을 충진 할 수 있다.
상기 절연물질(800)은 상기 몰딩부(400)와 같은 물질일 수 있으나, 특별히 한정하지 않는다.
또한, 본 실시예에서는 상기 핀 삽입용 개구부(500)에 절연물질(800)을 충진 하였으나, 필요에 따라 충진 하지 않아도 무방하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000, 2000 : 전력 반도체 모듈
100, 101 : 기판
102 : 접속패드
200 : 반도체 소자
201 : 와이어
300 : 금형몰드
301 : 몰딩부재 주입용 개구부
302 : 돌출부
400 : 몰딩부
500 : 핀 삽입용 개구부
600 : 솔더
700 : 핀
701 : 슬리브(sleeve)

Claims (18)

  1. 반도체 소자가 실장된 기판;
    상기 기판 상에 위치하며, 일측이 상기 기판과 전기적으로 연결되는 핀; 및
    상기 핀의 일부, 상기 기판 및 상기 반도체 소자를 커버하도록 형성된 몰딩부;
    를 포함하며,
    상기 몰딩부는 핀 삽입용 개구부를 갖는 전력 반도체 모듈.
  2. 청구항 1에 있어서,
    상기 기판은 접속패드를 포함하는 전력 반도체 모듈.
  3. 청구항 1에 있어서,
    상기 핀은 일측과 타측을 가지며, 일측은 상기 몰딩부 내부로, 타측은 상기 몰딩부 외부로 돌출되는 전력 반도체 모듈.
  4. 청구항 1에 있어서,
    상기 핀 일측이 삽입되도록 형성된 슬리브(sleeve)를 더 포함하는 전력 반도체 모듈.
  5. 청구항 1에 있어서,
    상기 핀과 상기 기판 사이에 개재된 솔더;
    를 포함하는 전력 반도체 모듈.
  6. 청구항 1에 있어서,
    상기 반도체 소자와 상기 기판을 전기적으로 연결하는 와이어;
    를 더 포함하는 전력 반도체 모듈.
  7. 청구항 1 에 있어서,
    상기 핀 삽입용 개구부에 채워진 절연물질;
    을 더 포함하는 전력 반도체 모듈.
  8. 청구항 1에 있어서,
    상기 핀 삽입용 개구부의 직경은 상기 핀의 직경보다 큰 전력 반도체 모듈.
  9. 반도체 소자가 실장된 기판을 준비하는 단계;
    상기 기판에 금형몰드를 형성하는 단계;
    상기 금형몰드 내부에 몰딩재를 주입하는 단계;
    상기 금형몰드를 제거하여, 몰딩부를 형성하는 단계;
    상기 몰딩부에 핀 삽입용 개구부를 형성하는 단계; 및
    상기 개구부에 삽입되도록, 상기 기판상에 핀을 접합시키는 단계;
    를 포함하는 전력 반도체 모듈 제조 방법.
  10. 청구항 9에 있어서,
    상기 기판상에 핀을 접합하는 단계 이전에,
    상기 핀 삽입용 개구부에 솔더를 형성하는 단계;
    를 포함하는 전력 반도체 모듈 제조 방법.
  11. 청구항 9에 있어서,
    핀 삽입용 개구부를 형성하는 단계에서, 레이져를 사용하여 개구부를 가공하는 전력반도체 모듈 제조 방법.
  12. 청구항 9에 있어서,
    상기 몰딩부를 형성하는 단계는
    상기 돌출부를 갖는 금형몰드를 형성하는 단계;
    상기 금형몰드에 몰딩재를 주입하는 단계;
    상기 돌출부를 갖는 금형몰드를 제거하여, 핀 삽입용 개구부를 갖는 몰딩부를 형성하는 단계;
    를 더 포함하는 전력 반도체 모듈 제조 방법.
  13. 청구항 9에 있어서,
    상기 반도체 소자가 실장된 기판을 준비하는 단계 이후에,
    상기 반도체 소자와 상기 기판을 와이어로 연결하는 단계;
    를 더 포함하는 전력 반도체 모듈 제조 방법.
  14. 청구항 9에 있어서,
    상기 기판은 접속패드를 포함하는 전력 반도체 모듈 제조 방법.
  15. 청구항 9에 있어서,
    상기 핀은 일측과 타측을 가지며, 일측은 상기 몰딩부 내부로, 타측은 상기 몰딩부 외부로 돌출되는 전력 반도체 모듈 제조 방법.
  16. 청구항 9에 있어서,
    상기 핀 일측이 삽입되도록 형성된 슬리브(sleeve)를 더 포함하는 전력 반도체 모듈 제조 방법.
  17. 청구항 9에 있어서,
    상기 핀을 접합시키는 단계 이후에,
    상기 핀 삽입용 개구부를 절연물질로 채우는 단계;
    를 더 포함하는 전력 반도체 모듈 제조 방법.
  18. 청구항 9에 있어서,
    상기 핀 삽입용 개구부의 직경은 상기 핀의 직경보다 큰 전력 반도체 모듈 제조 방법.
KR1020130143941A 2013-11-25 2013-11-25 전력 반도체 모듈 및 그 제조 방법 KR20150060036A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130143941A KR20150060036A (ko) 2013-11-25 2013-11-25 전력 반도체 모듈 및 그 제조 방법
US14/314,826 US20150145123A1 (en) 2013-11-25 2014-06-25 Power semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143941A KR20150060036A (ko) 2013-11-25 2013-11-25 전력 반도체 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150060036A true KR20150060036A (ko) 2015-06-03

Family

ID=53181963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143941A KR20150060036A (ko) 2013-11-25 2013-11-25 전력 반도체 모듈 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150145123A1 (ko)
KR (1) KR20150060036A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131998A (ko) * 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106716815B (zh) * 2014-09-25 2019-03-15 日立汽车系统株式会社 电力变换装置
WO2018202615A1 (en) 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas
US10304697B2 (en) 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
CN108630619B (zh) * 2018-04-19 2020-07-28 如皋市大昌电子有限公司 一种高压大功率碳化硅肖特基整流桥及其制备方法
CN112309998B (zh) * 2019-07-30 2023-05-16 华为技术有限公司 封装器件及其制备方法、电子设备
CN112271165A (zh) * 2020-09-28 2021-01-26 华为技术有限公司 半导体封装结构及其制造方法和半导体器件
US20240112977A1 (en) * 2022-09-29 2024-04-04 Littelfuse, Inc. Isolated power packaging with flexible connectivity

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131998A (ko) * 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
US20150145123A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
US9171773B2 (en) Semiconductor device
US9202798B2 (en) Power module package and method for manufacturing the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
CN105765716B (zh) 功率半导体模块和复合模块
US20140167237A1 (en) Power module package
CN104620372B (zh) 半导体装置
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
US9257376B2 (en) Semiconductor package and method of manufacturing the same
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
CN110914975A (zh) 功率半导体模块
US9099451B2 (en) Power module package and method of manufacturing the same
JP5623367B2 (ja) 半導体装置および半導体装置モジュール
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
CN110998832B (zh) 半导体装置以及半导体模块
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
JP2004048084A (ja) 半導体パワーモジュール
KR101502668B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4349728B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid