KR20230131998A - 음각기판을 구비한 반도체 패키지 및 이의 제조방법 - Google Patents

음각기판을 구비한 반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20230131998A
KR20230131998A KR1020220028659A KR20220028659A KR20230131998A KR 20230131998 A KR20230131998 A KR 20230131998A KR 1020220028659 A KR1020220028659 A KR 1020220028659A KR 20220028659 A KR20220028659 A KR 20220028659A KR 20230131998 A KR20230131998 A KR 20230131998A
Authority
KR
South Korea
Prior art keywords
engraved
substrate
semiconductor package
engraved substrate
terminal
Prior art date
Application number
KR1020220028659A
Other languages
English (en)
Other versions
KR102603439B1 (ko
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020220028659A priority Critical patent/KR102603439B1/ko
Priority to US18/074,512 priority patent/US20230282566A1/en
Publication of KR20230131998A publication Critical patent/KR20230131998A/ko
Application granted granted Critical
Publication of KR102603439B1 publication Critical patent/KR102603439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/405—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 음각형태로 만입되고 평평한 음각바닥면(111)이 형성된 금속소재의 음각기판(110), 음각바닥면(111) 상에 위치되는 한 층 이상의 절연층(120), 절연층(120) 상에 위치하는 금속패턴층(130), 금속패턴층(130) 상에 실장되는 한 개 이상의 반도체칩(140), 금속패턴층(130)과 반도체칩(140)을 전기적으로 연결하는 전기적 연결부재, 금속패턴층(130) 상에 직립 형성되어 음각기판(110)으로부터 노출되도록 연장되는 한 개 이상의 터미널단자(160), 및 음각기판(110)의 음각공간을 채우고, 반도체칩(140)과 전기적 연결부재와 터미널단자(160)의 일부를 덮도록 몰딩되는 몰딩 충진재(170)를 포함하며, 한 개 이상의 터미널단자(160)의 상단은 몰딩 충진재(170) 상부로 노출되어 외부 전기적 연결부재(10)와 전기적으로 접합되어서, 몰딩 레진으로 인한 음각기판(110) 외부의 기판 오염을 방지하고 몰딩공정을 안정적으로 수행하도록 하는, 음각기판을 구비한 반도체 패키지를 개시한다.

Description

음각기판을 구비한 반도체 패키지 및 이의 제조방법{SEMICONDUCTOR PACKAGE HAVING NEGATIVE PATTERNED SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 음각기판을 구비한 반도체 패키지 및 이의 제조방법에 관한 것으로, 보다 상세하게는 몰딩 레진이 음각기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하고, 음각공간에 몰딩 레진을 충진하여 몰딩공정을 안정적으로 수행하도록 할 수 있는, 음각기판을 구비한 반도체 패키지 및 이의 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는, 하부기판 및/또는 상부기판상에 실장 된 반도체칩, 반도체칩 상에 접착되는 스페이스 역할을 하는 메탈포스트인 전도체, 외부 전기적 신호를 인가하는 리드 프레임, 봉지재로 몰딩 된 패키지 하우징 및 하부기판 및/또는 상부기판 상에 노출되어 형성된 열방출 포스트를 포함하여 구성되며, 패키지 하우징의 몰딩시에, 몰드 금형이 하부기판 및/또는 상부기판의 직립 형성된 열방출 포스트를 피해 각 열방출 금속층의 일부분, 예컨대 테두리만을 눌러 패키지 하우징을 형성하게 된다.
이와 같이, 패키지 하우징을 형성하는 경우, 몰드 금형의 가압이 균일하지 못하고 열방출 금속층을 누르는 압력이 약해서, 열방출 금속층으로 몰딩 레진이 넘쳐 흘러 기판이 오염되고 반도체 패키지의 안정성에 영향을 주게 되는 문제점이 있다.
이에, 몰딩금형이 균일하게 압착하여 몰딩 레진으로 인한 기판의 오염을 방지하고 안정적으로 몰딩을 수행하도록 할 수 있고, 다양한 형상 및 구조의 방열핀을 적용하여 접촉면적을 넓혀 냉각제의 직접 냉각방식에 의해 열전도효율 및 방열효율을 보다 개선할 필요성이 제기된다.
한국 등록특허공보 제10-1920915호 (방열구조를 갖는 반도체 패키지, 2018.11.21. 공고) 한국 등록특허공보 제10-1899788호 (양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법, 2018.11.05. 공고) 한국 등록특허공보 제10-1694657호 (방열 구조를 갖는 반도체 패키지, 2017.01.09. 공고)
본 발명의 사상이 이루고자 하는 기술적 과제는, 몰딩 레진이 음각기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하고, 음각공간에 몰딩 레진을 충진하여 몰딩공정을 안정적으로 수행하도록 할 수 있는, 음각기판을 구비한 반도체 패키지 및 이의 제조방법을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 음각형태로 만입되고 평평한 음각바닥면이 형성된 금속소재의 음각기판; 상기 음각바닥면 상에 위치되는 한 층 이상의 절연층; 상기 절연층 상에 위치하는 금속패턴층; 상기 금속패턴층 상에 실장되는 한 개 이상의 반도체칩; 상기 금속패턴층과 상기 반도체칩을 전기적으로 연결하는 전기적 연결부재; 상기 금속패턴층 상에 직립 형성되어 상기 음각기판으로부터 노출되도록 연장되는 한 개 이상의 터미널단자; 및 상기 음각기판의 음각공간을 채우고, 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며, 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는, 음각기판을 구비한 반도체 패키지를 제공한다.
또한, 상기 음각기판은 Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 합금소재로 이루어질 수 있다.
또한, 상기 음각기판의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리될 수 있다.
또한, 상기 음각기판의 음각깊이는 0.5mm 내지 10mm 범위일 수 있다.
또한, 상기 절연층의 일면, 또는 일면과 타면에 한 층 이상의 금속층이 형성될 수 있다.
또한, 상기 음각기판과 상기 절연층 사이에는 접합부재가 개재되어 상호 접합될 수 있다.
여기서, 상기 접합부재는 Sn을 함유한 솔더이거나, 혹은 Ag 또는 Cu를 함유한 소재일 수 있다.
또한, 상기 절연층은, 상기 음각바닥면에 페이스트 또는 필름상태로 배치되고 경화공정을 거쳐서, 상기 음각기판 상에 형성될 수 있다.
또한, 상기 금속패턴층의 두께는 0.1mm 내지 5mm일 수 있다.
또한, 상기 반도체칩은 전력변환기능을 구비할 수 있다.
또한, 상기 전기적 연결부재는 Au, Al 또는 Cu를 함유한 소재로 이루어질 수 있다.
또한, 상기 몰딩 충진재는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재일 수 있다.
또한, 상기 몰딩 충진재의 두께는 1mm 이상일 수 있다.
또한, 상기 한 개 이상의 터미널단자의 상단은 암나사 형태로 형성될 수 있다.
이때, 상기 외부 전기적 연결부재는 상기 터미널단자의 상단에 볼트체결되는 수나사 형태로 형성되어 상호 전기적으로 연결될 수 있다.
또한, 상기 한 개 이상의 터미널단자의 종단은 프레스핏 핀 형태로 형성되어 상기 외부 전기적 연결부재와 전기적으로 연결될 수 있다.
또한, 상기 음각기판의 하부 표면에는 한 개 이상의 방열핀이 구조적으로 접합될 수 있다.
또한, 상기 음각기판의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판이 구조적으로 접합될 수 있다.
또한, 상기 음각기판의 상부에는 상기 몰딩 충진재의 표면 면적의 50% 이상을 덮는 커버가 형성되고, 상기 터미널단자는 상기 커버를 관통하여 상단으로 노출될 수 있다.
또한, 상기 음각기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 음각기판과 상기 쿨링 시스템 사이의 접합면에는 상기 쿨링 시스템의 냉각제를 수밀시키는 기판접합부재가 형성될 수 있다.
또한, 상기 음각기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 음각기판과 상기 쿨링 시스템은 마찰 교반 용접(friction stir welding)에 의해 접합되어 상기 쿨링 시스템의 냉각제를 수밀시킬 수 있다.
한편, 본 발명의 다른 실시예는, 음각형태로 만입되고 평평한 음각바닥면이 형성된 금속소재의 음각기판을 준비하는 단계; 상기 음각바닥면 상에 한 층 이상의 절연층을 형성하는 단계; 상기 절연층 상에 금속패턴층을 형성하는 단계; 상기 금속패턴층 상에 한 개 이상의 반도체칩을 실장하는 단계; 전기적 연결부재에 의해, 상기 금속패턴층과 상기 반도체칩을 전기적으로 연결하는 단계; 상기 음각기판으로부터 노출되도록 연장되는 한 개 이상의 터미널단자를 상기 금속패턴층 상에 직립 형성하는 단계; 및 몰딩 충진재에 의해, 상기 음각기판의 음각공간을 채우고, 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 일부를 덮도록 몰딩하는 단계;를 포함하며, 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는, 음각기판을 구비한 반도체 패키지 제조방법을 제공한다.
본 발명에 의하면, 몰딩 레진이 음각기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하고, 음각공간에 몰딩 레진을 충진하여 몰딩공정을 안정적으로 수행하도록 할 수 있고, 다양한 형상 및 구조의 방열핀을 통해 냉각제와의 접촉면적을 넓혀 반도체칩의 발열을 효율적으로 냉각하도록 할 수 있다.
도 1은 본 발명의 일 실시예에 의한 음각기판을 구비한 반도체 패키지의 단면구조를 예시한 것이다.
도 2는 도 1의 음각기판을 구비한 반도체 패키지의 평면도를 예시한 것이다.
도 3은 도 1의 음각기판을 구비한 반도체 패키지의 방열핀 구조를 예시한 것이다.
도 4는 도 3의 방열핀 구조의 변형예를 도시한 것이다.
도 5는 도 3의 커버 구조를 예시한 것이다.
도 6은 도 3의 방열핀 구조를 갖는 반도체 패키지와 쿨링 시스템과의 결합구조를 각각 예시한 것이다.
도 7은 본 발명의 다른 실시예에 의한 음각기판을 구비한 반도체 패키지 제조방법의 개략적인 순서도를 예시한 것이다.
이하, 첨부된 도면을 참조로 전술한 특징을 갖는 본 발명의 실시예를 더욱 상세히 설명하고자 한다.
본 발명의 일 실시예에 의한 음각기판을 구비한 반도체 패키지는, 음각형태로 만입되고 평평한 음각바닥면(111)이 형성된 금속소재의 음각기판(110), 음각바닥면(111) 상에 위치되는 한 층 이상의 절연층(120), 절연층(120) 상에 위치하는 금속패턴층(130), 금속패턴층(130) 상에 실장되는 한 개 이상의 반도체칩(140), 금속패턴층(130)과 반도체칩(140)을 전기적으로 연결하는 전기적 연결부재, 금속패턴층(130) 상에 직립 형성되어 음각기판(110)으로부터 노출되도록 연장되는 한 개 이상의 터미널단자(160), 및 음각기판(110)의 음각공간을 채우고, 반도체칩(140)과 전기적 연결부재와 터미널단자(160)의 일부를 덮도록 몰딩되는 몰딩 충진재(170)를 포함하며, 한 개 이상의 터미널단자(160)의 상단은 몰딩 충진재(170) 상부로 노출되어 외부 전기적 연결부재(10)와 전기적으로 접합되어서, 몰딩 레진으로 인한 음각기판(110) 외부의 기판 오염을 방지하고 몰딩공정을 안정적으로 수행하도록 하는 것을 요지로 한다.
이하, 도 1 내지 도 6을 참조하여, 전술한 구성의 음각기판을 구비한 반도체 패키지를 구체적으로 상술하면 다음과 같다.
우선, 음각기판(110)은, 도 1 및 도 2를 참고하면, 금속소재로 이루어져 내부공간은 음각형태로 만입되고 테두리 영역을 일정높이로 형성되고, 내부공간에는 평평한 음각바닥면(111)이 형성된다.
한편, 음각기판(110)은, 전기전도성 또는 열전도성이 양호한, Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 합금소재로 이루어지질 수 있다.
또한, 음각기판(110)의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리되어서 전기전도성 또는 열전도성을 보다 높이도록 할 수도 있다.
또한, 도 1에 도시된 바와 같이, 음각기판(110)의 음각깊이(D)는 0.5mm 내지 10mm 범위일 수 있다.
다음, 절연층(120)은, 도 1을 참고하면, 음각기판(110)의 음각바닥면(111) 상에 위치되는 한 층 이상으로 구성될 수 있고, Al2O3, AlN, Si3N4 또는 SiC의 단일 소재로 이루어지거나, 혹은 Al2O3, AlN, Si3N4 및 SiC 중 어느 하나 이상의 소재를 포함하는 복합 소재로 이루어질 수 있다.
한편, 절연층(120)의 일면, 또는 일면과 타면에 한 층 이상의 금속층(121)이 형성될 수 있고, 음각기판(110)과 절연층(120) 사이에는 접합부재(122)가 개재되어 상호 접합될 수 있다.
여기서, 접합부재(122)는 Sn을 함유한 솔더이거나, Ag 또는 Cu를 함유한 소재(금속소재)일 수 있다.
또한, 절연층(120)은 음각바닥면(111)에 페이스트 또는 필름상태로 배치되고 경화공정을 거쳐서, 음각기판(110) 상에 경화되어 일정 두께로 형성될 수 있다.
다음, 금속패턴층(130)은 절연층(120) 상에 한 층 이상으로 배치되어 반도체칩(140)과 전기적으로 연결된다.
여기서, 금속패턴층(130)의 두께는 0.1mm 내지 5mm일 수 있다.
다음, 한 개 이상의 반도체칩(140)은 금속패턴층(130) 상에 접합층(141)을 개재하여 실장되며, 반도체칩(140)은 전력변환기능을 구비하는 전력용 반도체칩인 IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)를 사용하여, 전력을 변환하거나 제어하는 인버터(inverter), 컨버터(converter) 또는 OBC(On Board Charger) 등의 장치에 적용될 수 있다.
다음, 전기적 연결부재는 금속패턴층(130)과 반도체칩(140)을, 및/또는 반도체칩(140) 간을 전기적으로 연결하며, 와이어(151)이거나, 면접합 방식의 전도성 클립(152)일 수 있다.
여기서, 전기적 연결부재(151,152)는 전기전도성이 양호한 Au, Al 또는 Cu를 함유한 소재(금속소재)로 이루어질 수 있다.
다음, 한 개 이상의 터미널단자(160)는 금속패턴층(130) 상에 접합층(161)을 개재하여 포스트형태로 직립 형성되어 음각기판(110)으로부터 외부로 노출되도록 연장되어 외부 전기적 신호를 인가받도록 형성된다.
한편, 도 2에 도시된 바와 같이, 한 개 이상의 터미널단자(160)의 상단은 암나사 형태(A)로 형성될 수 있고, 외부 전기적 연결부재(10)는 터미널단자(160)의 상단에 볼트체결되는 수나사 형태(B)로 형성되어, 상호 체결되어서 전기적으로 연결될 수 있다.
또는, 도시되지는 않았으나, 한 개 이상의 터미널단자(160)의 종단은 프레스핏 핀(press fit pin) 형태로 형성되어 프레스에 의해 가압되어 외부 전기적 연결부재와 전기적으로 연결될 수도 있다.
다음, 몰딩 충진재(170)는 EMC, PBT 또는 PPS 소재로 형성되어 음각기판(110)의 음각공간을 채우고, 반도체칩(140)과 전기적 연결부재(151,152)와 터미널단자(160)의 일부를 덮어 절연시키고 내부회로의 일부를 감싸서 보호하도록 몰딩된다.
바람직하게는, 몰딩 충진재(170)는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재일 수 있고, 몰딩 충진재(170)의 두께는 1mm 이상일 수 있다.
여기서, 도 1 및 도 2에 도시된 바와 같이, 한 개 이상의 터미널단자(160)의 상단은 몰딩 충진재(170) 상부로 노출되어 외부 전기적 연결부재(10)와 전기적으로 접합되도록 할 수 있다.
한편, 도 3에 도시된 바와 같이, 음각기판(110)의 하부 표면에는 한 개 이상의 방열핀(112)이 구조적으로 접합되어서, 음각기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(140)의 동작 신뢰성을 확보할 수 있다.
여기서, 방열핀(112)은 원형 기둥, 타원형 기둥 또는 다각형 기둥 등 다양한 형상으로 형성될 수 있고, 스크린 마스크 또는 스텐실(stencil) 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 음각기판(110)에 직접 프린팅하고 열경화시켜서, 별도의 접착층없이, 음각기판(110)과 방열핀(112)이 상호 직접 접합되어 결합된 구조로 형성될 수 있다.
또한, 방열핀(112)은 열전도율이 양호한 금속으로 형성되거나, 열전도율이 양호한 금속성분을 40% 이상 함유할 수 있고, 음각기판(110)과 동일 소재로 이루어질 수도 있다.
또는, 도 4에 도시된 바와 같이, 음각기판(110)의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판(113)이 초음파용접방식에 의해 구조적으로 접합되어서, 음각기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(140)의 동작 신뢰성을 확보할 수도 있다.
또한, 도 5에 도시된 바와 같이, 음각기판(110)의 상부에는 몰딩 충진재(170)의 표면 면적의 50% 이상을 덮는 커버(180)가 형성되어 몰딩 충진재(170)의 손상을 방지하도록 하고, 터미널단자(160)는 커버(180)를 관통하여 상단으로 노출되어서 외부 전기적 연결부재(10)와 전기적으로 연결될 수 있고, 음각기판(110)의 하부 표면에는 한 개 이상의 방열핀(112)이 구조적으로 접합될 수 있다.
또한, 도 6의 (a)를 참고하면, 음각기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 음각기판(110)의 하부와 쿨링 시스템(190)의 상부 사이의 접합면에는 쿨링 시스템(190)의 냉각제를 수밀시키는 오일링 또는 접착제(접착재)의 기판접합부재(191)가 형성되어서, 냉각제에 의해 방열핀(112)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
또는, 도 6의 (b)를 참고하면, 음각기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 음각기판(110)의 하부와 쿨링 시스템(190)의 상부홈(192)은 음각기판(110)의 하단 스커트(114)에 마찰 교반 용접(friction stir welding; FSW)에 의해 상호 접합되어 쿨링 시스템(190)의 냉각제를 수밀시키도록 형성되어서, 냉각제에 의해 방열핀(112)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
여기서, 냉각제가 방열핀(112)와 직접 접촉하도록 하여 냉각제와의 접촉 면적을 높여 방열효율을 향상시킬 수 있으며, 냉각제는 냉각수, 냉매유체, 냉매가스 또는 공기를 포함할 수 있으며, 이에 한정되는 것은 아니고, 냉기를 포함하는 모든 종류의 냉매를 포함할 수 있다. 또한, 냉각 방식은 수냉 방식 또는 공냉 방식일 수 있다.
도 7은 본 발명의 다른 실시예에 의한 음각기판을 구비한 반도체 패키지 제조방법의 개략적인 순서도를 예시한 것으로, 이를 참조하여 상술하면 다음과 같다.
우선, 음각형태로 만입되고 평평한 음각바닥면(111)이 형성된 금속소재의 음각기판(110)을 준비한다(S110).
다음, 음각바닥면(111) 상에 한 층 이상의 절연층(120)을 형성한다(S120).
다음, 절연층(120) 상에 금속패턴층(130)을 형성한다(S130).
다음, 금속패턴층(130) 상에 한 개 이상의 반도체칩(140)을 실장한다(S140).
다음, 전기적 연결부재에 의해, 금속패턴층(130)과 반도체칩(140)을 전기적으로 연결한다(S150).
다음, 음각기판(110)으로부터 노출되도록 연장되는 한 개 이상의 터미널단자(160)를 금속패턴층(130) 상에 직립 형성한다(S160).
이후, 몰딩 충진재(170)에 의해, 음각기판(110)의 음각공간을 채우고, 반도체칩(140)과 전기적 연결부재와 터미널단자(160)의 일부를 덮도록 몰딩한다(S170).
이에, 한 개 이상의 터미널단자(160)의 상단은 몰딩 충진재(170) 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는 반도체 패키지 제조방법을 제공하여서, 몰딩 레진으로 인한 음각기판(110) 외부의 기판 오염을 방지하고 몰딩공정을 안정적으로 수행하도록 할 수 있다.
이때, 음각기판(110)의 음각깊이는 0.5mm 내지 10mm 범위일 수 있다.
또한, 도 2에 도시된 바와 같이, 한 개 이상의 터미널단자(160)의 상단은 암나사 형태(A)로 형성될 수 있고, 외부 전기적 연결부재(10)는 터미널단자(160)의 상단에 볼트체결되는 수나사 형태(B)로 형성되어, 상호 체결되어서 전기적으로 연결될 수 있다.
또는, 도시되지는 않았으나, 한 개 이상의 터미널단자(160)의 종단은 프레스핏 핀(press fit pin) 형태로 형성되어 프레스에 의해 가압되어 외부 전기적 연결부재와 전기적으로 연결될 수도 있다.
따라서, 전술한 바와 같은 음각기판을 구비한 반도체 패키지 및 이의 제조방법의 구성에 의해서, 몰딩 레진이 음각기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하고, 음각공간에 몰딩 레진을 충진하여 몰딩공정을 안정적으로 수행하도록 할 수 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
110 : 음각기판 111 : 음각바닥면
112 : 방열핀 113 : 웨이브 형상의 금속판
114 : 하단 스커트 120 : 절연층
121 : 금속층 122 : 접합부재
130 : 금속패턴층 140 : 반도체칩
141 : 접합층 151 : 와이어
152 : 전도성 클립 160 : 터미널단자
161 : 접합층 ` 170 : 몰딩 충진재
180 : 커버 190 : 쿨링 시스템
191 : 기판접합부재 192 : 상부홈
10 : 외부 전기적 연결부재

Claims (22)

  1. 음각형태로 만입되고 평평한 음각바닥면이 형성된 금속소재의 음각기판;
    상기 음각바닥면 상에 위치되는 한 층 이상의 절연층;
    상기 절연층 상에 위치하는 금속패턴층;
    상기 금속패턴층 상에 실장되는 한 개 이상의 반도체칩;
    상기 금속패턴층과 상기 반도체칩을 전기적으로 연결하는 전기적 연결부재;
    상기 금속패턴층 상에 직립 형성되어 상기 음각기판으로부터 노출되도록 연장되는 한 개 이상의 터미널단자; 및
    상기 음각기판의 음각공간을 채우고, 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며,
    상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는,
    음각기판을 구비한 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 음각기판은 Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 합금소재로 이루어지는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 음각기판의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 음각기판의 음각깊이는 0.5mm 내지 10mm 범위인 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 절연층의 일면, 또는 일면과 타면에 한 층 이상의 금속층이 형성되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 음각기판과 상기 절연층 사이에는 접합부재가 개재되어 상호 접합되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 접합부재는 Sn을 함유한 솔더이거나, 혹은 Ag 또는 Cu를 함유한 소재인 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 절연층은, 상기 음각바닥면에 페이스트 또는 필름상태로 배치되고 경화공정을 거쳐서, 상기 음각기판 상에 형성되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 금속패턴층의 두께는 0.1mm 내지 5mm인 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 반도체칩은 전력변환기능을 구비하는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 전기적 연결부재는 Au, Al 또는 Cu를 함유한 소재로 이루어지는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 몰딩 충진재는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재인 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 몰딩 충진재의 두께는 1mm 이상인 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 한 개 이상의 터미널단자의 상단은 암나사 형태로 형성되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  15. 제 14 항에 있어서,
    상기 외부 전기적 연결부재는 상기 터미널단자의 상단에 볼트체결되는 수나사 형태로 형성되어 상호 전기적으로 연결되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  16. 제 1 항에 있어서,
    상기 한 개 이상의 터미널단자의 종단은 프레스핏 핀 형태로 형성되어 상기 외부 전기적 연결부재와 전기적으로 연결되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  17. 제 1 항에 있어서,
    상기 음각기판의 하부 표면에는 한 개 이상의 방열핀이 구조적으로 접합되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  18. 제 1 항에 있어서,
    상기 음각기판의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판이 구조적으로 접합되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  19. 제 1 항에 있어서,
    상기 음각기판의 상부에는 상기 몰딩 충진재의 표면 면적의 50% 이상을 덮는 커버가 형성되고, 상기 터미널단자는 상기 커버를 관통하여 상단으로 노출되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  20. 제 1 항에 있어서,
    상기 음각기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 음각기판과 상기 쿨링 시스템 사이의 접합면에는 상기 쿨링 시스템의 냉각제를 수밀시키는 기판접합부재가 형성되는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  21. 제 1 항에 있어서,
    상기 음각기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 음각기판과 상기 쿨링 시스템은 마찰 교반 용접(friction stir welding)에 의해 접합되어 상기 쿨링 시스템의 냉각제를 수밀시키는 것을 특징으로 하는,
    음각기판을 구비한 반도체 패키지.
  22. 음각형태로 만입되고 평평한 음각바닥면이 형성된 금속소재의 음각기판을 준비하는 단계;
    상기 음각바닥면 상에 한 층 이상의 절연층을 형성하는 단계;
    상기 절연층 상에 금속패턴층을 형성하는 단계;
    상기 금속패턴층 상에 한 개 이상의 반도체칩을 실장하는 단계;
    전기적 연결부재에 의해, 상기 금속패턴층과 상기 반도체칩을 전기적으로 연결하는 단계;
    상기 음각기판으로부터 노출되도록 연장되는 한 개 이상의 터미널단자를 상기 금속패턴층 상에 직립 형성하는 단계; 및
    몰딩 충진재에 의해, 상기 음각기판의 음각공간을 채우고, 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 일부를 덮도록 몰딩하는 단계;를 포함하며,
    상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는,
    음각기판을 구비한 반도체 패키지 제조방법.
KR1020220028659A 2022-03-07 2022-03-07 음각기판을 구비한 반도체 패키지 및 이의 제조방법 KR102603439B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220028659A KR102603439B1 (ko) 2022-03-07 2022-03-07 음각기판을 구비한 반도체 패키지 및 이의 제조방법
US18/074,512 US20230282566A1 (en) 2022-03-07 2022-12-05 Semiconductor package having negative patterned substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220028659A KR102603439B1 (ko) 2022-03-07 2022-03-07 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20230131998A true KR20230131998A (ko) 2023-09-15
KR102603439B1 KR102603439B1 (ko) 2023-11-20

Family

ID=87849894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220028659A KR102603439B1 (ko) 2022-03-07 2022-03-07 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20230282566A1 (ko)
KR (1) KR102603439B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209356A (ja) * 1996-11-25 1998-08-07 Denso Corp 沸騰冷却装置
JP2010067650A (ja) * 2008-09-09 2010-03-25 Sharp Corp 半導体装置、その半導体装置の製造方法及びパワーモジュール
KR20150046962A (ko) * 2013-10-23 2015-05-04 삼성전기주식회사 전력 모듈 패키지
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
KR101694657B1 (ko) 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
US20170064808A1 (en) * 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
KR101899788B1 (ko) 2017-02-22 2018-11-05 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
KR101920915B1 (ko) 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
KR101942812B1 (ko) * 2017-07-18 2019-01-29 제엠제코(주) 프레스핏 핀 및 이를 포함하는 반도체 패키지
JP2019140233A (ja) * 2018-02-09 2019-08-22 三菱電機株式会社 パワーモジュールおよび電力変換装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209356A (ja) * 1996-11-25 1998-08-07 Denso Corp 沸騰冷却装置
JP2010067650A (ja) * 2008-09-09 2010-03-25 Sharp Corp 半導体装置、その半導体装置の製造方法及びパワーモジュール
KR20150046962A (ko) * 2013-10-23 2015-05-04 삼성전기주식회사 전력 모듈 패키지
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
US20170064808A1 (en) * 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
KR101694657B1 (ko) 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
KR101899788B1 (ko) 2017-02-22 2018-11-05 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
KR101920915B1 (ko) 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
KR101942812B1 (ko) * 2017-07-18 2019-01-29 제엠제코(주) 프레스핏 핀 및 이를 포함하는 반도체 패키지
JP2019140233A (ja) * 2018-02-09 2019-08-22 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
US20230282566A1 (en) 2023-09-07
KR102603439B1 (ko) 2023-11-20

Similar Documents

Publication Publication Date Title
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
JP5061717B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4438489B2 (ja) 半導体装置
US10971431B2 (en) Semiconductor device, cooling module, power converting device, and electric vehicle
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US11776867B2 (en) Chip package
JP2006134990A (ja) 半導体装置
JP2003264265A (ja) 電力用半導体装置
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
JP2002314038A (ja) パワー半導体モジュール
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP6150866B2 (ja) 電力半導体装置
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JPH11214612A (ja) パワー半導体モジュール
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
KR102536643B1 (ko) 반도체 패키지
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法
JP4861200B2 (ja) パワーモジュール
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
CN219553614U (zh) 一种半导体电路和散热器
US11450623B2 (en) Semiconductor device
JP2010141034A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant