JP7367309B2 - 半導体モジュール、半導体装置及び半導体装置の製造方法 - Google Patents

半導体モジュール、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7367309B2
JP7367309B2 JP2019021595A JP2019021595A JP7367309B2 JP 7367309 B2 JP7367309 B2 JP 7367309B2 JP 2019021595 A JP2019021595 A JP 2019021595A JP 2019021595 A JP2019021595 A JP 2019021595A JP 7367309 B2 JP7367309 B2 JP 7367309B2
Authority
JP
Japan
Prior art keywords
convex portion
semiconductor
semiconductor element
semiconductor device
cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019021595A
Other languages
English (en)
Other versions
JP2020129605A (ja
Inventor
まい 齊藤
元人 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019021595A priority Critical patent/JP7367309B2/ja
Publication of JP2020129605A publication Critical patent/JP2020129605A/ja
Application granted granted Critical
Publication of JP7367309B2 publication Critical patent/JP7367309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体モジュール、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
例えば、特許文献1に記載のパワーモジュールでは、放熱部材の上面にセラミック回路基板が実装され、セラミック回路基板の上面に半導体素子が実装される。セラミック回路基板は、セラミック基板の上面に金属回路板を形成し、セラミック基板の下面に金属板を形成して構成される。金属板の下面には所定箇所に溝が形成されている。セラミック回路基板は、金属板と放熱部材との間にグリース状の伝熱性組成物を介在させて接合される。
また、特許文献2に記載の電子機器では、放熱体の上面にシリコングリースを介して金属基板が配置される。金属基板は、コアの上面に絶縁層を形成して構成され、絶縁層の表面には回路パターンが形成される。当該回路パターン上に、発熱部品として例えばパワーMOS素子が実装される。放熱体とコアとの間には、凹凸形状によって隙間が形成されており、当該隙間は上記したシリコングリースが充填されている。また、金属基板は、上面からねじによって放熱体に締め付け固定される。
特開2003-283063号公報 特開2007-243109号公報
ところで、半導体モジュールと冷却器との間に充填されるグリースは、装置使用時のポンプアウトや経年劣化により、放熱性が低下してしまうおそれがあった。そのため、半導体モジュールと冷却器とを接合材で接合することが望まれていた。一方で、半導体素子が実装された絶縁回路基板を、放熱板や放熱材を介して冷却器等の放熱部材に接合する場合、接合面全体に一定の単位面積当たりの荷重が必要であった。このため、半導体素子に大きな荷重が加わることで、半導体素子が破損してしまうおそれがあった。
本発明はかかる点に鑑みてなされたものであり、接合時の荷重を小さくして半導体素子の破損を防止することができる半導体モジュール、半導体装置及び半導体装置の製造方法を提供することを目的の1つとする。
本発明の一態様の半導体モジュールは、絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、前記第1金属層の上面に配置される半導体素子と、前記第2金属層の下面に配置される放熱板と、を備え、前記放熱板の下面には、前記半導体素子の直下に対応する箇所に凸部が形成されていることを特徴とする。
本発明によれば、接合時の荷重を小さくして半導体素子の破損を防止することができる。
本実施の形態に係る半導体装置の一例を示す模式図である。 図1に示す半導体装置の部分拡大図である。 変形例に係る半導体装置を示す断面模式図である。 他の変形例に係る半導体モジュールを下面から見た平面図である。 他の変形例に係る半導体モジュールを下面から見た平面図である。 凸部の形成範囲を示す平面模式図である。
以下、本発明を適用可能な半導体装置について説明する。図1は、本実施の形態に係る半導体装置100の一例を示す模式図である。図1Aは半導体装置100の断面模式図であり、図1Bは半導体モジュール1をベース板12の下面からみた平面図である。図2は、図1に示す半導体装置100の部分拡大図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。本明細書において、平面視は、絶縁回路基板に垂直な方向から半導体装置をみた場合を意味する。
半導体装置100は、例えばパワーモジュール等の電力変換装置に適用されるものである。図1に示すように、半導体モジュール1を接合材10で冷却器11に接合して構成される。半導体モジュール1は、放熱板であるベース板12と、ベース板12の上面に配置される絶縁回路基板2と、絶縁回路基板2の上面に配置される半導体素子3と、絶縁回路基板2及び半導体素子3の周囲を囲むケース13と、を含んで構成される。
冷却器11は、例えばヒートシンク、放熱フィンや水冷ジャケットで構成され、平面視方形状を有している。冷却器11は、上面に半導体モジュール1が接合される平滑な接合面を有している。冷却器11は、銅やアルミニウム等の金属、またはこれらを1種以上含む合金によって形成されており、表面に例えばメッキ処理が施されている。
ベース板12は、放熱板として機能し、銅等の金属板の表面にメッキ処理を施して、例えば平面視矩形状を有している。ベース板12は、上面に絶縁回路基板2が接合される平滑な接合面を有している。詳細は後述するが、ベース板12の下面には所定箇所に凸部12aが形成されており、当該凸部12aが接合材10を介して冷却器11の上面に接合される。接合材10については後述する。
絶縁回路基板2は、金属層と絶縁層とを積層して構成され、ベース板12の上面より小さい平面視矩形状に形成される。具体的に絶縁回路基板2は、上面(一方の面)と上面と反対側の下面(他方の面)を備える絶縁板20と、絶縁板20の上面に形成される第1金属層21と、絶縁板20の下面に形成される第2金属層22と、を有している。絶縁板20、第1金属層21及び第2金属層22の厚みは、同じであってもよく、それぞれが異なっていてもよい。
絶縁板20は、セラミック等の絶縁体で形成され、第1金属層21及び第2金属層22は、例えば銅箔で形成される。第1金属層21は、半導体素子と電気的に接続される回路層を構成する。第1金属層21は、平面を有しており、絶縁板20の上面に所定の回路パターンを配置して構成される。具体的に第1金属層21の外縁部は、絶縁板20の外縁部よりも僅かに内側に位置している。
第2金属層22は、平面を有しており、絶縁板20の下面の略全体を覆う平面視矩形状を有している。具体的に第2金属層22の外縁部は、絶縁板20の外縁部よりも僅かに内側に位置している。絶縁回路基板2の第2金属層22の下面は、ベース板12の上面に接合されている。
このように構成される絶縁回路基板2は、例えば、DCB(Direct Copper Bonding)基板やAMB(Active Metal Brazing)基板で形成される。また、絶縁板20は、アルミナ(Al)、窒化アルミニウム(AlN)、窒化珪素(Si)等のセラミックス材料を用いて形成されてもよい。絶縁回路基板2は、例えばベース板12の上面中央に配置されている。
絶縁回路基板2の第1金属層21の上面には、半導体素子3が配置されている。半導体素子3は、例えばシリコン(Si)、炭化けい素(SiC)等の半導体基板によって形成される。半導体素子3は例えば平面視矩形状(方形状)である。半導体素子3は、第1金属層21上の略中央に3つ配置されている。半導体素子3は、それぞれ半田S等の接合材を介して第1金属層21上に配置される。これにより、半導体素子3は、第1金属層21と電気的に接続される。なお、半導体素子3の個数や配置箇所は、これに限定されず、適宜変更が可能である。
なお、半導体素子3としては、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子、FWD(Free Wheeling Diode)等のダイオードが用いられる。また、半導体素子3として、IGBTとFWDを一体化したRC(Reverse Conducting)-IGBT、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)-IGBT等が用いられてもよい。
ケース13は、絶縁回路基板2及び半導体素子3を収容する筐体であり、ベース板12と略同じ平面視矩形状に形成される。ケース13は、絶縁回路基板2の外周側を囲う環状壁部13aと、絶縁回路基板2及び半導体素子3の上方を覆う蓋部13bと、によって構成され、例えば合成樹脂によって形成される。ケース13は、環状壁部13aの下面をベース板12の上面に対向させ、例えば接着剤(不図示)を介して接着される。
環状壁部13aは、絶縁回路基板2及び半導体素子3の周囲に配置され、後述する封止樹脂15が充填される空間を規定する。環状壁部13aは、ベース板12の外形に対応した平面視四角環状に形成され、絶縁回路基板2の厚み方向(鉛直方向)に立ち上がっている。環状壁部13aの四角環形状を規定する各辺には、外部端子14が埋め込まれている。外部端子14は、断面視L字状に形成され、一端が環状壁部13aの内壁面から突出する一方、他端が環状壁部13aの上面から突出している。外部端子14は、ケース13に対して例えばインサート成形により一体化されている。
3つの半導体素子3は、配線部材Wによって電気的に接続される。また、一部の半導体素子3は、配線部材Wを介して一方の外部端子14に電気的に接続される。更に他方の外部端子14は、配線部材Wを介して第1金属層に電気的に接続される。
なお、上記した各配線部材Wには、導体ワイヤが用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか1つ又はそれらの組み合わせを用いることができる。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンやリードフレームを用いることができる。
環状壁部13aにより画定されるケース13の内部空間は、封止樹脂15によって封止される。具体的に封止樹脂15は、ケース13の内側で絶縁回路基板2、半導体素子3、配線部材W、及び外部端子14の一部を封止する。封止樹脂15には、エポキシ樹脂やシリコーンゲルを用いることができる。封止樹脂15は、上記した配線部材Wが埋まる高さまでケース13内に充填される。封止樹脂15が充填された後、封止樹脂15の上方に蓋部13bが取り付けられる。
ところで、上記のような半導体モジュール1を冷却器11に接合する場合、接合材10として例えば焼結材、樹脂接着剤、接着シート等が用いられる。このような接合材10を用いて半導体モジュール1を冷却器11に接合する場合、ある程度の加圧力(単位面積当たりの荷重)を必要とする。
当該加圧力は、半導体モジュール1と接合対象(上記の例であれば冷却器11)との接触面積に比例して大きくなる。すなわち、半導体モジュール1と冷却器11との接合面全体で所定の加圧力を確保するためには、半導体モジュール1により大きな荷重をかける必要がある。この結果、半導体モジュール1を構成する各種部品に必要以上の荷重が加わり、破損してしまうおそれがあった。一方で、半導体モジュール1と冷却器11との接合箇所を小さくすると、半導体モジュール1の放熱が阻害され、半導体素子3が破壊してしまうおそがあった。
そこで、本件発明者等は、半導体モジュール1において冷却が必要な箇所と、その接合面の面積に着目して本発明に想到した。具体的に本実施の形態では、第2金属層22の下面に配置されるベース板12の下面に半導体素子3に対応する箇所に凸部12aが形成されている。より詳細には、図1A及び図2に示すように、凸部12aは、各半導体素子3の直下においてベース板12の下面から下方に向かって所定厚みで突出している。
本実施の形態では、各凸部12aの下面に当該凸部12aに相補形状の接合材10を配置し、接合材10を介して半導体モジュール1(凸部12a)を冷却器11の上面に接合する構成としている。また、凸部12aの外側において、ベース板12の下面と冷却器11の上面との間には、空隙が形成されている。
この構成によれば、凸部12aのみで半導体モジュール1を冷却器11に接合し、凸部12aの外側に空隙が形成されたことで、ベース板12と冷却器11との接合面の面積(接触面積)をベース板12の全面に対して小さくすることが可能である。この結果、接合時の荷重を極力小さくして半導体素子3やその周辺構成の破損を防止することができる。また、半導体モジュール1の中で比較的発熱する半導体素子3の直下に凸部12aを設け、平面視で半導体素子3に重なるように凸部12aを配置したことで、凸部12aを介して半導体素子3の熱を効果的に冷却器11に放出することが可能である。よって、放熱性が阻害されることもない。
また、図1Bに示すように、凸部12aは、平面視において半導体素子3の形状に対応した方形状を有している。凸部12aは、半導体素子3の直下の領域を全て含み、半導体素子3と同じ面積か、それより大きい面積を有している。凸部12aの面積は、半導体素子3の面積以上で、図6に示す範囲R内であることが好ましい。
図6は、凸部の形成範囲を示す平面模式図である。図6に示すように、凸部12aの面積は、半導体素子3の面積以上で、半導体素子3の外縁部から外側へ所定距離Cだけ離れた範囲R内に収まることが好ましい。具体的に範囲Rは、半導体素子3の各辺から所定距離Cだけ離れた矩形領域と、半導体素子3の各角部から所定距離C(半径C)だけ離れた扇形領域とによって形成される。なお、所定距離Cは、下式によって定められる。
C=√3×(絶縁回路基板2の厚さ+凸部12aの位置におけるベース板12の厚さ) (式)
ここで、凸部12aの位置におけるベース板12の厚さとは、凸部12aを含むベース板12の厚みを表している。
この構成によれば、半導体素子3から下方に向かって熱が伝達する際に、半導体素子3の外周側に熱が拡がるように伝わっても、半導体素子3の外周側にはみ出た凸部12aを介して冷却器11に熱を伝達(放熱)することができるため、放熱性を確保することが可能である。
また、図1A及び図1Bに示すように、半導体素子3の直下に形成された凸部12aの周囲の空隙は、別の凸部で囲われず、ベース板12の外周まで広がっている。この構成によれば、接合時の荷重を凸部12aに効率的に加えることができ、半導体素子3の熱を効果的に放出でき、半導体素子3やその周辺構成の破損をより防止することができる。更に、凸部12aは、半導体素子3の直下に対応する位置にのみ形成されている。この構成によれば、半導体素子3の熱を効果的に放出できると共に、接合時の荷重を最低限に抑えることができ、半導体素子3やその周辺構成の破損をより防止することができる。
また、図2に示すように、凸部12の外周縁には、下方に向かうに従って内側に傾斜する傾斜部12bが形成されている。この構成によれば、凸部12aを例えばエッチング等によって形成する場合、エッチング深さを厳密にコントロールする必要がないため、凸部12aを容易に形成することが可能である。
なお、凸部12aは、エッチングに限らず、凸部12aに相当する厚みの金属板をベース板12の下面に貼り付けて形成してもよい。また、傾斜部12bが設けられたことで、接合部に生じる応力を小さくすることが可能である。接合部には、半導体モジュール1の取付けや、装置駆動時の温度変化等で応力が生じ得る。接合部に過剰な応力が生じると、接合部にクラックが生じ、放熱性が低下して半導体モジュール1が破壊するおそれがあるため、接合部に生じる応力を傾斜部12bで軽減することで半導体モジュール1の破損を防止することが可能である。
また、本実施の形態において、接合材10は、焼結材や種々の接着剤を用いることが可能である。例えば、銀等の金属ナノ粒子焼結剤を接合材10として用いることができる。金属ナノ粒子焼結剤は、熱伝導率が高く、ベース板12及び冷却器11間の熱伝導を効果的に実施できるためである。金属ナノ粒子焼結剤を用いた加圧接合プロセスは、例えば、(1)焼結材塗布工程、(2)溶媒揮発工程、(3)加圧加熱工程をこの順に経て構成される。(1)焼結材塗布工程においては、金属ナノ粒子と溶媒が混合された焼結材が接合面(冷却器11の上面)上に塗布される。(2)溶媒揮発工程では、乾燥等により溶媒を揮発させ、接合面上に金属ナノ粒子だけが残った状態にする。(3)加圧加熱工程では、(2)の金属ナノ粒子上に接合対象となるベース板12(凸部12a)を配置し、加熱しながら凸部12aを下方(冷却器11)に向けて加圧し押し付ける。この結果、金属ナノ粒子同士が密着して固化し、ベース板12と冷却器11が接合された状態となる。
また、接合材10が、ペースト状の接着剤であってよい。例えば、エポキシ樹脂やシリコーン樹脂などのベース樹脂に、銅、アルミニウム、銀、ニッケルなどの金属あるいは酸化ケイ素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化硼素、炭化ケイ素、炭化硼素等のフィラーを加えたものを用いることができる。ペースト状の接着剤の場合、接合材10は、比較的流動性が小さいことが好ましい。接合材10は、25℃における粘度が300~1000Pa・Sであることが好ましい。この粘度の範囲では、加圧しても凸部12aと冷却器11との間に所定厚みで接合材10が介在可能であり、半導体モジュール1と冷却器11との接合性を確保することが可能なためである。また、接合材10の配置方法は、ペースト状の接合材10を、接合箇所にディスペンサで塗布してもよいし、接合箇所に対応したマスク上でスキージ等により引き延ばして塗布してもよい。
なお、接合材10は、シート状の接着剤であってもよい。シート状の接合材10の場合、予めシート状の接合材10を所定の大きさにカットした状態で接合箇所に配置してもよく、簡便に接合材10を凸部12の面積に対応させることができる。そのため、接合材10の使用量を接合箇所にのみ限定しやすく、接合材10のコストを低減することが可能である。なお、シート状の接合材10の場合、加圧しても凸部12aと冷却器11との間で流動し難く、接着するためにはある程度の加圧力が必要となるため、本発明による効果が大きい。
なお、接合時の加圧力は、半導体素子3等の半導体モジュール1を構成する部品を破損しない程度に調整されることが好ましい。また、上記した各種の接合材10は、加圧加熱工程を経た後、固化することでベース板12と冷却器11が接合された状態となる。
次に図3を参照して変形例について説明する。図3は、変形例に係る半導体装置100を示す断面模式図である。上記した実施の形態では、半導体モジュール1がベース板12を備え、ベース板12に凸部12aが形成される場合について説明した。図3に示す変形例では、半導体モジュール1がベース板12を備えず、絶縁回路基板2が直接接合材10を介して冷却器11に接合される、いわゆる銅ベースレス構成について説明する。図3では、主の相違点のみ説明し、既出の共通する構成については適宜説明を省略する。
図3に示すように、変形例では、第2金属層22の下面に半導体素子3に対応する箇所に凸部22aが形成されている。凸部22aは、各半導体素子3の直下においてベース板12の下面から下方に向かって所定厚みで突出している。
変形例では、各凸部22aの下面に当該凸部22aに相補形状の接合材10を配置し、接合材10を介して半導体モジュール1(凸部22a)を冷却器11の上面に接合する構成としている。また、凸部22aの外側において、第2金属層22の下面と冷却器11の上面との間には、空隙が形成されている。
この構成によれば、凸部22aのみで半導体モジュール1を冷却器11に接合し、凸部12aの外側に空隙が形成されたことで、第2金属層22と冷却器11との接合面の面積(接触面積)を第2金属層22の全面に対して小さくすることが可能である。この結果、接合時の荷重を極力小さくして半導体素子3やその周辺構成の破損を防止することができる。また、半導体モジュール1の中で比較的発熱する半導体素子3の直下に凸部22aを設け、平面視で半導体素子3に重なるように凸部22aを配置したことで、凸部22aを介して半導体素子3の熱を効果的に冷却器11に放出することが可能である。よって、放熱性が阻害されることもない。
また、凸部22aは、半導体素子3の平面視における面積より大きい面積を有している。この構成によれば、半導体素子3から下方に向かって熱が伝達する際に、半導体素子3の外周側に熱が拡がるように伝わっても、半導体素子3の外周側にはみ出た凸部22aを介して冷却器11に熱を伝達(放熱)することができるため、放熱性を確保することが可能である。また、凸部12の外周縁には、下方に向かうに従って内側に傾斜する傾斜部22bが形成されている。図3に示す傾斜部22bによっても、図2に示す傾斜部12bと同じ効果を得ることができる。
このように、図3に示す変形例においても、比較的発熱する半導体素子3に対応する箇所にのみ凸部22aを設けたことで、接合面積を極力小さくすることができ、接合時の荷重を小さくして半導体素子3やその周辺構成の破損を防止することができる。その他、図1、2に示す実施の形態と同じ作用効果を得ることが可能である。
また、上記実施の形態では、第1金属層21に半導体素子3を3つ配置する構成としたが、この構成に限定されない。半導体素子3の数は、1つでも3つ以上であってもよい。
また、上記実施の形態では、1つの凸部12a(22a)に対して1つの半導体素子3を配置する構成としたが、この構成に限定されない。1つの凸部に対して複数の半導体素子3が配置されてもよい。
また、上記実施の形態では、半導体素子3が平面視方形状に形成される構成としたが、この構成に限定されない。半導体素子は、矩形以外の多角形状に形成されてもよい。凸部の形状も同様に変更が可能である。
また、上記実施の形態では、凸部の外周縁に下方に向かうに従って内側に傾斜する傾斜部が形成される構成としたが、この構成に限定されない。傾斜部は、下方に向かうに従って外側に傾斜してもよく、必ずしも傾斜部は設けられなくてもよい。なお、傾斜部は、内側傾斜及び外側傾斜のいずれの場合であっても、断面視における長さ(図2又は図3に示す傾斜部の長さ)が凸部の厚さの1.13倍以上2倍以下であることが好ましい。傾斜部の長さが上記範囲にあることで、接合部に生じる応力をより効果的に小さくすることが可能である。
また、上記実施の形態では、半導体素子3に対応して凸部を設ける場合について説明したが、この構成に限定されない。凸部を設けずに、半導体素子3に対応する箇所にのみ接合材10を配置しても、上記と同じ作用効果を得ることが可能である。この場合、接合材の配置箇所のみの変更で既存の構成をそのまま活用することができ、設計工数を削減することが可能である。
また、上記実施の形態では、半導体モジュール1の接合対象として、冷却器10を例にして説明したが、この構成に限定されない。半導体モジュール1を冷却器10以外の他の構成に接合してもよい。
また、上記実施の形態では、半導体素子3をベース板12及び/又は絶縁回路基板2の略中央に配置し、半導体素子3の直下に対応する箇所にのみ凸部を配置する構成としたが、この構成に限定されない。半導体素子3の配置する、配置箇所は適宜変更が可能である。
複数の半導体素子3がベース板12(絶縁回路基板2)の略中央に配置されていなくもよい。例えば、図4に示すように、半導体素子3は、絶縁回路基板の中央より一端側に偏って配置されてもよい。この場合、半導体素子3の直下に対応する位置に配置される凸部12a(22a)とは別に、第2凸部12c(22c)を形成してもよい。第2凸部12c(22c)は、ベース板12(絶縁回路基板2)の中央より他端側に配置される。第2凸部12c(22c)は、半導体モジュール1(ベース板12及び/又は絶縁回路基板2)の重心調整用に配置されるものであり、半導体素子3の直下に対応する箇所には配置されていない。好ましくは、一つ又は複数の半導体素子3の直下に対応する位置に配置される凸部12a(22a)及び重心調整用に配置される第2凸部12c(22c)の重心と、凸部12a(22a)及び第2凸部12c(22c)を含まないベース板12(絶縁回路基板2)の重心Gとが略一致して配置される構成である。すなわち、第2凸部12c(22c)は、ベース板12(絶縁回路基板2)全体の重心が複数の半導体素子3を含む半導体モジュール1全体の重心に略一致するように配置されることが好ましい。この場合、半導体モジュール1を接合する際の重心位置が一端側に偏ることを防ぎ、加圧時の片押しを抑制でき、加圧時の荷重による半導体モジュール1の破損を抑止することが可能である。
また、例えば、図5に示すように、一つまたは複数の半導体素子3の重心と凸部12a(22a)を含まないベース板12(絶縁回路基板2)の重心G1とが略一致して配置された場合、半導体素子3の直下に対応する部分にのみ凸部12a(22a)を配置する構成であってよい。このように、ベース板12に形成される複数の凸部は、その重心(複数の凸部のみでの重心)がベース板12の重心と略一致して配置される構成が好ましい。なお、上記において重心が略一致とは、凸部(第2凸部)を含まないベース板12(絶縁回路基板2)の重心を中心にベース板12(絶縁回路基板2)の1/10スケールの相似形の範囲に、凸部(第2凸部)の重心があればよい(図4、5の二点鎖線部分を参照)。すなわち、重心G、G1は、所定の範囲(領域)を有する。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、前記第1金属層の上面に配置される半導体素子と、前記第2金属層の下面に配置される放熱板と、を備え、前記放熱板の下面には、前記半導体素子の直下に対応する箇所に凸部が形成されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記凸部は、前記半導体素子の面積と同じか、前記半導体素子より大きい面積を有する。
また、上記実施の形態に係る半導体モジュールにおいて、前記凸部の面積は、前記半導体素子の面積以上で、前記半導体素子の外縁部から外側へ所定距離だけ離れた範囲内であり、前記所定距離は、下式を満たす。
前記所定距離=√3×(前記絶縁回路基板の厚さ+前記凸部の位置における前記放熱板の厚さ) (式)
また、上記実施の形態に係る半導体モジュールにおいて、前記凸部の周囲に前記放熱板の外周まで広がる空隙が形成される。
また、上記実施の形態に係る半導体モジュールにおいて、前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有する。
また、上記実施の形態に記載の他の半導体モジュールは、絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、前記第1金属層の上面に配置される半導体素子と、備え、前記第2金属層の下面には、前記半導体素子の直下に対応する箇所に前記半導体素子の面積より大きい面積を有する凸部が形成されており、前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有する。
また、上記実施の形態に係る半導体モジュールにおいて、前記傾斜部の長さは、前記凸部の厚さの1.13倍以上2倍以下である。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、放熱板及び/又は前記絶縁回路基板の中央に配置され、前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置される。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、前記放熱板及び/又は前記絶縁回路基板の中央より一端側に偏って配置され、前記凸部とは別に重心調整用として前記放熱板及び/又は前記絶縁回路基板の中央より他端側に偏って配置される第2凸部が形成される。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置され、前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置される。
また、上記実施の形態に係る半導体モジュールにおいて、前記凸部の重心は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置される。
また、上記実施の形態に係る半導体装置は、上記に記載の半導体モジュールと、前記凸部の下面に配置される接合材と、前記接合材を介して前記凸部が接合される冷却器と、を備える。
また、上記実施の形態に係る半導体装置の製造方法は、上記に記載の半導体装置の製造方法であって、前記接合材は、シート状に形成され、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合する。
また、上記実施の形態に係る半導体装置の製造方法は、上記に記載の半導体装置の製造方法であって、前記接合材は、25℃における粘度が300~~1000Pa・Sであり、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合する。
以上説明したように、本発明は、接合時の荷重を小さくして半導体素子の破損を防止することができるという効果を有し、特に、半導体モジュール、半導体装置及び半導体装置の製造方法に有用である。
1 半導体モジュール
2 絶縁回路基板
3 半導体素子
10 接合材
11 冷却器
12 ベース板(放熱板)
12a 凸部
12b 傾斜部
12c 第2凸部
20 絶縁板
21 第1金属層
22 第2金属層
22a 凸部
22b 傾斜部
22c 第2凸部
100 半導体装置

Claims (13)

  1. 絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、
    前記第1金属層の上面に配置される半導体素子と、
    前記第2金属層の下面に配置される放熱板と、を備えた半導体モジュールと、
    前記放熱板の下面に配置される接合材と、
    前記接合材を介して前記放熱板が接合される冷却器と、
    を備え、
    前記放熱板の下面には、前記半導体素子の直下に対応する箇所に凸部が形成されており、
    前記放熱板は、前記凸部の側面が露出し、前記凸部の周囲に空隙が形成されるように、前記接合材を介して前記冷却器と接合されていることを特徴とする半導体装置。
  2. 前記凸部は、前記半導体素子の直下の領域を全て含み、前記凸部における前記冷却器との接合面の面積は、前記半導体素子の面積と同じか、前記半導体素子より大きい面積を有することを特徴とする請求項1に記載の半導体装置。
  3. 前記凸部における前記接合面の面積は、前記半導体素子の面積以上で、前記半導体素子の外縁部から外側へ所定距離だけ離れた範囲内であり、
    前記所定距離は、下式を満たすことを特徴とする請求項2に記載の半導体装置。
    前記所定距離=√3×(前記絶縁回路基板の厚さ+前記凸部の位置における前記放熱板の厚さ) (式)
  4. 前記凸部の周囲に前記放熱板の外周まで広がる前記空隙が形成されることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
  5. 前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有することを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。
  6. 絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、
    前記第1金属層の上面に配置される半導体素子と、を備えた半導体モジュールと、
    前記第2金属層の下面に配置される接合材と、
    前記接合材を介して前記第2金属層が接合される冷却器と、
    を備え、
    前記第2金属層の下面には、前記半導体素子の直下に対応する箇所に前記半導体素子の面積より大きい、前記冷却器との接合面の面積を有する凸部が形成されており、
    前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有し、
    前記第2金属層は、前記傾斜部が露出し、前記凸部の周囲に空隙が形成されるように、前記接合材を介して前記冷却器と接合されていることを特徴とする半導体装置。
  7. 前記傾斜部の長さは、前記凸部の厚さの1.13倍以上2倍以下であることを特徴とする請求項5又は請求項6に記載の半導体装置。
  8. 前記半導体素子は、前記放熱板及び/又は前記絶縁回路基板の中央に配置され、
    前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。
  9. 前記半導体素子は、前記放熱板及び/又は前記絶縁回路基板の中央より一端側に偏って配置され、
    前記凸部とは別に重心調整用として前記放熱板及び/又は前記絶縁回路基板の中央より他端側に偏って配置される第2凸部が形成されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。
  10. 前記半導体素子は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置され、
    前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。
  11. 前記凸部の重心は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置されることを特徴とする請求項10に記載の半導体装置。
  12. 請求項1から請求項11のいずれかに記載の半導体装置の製造方法であって、
    前記接合材は、シート状に形成され、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合することを特徴とする半導体装置の製造方法。
  13. 請求項1から請求項11のいずれかに記載の半導体装置の製造方法であって、
    前記接合材は、25℃における粘度が300~1000Pa・Sであり、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合することを特徴とする半導体装置の製造方法。
JP2019021595A 2019-02-08 2019-02-08 半導体モジュール、半導体装置及び半導体装置の製造方法 Active JP7367309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019021595A JP7367309B2 (ja) 2019-02-08 2019-02-08 半導体モジュール、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021595A JP7367309B2 (ja) 2019-02-08 2019-02-08 半導体モジュール、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020129605A JP2020129605A (ja) 2020-08-27
JP7367309B2 true JP7367309B2 (ja) 2023-10-24

Family

ID=72174803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021595A Active JP7367309B2 (ja) 2019-02-08 2019-02-08 半導体モジュール、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7367309B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022047322A (ja) * 2020-09-11 2022-03-24 オムロン株式会社 放熱構造体
TWI799949B (zh) * 2021-08-17 2023-04-21 伊士博國際商業股份有限公司 封閉迴路液冷燒機裝置及其溫度控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349209A (ja) 1999-06-09 2000-12-15 Mitsubishi Electric Corp パワー半導体モジュール
JP2006294699A (ja) 2005-04-06 2006-10-26 Toyota Industries Corp 放熱装置
JP2010103311A (ja) 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2013197432A (ja) 2012-03-22 2013-09-30 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP2017199829A (ja) 2016-04-28 2017-11-02 日産自動車株式会社 パワーモジュール構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06122090A (ja) * 1992-10-12 1994-05-06 Nippon Denkai Kk 半田ペースト及びこれを用いた半田層の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349209A (ja) 1999-06-09 2000-12-15 Mitsubishi Electric Corp パワー半導体モジュール
JP2006294699A (ja) 2005-04-06 2006-10-26 Toyota Industries Corp 放熱装置
JP2010103311A (ja) 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2013197432A (ja) 2012-03-22 2013-09-30 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP2017199829A (ja) 2016-04-28 2017-11-02 日産自動車株式会社 パワーモジュール構造

Also Published As

Publication number Publication date
JP2020129605A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
US8884426B2 (en) Semiconductor device including cooler
US11776867B2 (en) Chip package
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP2003264265A (ja) 電力用半導体装置
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP7107295B2 (ja) 電子装置
JP6707328B2 (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
US20230037617A1 (en) Packaging structure, electronic device, and chip packaging method
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP3650689B2 (ja) 半導体装置
EP3958305B1 (en) Power semiconductor module arrangement and method for producing the same
JP4062157B2 (ja) 半導体モジュール実装構造
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
CN112530915A (zh) 半导体装置
TWI660471B (zh) 晶片封裝
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
JP2001332664A (ja) 半導体装置およびその製造方法
CN111834307A (zh) 半导体模块
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102536643B1 (ko) 반도체 패키지
CN216698339U (zh) 一种芯片封装组件
US20220367372A1 (en) Semiconductor device
US20240096744A1 (en) Semiconductor device and inverter unit
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150