JP7367309B2 - 半導体モジュール、半導体装置及び半導体装置の製造方法 - Google Patents
半導体モジュール、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7367309B2 JP7367309B2 JP2019021595A JP2019021595A JP7367309B2 JP 7367309 B2 JP7367309 B2 JP 7367309B2 JP 2019021595 A JP2019021595 A JP 2019021595A JP 2019021595 A JP2019021595 A JP 2019021595A JP 7367309 B2 JP7367309 B2 JP 7367309B2
- Authority
- JP
- Japan
- Prior art keywords
- convex portion
- semiconductor
- semiconductor element
- semiconductor device
- cooler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
C=√3×(絶縁回路基板2の厚さ+凸部12aの位置におけるベース板12の厚さ) (式)
ここで、凸部12aの位置におけるベース板12の厚さとは、凸部12aを含むベース板12の厚みを表している。
上記実施の形態に記載の半導体モジュールは、絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、前記第1金属層の上面に配置される半導体素子と、前記第2金属層の下面に配置される放熱板と、を備え、前記放熱板の下面には、前記半導体素子の直下に対応する箇所に凸部が形成されている。
前記所定距離=√3×(前記絶縁回路基板の厚さ+前記凸部の位置における前記放熱板の厚さ) (式)
2 絶縁回路基板
3 半導体素子
10 接合材
11 冷却器
12 ベース板(放熱板)
12a 凸部
12b 傾斜部
12c 第2凸部
20 絶縁板
21 第1金属層
22 第2金属層
22a 凸部
22b 傾斜部
22c 第2凸部
100 半導体装置
Claims (13)
- 絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、
前記第1金属層の上面に配置される半導体素子と、
前記第2金属層の下面に配置される放熱板と、を備えた半導体モジュールと、
前記放熱板の下面に配置される接合材と、
前記接合材を介して前記放熱板が接合される冷却器と、
を備え、
前記放熱板の下面には、前記半導体素子の直下に対応する箇所に凸部が形成されており、
前記放熱板は、前記凸部の側面が露出し、前記凸部の周囲に空隙が形成されるように、前記接合材を介して前記冷却器と接合されていることを特徴とする半導体装置。 - 前記凸部は、前記半導体素子の直下の領域を全て含み、前記凸部における前記冷却器との接合面の面積は、前記半導体素子の面積と同じか、前記半導体素子より大きい面積を有することを特徴とする請求項1に記載の半導体装置。
- 前記凸部における前記接合面の面積は、前記半導体素子の面積以上で、前記半導体素子の外縁部から外側へ所定距離だけ離れた範囲内であり、
前記所定距離は、下式を満たすことを特徴とする請求項2に記載の半導体装置。
前記所定距離=√3×(前記絶縁回路基板の厚さ+前記凸部の位置における前記放熱板の厚さ) (式) - 前記凸部の周囲に前記放熱板の外周まで広がる前記空隙が形成されることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
- 前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有することを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。
- 絶縁板と、前記絶縁板の上面に形成される第1金属層と、前記絶縁板の下面に形成される第2金属層と、を有する絶縁回路基板と、
前記第1金属層の上面に配置される半導体素子と、を備えた半導体モジュールと、
前記第2金属層の下面に配置される接合材と、
前記接合材を介して前記第2金属層が接合される冷却器と、
を備え、
前記第2金属層の下面には、前記半導体素子の直下に対応する箇所に前記半導体素子の面積より大きい、前記冷却器との接合面の面積を有する凸部が形成されており、
前記凸部は、下方に向かうに従って内側又は外側に傾斜する傾斜部を有し、
前記第2金属層は、前記傾斜部が露出し、前記凸部の周囲に空隙が形成されるように、前記接合材を介して前記冷却器と接合されていることを特徴とする半導体装置。 - 前記傾斜部の長さは、前記凸部の厚さの1.13倍以上2倍以下であることを特徴とする請求項5又は請求項6に記載の半導体装置。
- 前記半導体素子は、前記放熱板及び/又は前記絶縁回路基板の中央に配置され、
前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。 - 前記半導体素子は、前記放熱板及び/又は前記絶縁回路基板の中央より一端側に偏って配置され、
前記凸部とは別に重心調整用として前記放熱板及び/又は前記絶縁回路基板の中央より他端側に偏って配置される第2凸部が形成されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。 - 前記半導体素子は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置され、
前記凸部は、前記半導体素子の直下に対応する箇所にのみ配置されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。 - 前記凸部の重心は、前記凸部を含まない放熱板又は絶縁回路基板の重心と一致して配置されることを特徴とする請求項10に記載の半導体装置。
- 請求項1から請求項11のいずれかに記載の半導体装置の製造方法であって、
前記接合材は、シート状に形成され、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合することを特徴とする半導体装置の製造方法。 - 請求項1から請求項11のいずれかに記載の半導体装置の製造方法であって、
前記接合材は、25℃における粘度が300~1000Pa・Sであり、前記半導体モジュールが前記冷却器に向けて加圧されながら加熱されることで固化し、前記半導体モジュールと前記冷却器とを接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019021595A JP7367309B2 (ja) | 2019-02-08 | 2019-02-08 | 半導体モジュール、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019021595A JP7367309B2 (ja) | 2019-02-08 | 2019-02-08 | 半導体モジュール、半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020129605A JP2020129605A (ja) | 2020-08-27 |
JP7367309B2 true JP7367309B2 (ja) | 2023-10-24 |
Family
ID=72174803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019021595A Active JP7367309B2 (ja) | 2019-02-08 | 2019-02-08 | 半導体モジュール、半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7367309B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022047322A (ja) * | 2020-09-11 | 2022-03-24 | オムロン株式会社 | 放熱構造体 |
TWI799949B (zh) * | 2021-08-17 | 2023-04-21 | 伊士博國際商業股份有限公司 | 封閉迴路液冷燒機裝置及其溫度控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349209A (ja) | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2006294699A (ja) | 2005-04-06 | 2006-10-26 | Toyota Industries Corp | 放熱装置 |
JP2010103311A (ja) | 2008-10-23 | 2010-05-06 | Toyota Central R&D Labs Inc | 積層基板 |
JP2013197432A (ja) | 2012-03-22 | 2013-09-30 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
JP2017199829A (ja) | 2016-04-28 | 2017-11-02 | 日産自動車株式会社 | パワーモジュール構造 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06122090A (ja) * | 1992-10-12 | 1994-05-06 | Nippon Denkai Kk | 半田ペースト及びこれを用いた半田層の形成方法 |
-
2019
- 2019-02-08 JP JP2019021595A patent/JP7367309B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349209A (ja) | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2006294699A (ja) | 2005-04-06 | 2006-10-26 | Toyota Industries Corp | 放熱装置 |
JP2010103311A (ja) | 2008-10-23 | 2010-05-06 | Toyota Central R&D Labs Inc | 積層基板 |
JP2013197432A (ja) | 2012-03-22 | 2013-09-30 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
JP2017199829A (ja) | 2016-04-28 | 2017-11-02 | 日産自動車株式会社 | パワーモジュール構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2020129605A (ja) | 2020-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8884426B2 (en) | Semiconductor device including cooler | |
US11776867B2 (en) | Chip package | |
US9362192B2 (en) | Semiconductor device comprising heat dissipating connector | |
JP2003264265A (ja) | 電力用半導体装置 | |
JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP7107295B2 (ja) | 電子装置 | |
JP6707328B2 (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
US20230037617A1 (en) | Packaging structure, electronic device, and chip packaging method | |
JP7367309B2 (ja) | 半導体モジュール、半導体装置及び半導体装置の製造方法 | |
JP3650689B2 (ja) | 半導体装置 | |
EP3958305B1 (en) | Power semiconductor module arrangement and method for producing the same | |
JP4062157B2 (ja) | 半導体モジュール実装構造 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
CN112530915A (zh) | 半导体装置 | |
TWI660471B (zh) | 晶片封裝 | |
CN110676232B (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
US20160021780A1 (en) | Carrier, Semiconductor Module and Fabrication Method Thereof | |
JP2001332664A (ja) | 半導体装置およびその製造方法 | |
CN111834307A (zh) | 半导体模块 | |
KR102603439B1 (ko) | 음각기판을 구비한 반도체 패키지 및 이의 제조방법 | |
KR102536643B1 (ko) | 반도체 패키지 | |
CN216698339U (zh) | 一种芯片封装组件 | |
US20220367372A1 (en) | Semiconductor device | |
US20240096744A1 (en) | Semiconductor device and inverter unit | |
JP6527777B2 (ja) | 半導体装置及びそれを有する実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7367309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |