JP2010067650A - 半導体装置、その半導体装置の製造方法及びパワーモジュール - Google Patents
半導体装置、その半導体装置の製造方法及びパワーモジュール Download PDFInfo
- Publication number
- JP2010067650A JP2010067650A JP2008230422A JP2008230422A JP2010067650A JP 2010067650 A JP2010067650 A JP 2010067650A JP 2008230422 A JP2008230422 A JP 2008230422A JP 2008230422 A JP2008230422 A JP 2008230422A JP 2010067650 A JP2010067650 A JP 2010067650A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- insulating film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】セル160は、基板104と、基板104上に形成されるドレイン電極180、ソース電極182、及びゲート電極184と、基板104及び各電極上に形成され、ドレイン電極180の表面を露出する開口部220が形成された絶縁層142とを含む。開口部220は、ドレイン電極180の表面から絶縁層142の表面に向かってその径を広げながら所定高さまで立上がる壁面222と、基板104の表面から当該所定高さで基板104の表面に平行となった踊り場状の平坦面224と、平坦面224から絶縁層142の表面に向かってその径を広げながら立ち上がる壁面226とを有する。
【選択図】 図8
Description
図1は、本発明の第1の実施の形態に係る半導体装置100の平面図である。図2は、半導体装置100の上面に形成されているドレイン電極及び絶縁層(これらについては後述する。)を取去ったときの半導体装置100の平面図である。図3は、半導体装置100の、図1の一点鎖線3‐3における断面図である。
以下、セル160の製造方法について述べる。半導体装置100を構成するセル160は全て同時に作製される。
この様に、本実施の形態に係る半導体装置100の製造工程において、第1の絶縁膜238の上に、第2の絶縁膜240を形成することにより、従来と比較して、各電極の上に形成される絶縁層を厚くすることができ、基板104の表面と、金属膜146との間の距離を大きくすることができる。したがって、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極184及びソース電極182と、金属膜146との間に生じる寄生容量を小さくすることができる。
上記した実施の形態では、基板104の表面から第1の絶縁膜238の表面まで高さは、均等に0.6μmとなるように、第1の絶縁膜238は形成されていた。また、基板104の表面からの第2の絶縁膜240の高さは、均等に10μmとなるように、第2の絶縁膜240は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこれらの高さを変化させてもよいことはいうまでもない。
第2の実施の形態に係る半導体装置は、第1の実施の形態に係る半導体装置100とほぼ同様の構成であるが、第1の実施の形態での絶縁層142に代えて、シリコン酸化膜及び感光性のポリイミドからなる絶縁層302を含む点で、第1の実施の形態に係るセル160と異なるセル300を含む点において異なる。
以下、図20〜図23を参照して、セル300の製造方法について述べる。
本実施の形態に係るセル300は、第1の実施の形態に係るセル160とは、基板104及び各電極の上にポリイミドを形成するか、又はシリコン酸化膜を形成するかという点でのみ異なっており、その他の点では同一である。したがって、第1の実施の形態に係る半導体装置100と同様、本実施の形態に係る半導体装置も、従来と比較して、各電極の上に形成される絶縁層を厚くすることができる。その結果、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極184及びソース電極182と、金属膜308との間に生じる寄生容量を小さくすることができる。
上記した実施の形態では、基板104の表面から第1の絶縁膜322の表面までの高さは、均等に0.6μmとなるように、第1の絶縁膜322は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこの高さを変化させてもよいことはいうまでもない。
上記した第1及び第2の実施の形態では、セル160及びセル300の平面形状は六角形状である。しかし、本発明はそのような実施の形態には限定されず、各セルの平面形状はどのようなものであってもよい。ただし、基板表面を効率的に使用するためには、セル間に使用されない領域が生じないほうがよい。したがって、効率の点からいうとセルを多角形状にすることが望ましい。その場合でも、例えばセルを三角形とすると、角部分に電界集中が生じ、デバイスが故障するおそれがある。電界集中を避けるためには、セル形状をなるべく円に近いものとすることがよく、その点では三角形より正方形が好ましく、正方形よりも六角形の方が好ましい。
図24(A)は、第1の実施の形態に係る半導体装置100を用いたパワーモジュール350の断面構造を示す図である。図24(A)を参照して、パワーモジュール350は、その表面に形成された凹部366を有する樹脂ケース352と、樹脂ケース352の表面並びに凹部366の側面及び底面に沿って、互いに離隔して形成された、金属配線354、362、360、358、及び356とを含む。
102,308 ドレインボンディングパッド
104 基板
106 ゲートボンディングパッド
120(120A,120B,120C,120D) スーパーセル
140 スーパーセル電極層
142,302 絶縁層
144 ソースボンディングパッド
146,308 金属膜
150 ソースバイアホール
152 ソース電極部
154,184 ゲート電極
160(160A,160B,160C,160D),300 セル
180 ドレイン電極
182 ソース電極
186 ゲート引出電極
188 絶縁膜
190 金属層
232 Si基板
234 GaN層
236 AlGaN層
238,322 第1の絶縁膜
240 第2の絶縁膜
350 パワーモジュール
Claims (14)
- 主表面を有する半導体基板と、
前記主表面の上に形成された電極と、
前記主表面及び前記電極の上に形成され、前記電極の上部を露出するように形成された開口部を有する絶縁層と、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に形成された導電体層とを含む半導体装置であって、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第1の壁面と、
前記第1の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第2の壁面と、
前記第2の壁面の外縁から前記絶縁層の表面に向かって延びる第3の壁面とを有する、半導体装置。 - 前記絶縁層は、
前記主表面及び前記電極上に形成され、前記電極の上部を露出するように形成された開口部を有する第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記第1の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第2の絶縁膜とを含み、
前記第1の絶縁膜の前記開口部の内壁が前記第1の壁面を構成し、
前記第1の絶縁膜の、前記第2の絶縁膜の前記開口部によって露出された上面が前記第2の壁面を構成し、
前記第2の絶縁膜の前記開口部の内壁が前記第3の壁面を構成する、請求項1に記載の半導体装置。 - 前記第1の絶縁膜の厚さは0.5μm以上であり、かつ、前記第2の絶縁膜の厚さは3以上、20μm以下である、請求項2に記載の半導体装置。
- 前記第1の絶縁膜及び前記第2の絶縁膜はいずれも、ポリイミドにより形成されている、請求項2又は請求項3に記載の半導体装置。
- 前記第1の絶縁膜は酸化膜により形成されている、請求項2又は請求項3に記載の半導体装置。
- 前記第2の絶縁膜はポリイミドにより形成されている、請求項5に記載の半導体装置。
- 前記半導体基板は、ワイドバンドギャップ半導体からなる、請求項1〜請求項6のいずれかに記載の半導体装置。
- 請求項1〜請求項7のいずれかに記載の半導体装置を含む、パワーモジュール。
- 主表面を有する半導体基板の前記主表面上に電極を形成するステップと、
前記主表面及び前記電極の上に、前記電極の上部を露出する開口部が形成された絶縁層を形成するステップと、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に、導電体層を形成するステップとを含み、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第1の壁面と、
前記第1の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第2の壁面と、
前記第2の壁面の外縁から前記絶縁層の表面に向かって延びる第3の壁面とを有する、半導体装置の製造方法。 - 前記絶縁層を形成するステップは、
前記主表面及び前記電極上に、前記電極の上部を露出するように形成された開口部を有する第1の絶縁膜を形成するステップと、
前記第1の絶縁膜の上に、前記第1の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第2の絶縁膜を形成するステップとを含み、
前記第1の絶縁膜の前記開口部の内壁が前記第1の壁面を構成し、
前記第1の絶縁膜の、前記第2の絶縁膜の前記開口部によって露出された上面が前記第2の壁面を構成し、
前記第2の絶縁膜の前記開口部の内壁が前記第3の壁面を構成する、請求項9に記載の半導体装置の製造方法。 - 前記第1の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、第1のポリイミド層を形成するステップと、
前記第1のポリイミド層の前記電極上に、前記電極の上部を露出する前記開口部を形成するステップと、
前記第1のポリイミド層を硬化するステップとを含む、請求項10に記載の半導体装置の製造方法。 - 前記第2の絶縁膜を形成するステップは、
前記第1のポリイミド層及び前記開口部を介して露出された前記電極上に、第2のポリイミド層を形成するステップと、
前記第2のポリイミド層の、前記第1のポリイミド層の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記第2のポリイミド層の前記開口部を形成するステップとを含む、請求項11に記載の半導体装置の製造方法。 - 前記第1の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、酸化膜を形成するステップと、
前記酸化膜の、前記電極上の部分を除去することにより前記酸化膜に、前記電極の上面を露出させる開口部を形成するステップとを含む、請求項10に記載の半導体装置の製造方法。 - 前記第2の絶縁膜を形成するステップは、
前記酸化膜及び前記開口部を介して露出された前記電極上に、ポリイミド層を形成するステップと、
前記ポリイミド層の、前記酸化膜の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記ポリイミド層の前記開口部を形成するステップとを含む、請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230422A JP2010067650A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置、その半導体装置の製造方法及びパワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230422A JP2010067650A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置、その半導体装置の製造方法及びパワーモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067650A true JP2010067650A (ja) | 2010-03-25 |
Family
ID=42193013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230422A Pending JP2010067650A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置、その半導体装置の製造方法及びパワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010067650A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2014032985A (ja) * | 2012-08-01 | 2014-02-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2017105209A (ja) * | 2017-03-07 | 2017-06-15 | 株式会社小森コーポレーション | グラビアオフセット印刷機 |
KR20230131998A (ko) * | 2022-03-07 | 2023-09-15 | 제엠제코(주) | 음각기판을 구비한 반도체 패키지 및 이의 제조방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152128A (ja) * | 1986-12-17 | 1988-06-24 | New Japan Radio Co Ltd | コンタクトホ−ルの形成方法 |
JPH0290616A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 層間絶縁膜スルーホール形成方法 |
JPH07183296A (ja) * | 1993-12-22 | 1995-07-21 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
JPH10163188A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Chem Co Ltd | 半導体装置及びその製造法 |
JPH11103069A (ja) * | 1997-07-29 | 1999-04-13 | Sharp Corp | 接続構造およびその製造方法 |
JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | GaN系電界効果トランジスタ及びその製造方法 |
-
2008
- 2008-09-09 JP JP2008230422A patent/JP2010067650A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152128A (ja) * | 1986-12-17 | 1988-06-24 | New Japan Radio Co Ltd | コンタクトホ−ルの形成方法 |
JPH0290616A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 層間絶縁膜スルーホール形成方法 |
JPH07183296A (ja) * | 1993-12-22 | 1995-07-21 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
JPH10163188A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Chem Co Ltd | 半導体装置及びその製造法 |
JPH11103069A (ja) * | 1997-07-29 | 1999-04-13 | Sharp Corp | 接続構造およびその製造方法 |
JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | GaN系電界効果トランジスタ及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2014032985A (ja) * | 2012-08-01 | 2014-02-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2017105209A (ja) * | 2017-03-07 | 2017-06-15 | 株式会社小森コーポレーション | グラビアオフセット印刷機 |
KR20230131998A (ko) * | 2022-03-07 | 2023-09-15 | 제엠제코(주) | 음각기판을 구비한 반도체 패키지 및 이의 제조방법 |
KR102603439B1 (ko) * | 2022-03-07 | 2023-11-20 | 제엠제코(주) | 음각기판을 구비한 반도체 패키지 및 이의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8791507B2 (en) | Semiconductor device | |
US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
JP2010067650A (ja) | 半導体装置、その半導体装置の製造方法及びパワーモジュール | |
JP2006339408A (ja) | 半導体装置及びその製造方法 | |
US10714584B2 (en) | Semiconductor device | |
KR20130062726A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
JP4768996B2 (ja) | 電界効果型トランジスタとその製造方法 | |
JP2007048769A (ja) | 半導体装置およびその製造方法 | |
JP7069308B2 (ja) | 低キャパシタンスフィールドプレート構造を有するトランジスタ | |
CN115249617B (zh) | 半导体器件及其制备方法 | |
US10600692B2 (en) | Semiconductor device | |
JPH11214408A (ja) | 電界効果型トランジスタ | |
JP5343301B2 (ja) | 半導体装置およびその製造方法 | |
JP5390135B2 (ja) | 半導体装置 | |
KR101102966B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
TWI470798B (zh) | 金氧半導體晶片及其製作方法 | |
KR100882721B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH1117167A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR101098446B1 (ko) | 고전압 반도체 소자 제조 방법 | |
CN111968989A (zh) | 三维存储器的制造方法及三维存储器 | |
KR20180058168A (ko) | 반도체 소자 및 그의 제조 방법 | |
KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
TWI483298B (zh) | 畫素結構的製造方法以及導體結構的製造方法 | |
KR20070016369A (ko) | 반도체 소자의 형성 방법 | |
JP2009206396A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |