JP5343301B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5343301B2
JP5343301B2 JP2005342199A JP2005342199A JP5343301B2 JP 5343301 B2 JP5343301 B2 JP 5343301B2 JP 2005342199 A JP2005342199 A JP 2005342199A JP 2005342199 A JP2005342199 A JP 2005342199A JP 5343301 B2 JP5343301 B2 JP 5343301B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
manufacturing
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005342199A
Other languages
English (en)
Other versions
JP2007149957A (ja
Inventor
育貴 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005342199A priority Critical patent/JP5343301B2/ja
Priority to US11/487,503 priority patent/US7768043B2/en
Publication of JP2007149957A publication Critical patent/JP2007149957A/ja
Application granted granted Critical
Publication of JP5343301B2 publication Critical patent/JP5343301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に、高周波素子を用いた半導体装置およびその製造方法に関するものである。
半導体装置はウェハ上での加工が終了すると、通常は個々の半導体チップにダイシングされ、その後、パッケージ等に実装される（例えば、特許文献１参照）。
特開２００３−２７３２７９号公報
高電子移動度トランジスタ（ＨＥＭＴ）などの高周波素子を用いた半導体装置は、寄生容量により性能が低下する。このため、特に高周波信号の入出力間の容量を低減する必要がある。しかし、半導体装置をモールドパッケージなどに実装する際に、高周波素子の能動部に高誘電率の封止樹脂が入り込み、寄生容量が増大するという問題があった。
本発明は上記課題を解決するためになされたもので、高周波素子を用いた半導体装置およびその製造方法において、高周波素子の能動部に高誘電率の封止樹脂が入り込むことを防ぎ、寄生容量の増加を抑制することを目的とする。
本発明に係る半導体装置は、基板上に設けられた素子と、前記基板上で前記素子と所定間隔で延在するエアブリッジ構造の第１配線と、前記第１配線の端部の外側部分と前記基板との間で、前記素子が設けられている領域を覆う絶縁膜と、前記第１配線および前記絶縁膜を覆う封止材とを備え、前記第１配線は開口部を有し、前記開口部は、第２配線により塞がれていることを特徴とする。
また、本発明に係る半導体装置の製造方法は、基板上に素子を形成する工程と、前記基板上で前記素子と所定間隔で延在するエアブリッジ構造の第１配線を形成する工程と、前記第１配線に開口部を形成する工程と、前記第１配線の端部の外側部分と前記基板との間で、前記素子が設けられている領域を覆う絶縁膜を形成する工程と、前記開口部を塞ぐ第２配線を形成する工程と、前記第１配線および前記絶縁膜を覆う封止材を形成する工程と、
を含むことを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、高周波素子を用いた半導体装置およびその製造方法において、高周波素子の能動部に高誘電率の封止樹脂が入り込むことを防ぎ、寄生容量の増加を抑制することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態１．
本実施の形態に係る半導体装置の製造方法について説明する。まず、図１に示すように、ＧａＡｓ基板１上に、高周波で用いられるトランジスタ等の素子、ボンディングパッドなどの電極を形成し、さらに各電極を接続するエアブリッジを形成し、その表面に開口部９を形成する。
図１に示すように、ＧａＡｓ基板１の上には、ソースボンディングパッド２ａ、２ｂ、ドレインボンディングパッド３、ゲートボンディングパッド４が設けられている。これらのパッド上には、それぞれエアブリッジ５ａ、５ｂ、５ｃ、５ｄが設けられている。これらのエアブリッジは、点線部８ａ、８ｂ、８ｃ、８ｄの内側で、それぞれソースボンディングパッド２ａ、２ｂ、ドレインボンディングパッド３、ゲートボンディングパッド４に接続されている。
エアブリッジ５ａ、５ｂは、これらの間に延在するエアブリッジ５により接続されている（以下、エアブリッジ５、５ａ、５ｂを全体として「第１配線」という）。すなわち、ソースボンディングパッド２ａ、２ｂは、エアブリッジ構造の第１配線により相互に接続されている。このようにして、ＧａＡｓ基板１上に、トランジスタ等の素子と所定間隔で延在するエアブリッジ構造の第１配線が形成される。また、エアブリッジ５ａ、５ｂには、それぞれ開口部９が形成されている。
図１のＡ−Ａ’部の断面図を図２に示す。ＧａＡｓ基板１上のソースボンディングパッド２ａ、２ｂの間に、所定間隔で金属電極２ｃ、２ｄ、２ｅが設けられている。さらに、ソースボンディングパッド２ａ−金属電極２ｃ間、金属電極２ｃ−２ｄ間、金属電極２ｄ−２ｅ間、金属電極２ｅ−ソースボンディングパッド２ｂ間に、ゲート電極１２が設けられている。ソースボンディングパッド２ａ、２ｂ上には、それぞれエアブリッジ５ａ、５ｂが設けられている。金属電極２ｃ、２ｄ、２ｅ上にはエアブリッジ５が延在し、金属電極２ｃに接続されている。エアブリッジ５ａ、５ｂには、それぞれ開口部９が設けられている。これにより、エアブリッジ５、５ａ、５ｂとゲート電極１２との間には、空洞部７が形成されている。
次に、ＧａＡｓ基板１上に、感光性ポリイミド膜を全面に塗布する。ポリイミド膜を塗布した後の半導体装置の平面図を図３に示す。また、図３のＡ−Ａ’部の断面図を図４に示す。図３に示すように、全面にポリイミド膜６が形成されている。また、図４に示すように、空洞部７にもポリイミド膜６が埋め込まれている。
次に、図３、図４に示したＧａＡｓ基板１の上から、リソグラフィにより、エアブリッジ５の上面を含み、エアブリッジ５の外周より外側にもポリイミドパターンが形成されるように露光を行う。このとき、エアブリッジ５、５ａ、５ｂの存在により、空洞部７のポリイミド膜６は露光されない。
次に、ポリイミド膜６の現像を行う。この結果、図５に示すように、エアブリッジ５の上面と、エアブリッジ５の外側部分に、ポリイミドパターン６ａが形成される（ポリイミドパターン６ａの端部は、エアブリッジ５の端部よりも外側に形成されている）。
図５のＡ−Ａ’部の断面図を図６に示す。図６に示すように、エアブリッジ５の上面にポリイミドパターン６ａが形成される。また、空洞部７に埋め込まれていたポリイミド膜は露光されていないため、現像を行う際に開口部９から外部に抜き出され、除去される。
このようにして、エアブリッジ５の上面を含み、エアブリッジ５の端部５ｅ、５ｆの外側部分とＧａＡｓ基板１との間にも、それぞれポリイミドパターン６ａが形成される。これにより、ゲート電極１２が設けられている領域を、空洞部７を介して覆うことができる。
次に、図７に示すように、開口部９を塞ぐようにワイヤボンディングを行い、第２配線１０を形成する。第２配線１０の先端部分には、ボール１０ａが設けられている。このとき、ボール１０ａの直径が、開口部９の直径よりもやや大きいものを用いる。ボール１０ａを開口部９の周囲に接触させて、ワイヤボンディングを行う。
図７のＡ−Ａ’部の断面図を図８に示す。図８に示すように、ボール１０ａが、開口部９周囲のエアブリッジ５ａ、５ｂの一部を塑性変形させて接触している。このようにして、ボール１０ａにより、開口部９が封止されている。
次に、図８に示した半導体装置を封止金型などに入れて、半導体装置全体を封止樹脂で覆い、モールド実装を行う。この結果、図９に示すように、第１配線、ポリイミドパターン６ａ、第２配線１０の全体を覆うように、封止樹脂３１が形成される。以上のようにして、本実施の形態に係る半導体装置を形成することができる。
図９に示した半導体装置は、ＧａＡｓ基板１の上に、高周波素子として用いられるトランジスタのゲート電極１２が設けられている。ＧａＡｓ基板１の上には、ゲート電極１２と所定間隔で、エアブリッジ構造の第１配線（エアブリッジ５、５ａ、５ｂ）が延在している。このときゲート電極１２とエアブリッジ５の延在部との間には、空洞部７が形成されている。エアブリッジ５の端部の外側部分とＧａＡｓ基板１との間には、ゲート電極１２が設けられている領域を覆うように、ポリイミドパターン６ａが形成されている。エアブリッジ５ａ、５ｂはそれぞれ開口部９を有し、これらの開口部は、第２配線１０の先端部のボール１０ａにより塞がれている。さらに、エアブリッジ５、５ａ、５ｂ（第１配線）、ポリイミドパターン６ａ全体は封止樹脂３１により覆われ、封止されている。
上述した封止樹脂３１は、ポリイミドパターン６ａよりも比誘電率が高い材質からなっている。このとき、開口部９は第２配線１０のボール１０ａで塞がれている。これにより、上述したモールド実装において、空洞部７に封止樹脂３１が入り込むことを防ぐことができる。従って、高周波素子の寄生容量が増大することを抑制することができる。
上述したポリイミドパターン６ａは、エアブリッジ５の上面にも形成されている。すなわち、エアブリッジ５の上面と封止樹脂３１との間に、ポリイミドパターン６ａが形成されている。このとき、ポリイミド６ａの材質は、封止樹脂３１よりも機械的強度が大きい絶縁膜とすることが好適である。これにより、封止樹脂３１を形成する工程（図９参照）において、エアブリッジ５が変形等することを防止できる。
次に、上記構造が寄生容量の増加を抑制する効果について見積りを行った。ここで、空気の比誘電率を１、封止樹脂３１の比誘電率を４と仮定する。すると、一般的なゲート構造では、封止樹脂が存在する箇所では、寄生容量が約４倍に増加する。実際には、トランジスタが設けられている素子領域の真性容量も高周波特性に影響する。このため、ゲート容量全体に占める本発明の効果を見積るべく、有限要素法による計算を行った。
本計算で用いたモデルはマッシュルーム型のゲート構造を有する高電子移動度電界効果トランジスタ（ＨＥＭＴ）で、ゲート長＝０．２μｍ、ソース-ドレイン間距離＝３μｍ、ソース-ゲート間距離＝１μｍ、ゲート金属厚＝０．６μｍ、電子供給層厚＝２０ｎｍ、ゲート高さ＝０．２６μｍとした。計算の結果、素子領域を封止樹脂で覆った場合、単位ゲート幅当たりのゲート容量は、１．６８９４ｆＦ／μｍであった。これに対して、本実施の形態で示した半導体装置では、上記ゲート容量は１．３８６３ｆＦ／μｍとなった。従って、本実施の形態の構造とすることにより、単位ゲート幅当たりのゲート容量を約１８％減少させることができる。
また、本実施の形態の製造方法を用いて歪格子高移動度電界効果トランジスタの試作を行い、周波数を１２ＧＨｚとしてＭＳＧ（Maximum Stable Gain；最大安定利得）を評価した。その結果、従来技術と同様に、素子領域に封止樹脂を注入したサンプルのＭＳＧは１２．５ｄＢであった。これに対して、本実施の形態で示した製造方法により得られるサンプルでは、ＭＳＧの値は１３．８ｄＢであった。従って、本実施の形態で示した構造とすることにより、上記の条件下で、ＭＳＧを約１．３ｄＢ向上させることができる。
次に、本実施の形態に係る半導体装置の製造方法の変形例について説明する。本変形例では、図１０に示すように、開口部９の開口径がボール１０ａの径とほぼ同等になるように形成する。そして、ワイヤボンディングの工程において、開口部９にボールを挿入し、開口部９の周囲のエアブリッジ５ａ〜５ｄを塑性変形させることなく、開口部９を塞ぐようにしたものである。
図１０のＡ−Ａ’部の断面図を図１１に示す。図１１に示すように、ボール１０ａは開口部９に挿入され、その底面はソースボンディングパッド２ａ、２ｂの上面に接触している。このようにして、開口部９がボール１０ａにより塞がれている。
本変形例のその他の工程については、本実施の形態で説明した製造方法（図１〜図９参照）と同様であるので、説明を省略する。上記変形例によっても、図９に示した半導体装置と同様の効果を得ることができる。
実施の形態２．
本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態では、実施の形態１と異なる点を中心に説明する。まず、図示しないが、ＧａＡｓ基板１の上にトランジスタ等の素子を形成する工程から、第１配線を形成するまでの工程を、実施の形態１と同様にして行う。
次に、図１２に示すように、ソースボンディングパッド２ａ、２ｂ上にワイヤボンディングを行う。図１２のＡ−Ａ’部の断面を図１３に示す。エアブリッジ５ａ、５ｂの一部が塑性変形し、それぞれソースボンディングパッド２ａ、２ｂに接続される。
次に、図１４に示すように、ゲート電極（図示しない）を形成した領域の外側に、例えば比誘電率が３以下で、流動性が低いポッティング材１３を滴下する。このとき、ポッティング材１３は、最終的に形成する封止樹脂よりも比誘電率が低い絶縁膜を用いるようにする。
図１４のＡ−Ａ’部の断面図を図１５に示す。ポッティング材１３を滴下すると、封止された空洞部７の内部圧力が上昇して外気圧とのバランスが保たれ、空洞部７の気密性が得られる。このようにして、エアブリッジ５の端部の外側部分とＧａＡｓ基板１との間で、トランジスタのゲート電極１２が設けられている領域を覆うように、ポッティング材１３が形成される。
本実施の形態では、第１配線に開口部を形成しないようにした。つまり、図１３に示したようにエアブリッジ２ａ、２ｂの一部を塑性変形させてボンディングを行い、その後、ポッティング材１３を形成するようにした。このように形成することにより、第１配線に開口部を形成する工程を省略することができる。また、実施の形態１で示したポリイミドパターン６ａを形成するためのリソグラフィ工程（露光、現像）を省略することができる。
この後、図示しないが、実施の形態１と同様に、ＧａＡｓ基板１の上に全面に封止樹脂を形成する。
本実施の形態に係る半導体装置の製造方法は、実施の形態１のポリイミドパターン６ａを形成する工程（図５、図６参照）に置き換えて、封止樹脂よりも比誘電率が低いポッティング材１３（すなわち、封止樹脂の比誘電率は、ポッティング材１３よりも高い）を用いるようにしたものである。このように形成することにより、エアブリッジ５の上面は、封止樹脂よりも比誘電率が低い絶縁膜で覆われている。このため、実施の形態１よりも効果的に、高周波素子の寄生容量の増大を抑制することができる。
また、本実施の形態では、第１配線に開口部を形成する工程を省略するようにした。これにより、実施の形態１と比較して工程数を減少させることができる。また、空洞部７の気密性を向上させることができ、封止樹脂を形成する工程において、封止樹脂３１が空洞部７の内部に侵入することを効果的に抑制することができる。
上記製造方法により形成された半導体装置は、エアブリッジ５の端部の外側部分とＧａＡｓ基板１との間で、トランジスタのゲート電極１２が設けられている領域を覆うように、ポッティング材１３が形成されている。また、第１配線には、開口部は形成されていない。このような構造とすることにより、封止樹脂を形成する工程において、封止樹脂３１が空洞部７に入り込むことを効果的に抑制することができる。従って、実施の形態１の効果に加えて、寄生容量の上昇をさらに効果的に抑制することができる。
実施の形態３．
本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態では、実施の形態１、２と異なる点を中心に説明する。まず、図１６に示すように、ＧａＡｓ基板の上に、ゲート電極１２、ソース電極１５、ドレイン電極１６からなる電界効果トランジスタ（以下、「ＦＥＴ」という）を形成する。次に、ＦＥＴ上を覆い、ゲート電極１２とドレイン電極１６が対向する部分の活性領域、およびゲート電極１２とソース電極１５が対向する部分の活性領域の外側を覆うように、第１レジストパターン１７（一点鎖線部の領域）を形成する。
図１６のａ−ａ’部の断面を図１７に示す。ＧａＡｓ基板１上にソース電極１５、ドレイン電極１６が形成され、これらの電極の間にゲート電極１２が形成されている。ゲート電極１２と、その両側の活性領域の上とを覆うように、第１レジストパターン１７が形成されている。
また、図１６のｂ−ｂ’部の断面を図１８に示す。ＧａＡｓ基板１の上にゲート電極１２が形成され、これを覆うように、第１レジストパターン１７が形成されている。
次に、図示しないが、ＦＥＴ上にポリイミド膜、フォトレジスト膜を順次形成する。次に、第１レジストパターン１７上面の一部が露出するようにフォトレジスト膜を露光して、図１９に示すように、第２レジストパターン１９（点線部の領域）を形成する。
次に、第２レジトパターン１９をマスクとしてポリイミド膜をエッチングして、ゲート電極１２、ソース電極１５、ドレイン電極１６上に開口部を形成し、第１レジストパターン１７（図１７、図１８参照）の上面の一部を露出させる。さらに、有機溶剤を用いて第２レジストパターン１９を除去する。このとき、有機溶剤は上記開口部から浸入し、開口部を介して第１レジストパターン１７（図１７、図１８参照）を除去することができる。
第２レジストパターン１９および第１レジストパターン１７を除去した後の、図１９のａ−ａ’部の断面図を図２０に示し、図１９のｂ−ｂ’部の断面図を図２１に示す。図２０に示すように、ＧａＡｓ基板１上に、ポリイミドパターン１８が形成される。ポリイミドパターン１８とゲート電極１２との間には、空洞部７が形成されている。また、図２１に示すように、ゲート電極１２の上には、開口部２０が形成されている。
次に、ポリイミドパターン１８の上に、スパッタ法などにより金属膜を全面に形成する。このとき、金属膜の厚さを適当に設定する。この結果、図１９のａ−ａ’部に相当する断面では、図２２に示すように、ポリイミドパターン１８の凹部を埋め込むように、金属膜２１が形成される。また、図１９のｂ−ｂ’部に相当する断面では、図２３に示すように、開口部２０（図２１参照）を埋め込むように金属膜２１が形成される。
次に、図２２、図２３の金属膜２１の上にレジストパターン（図示しない）を形成し、金属膜２１を給電層として電解メッキを行い、配線メッキを形成する。その後、上記レジストパターンを有機溶剤などで除去し、イオンミリング法などにより金属膜２１の一部をエッチングする。この結果、図１９のａ−ａ’部に相当する断面では図２４に示すように、金属膜２１の上にメッキ配線２２が形成される。このようにして、ソース電極１５、ドレイン電極１６上の凹部を塞ぐように、金属配線（金属膜２１およびメッキ配線２２）が形成される。
また、図１９のｂ−ｂ’部に相当する断面では図２５に示すように、金属膜２１の上に、メッキ配線２２が形成される。このようにして、ゲート電極１２上に形成された開口部２０（図２１参照）を塞ぐように、金属配線（金属膜２１およびメッキ配線２２）が形成される。
この後、図示しないが、実施の形態１、２と同様にして、ＧａＡｓ基板１の上に、全面に封止樹脂を形成する。このとき、ゲート電極１２上に形成された開口部２０（図２１参照）は、金属膜２１およびメッキ配線２２により塞がれているので、高周波素子の能動部に高誘電率の封止樹脂が入り込むことを防ぐことができる。
以上説明した製造方法により、図２６に示す半導体装置（平面図）が得られる。また、図２６のＡ−Ａ’部の断面図を図２７に示す。この構造は、ＧａＡｓ基板１の上に高周波用トランジスタのゲート電極１２が設けられ、ポリイミドパターン１８が空洞部７を介してゲート電極１２を覆った構造である。ポリイミドパターン１８は開口部２０（図２１参照）を有し、その開口部は、金属膜２１（図２５参照）、メッキ配線２２により塞がれている。
上記構造とすることにより、モールドパッケージ実装において、封止樹脂がゲート電極１２上の空洞部７に入り込むことを防ぐことができる。従って、高周波素子の寄生容量の増大を抑制することができる。
実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１に係る半導体装置の製造方法を示す図。 実施の形態１の変形例に係る半導体装置の製造方法を示す図。 実施の形態１の変形例に係る半導体装置の製造方法を示す図。 実施の形態２に係る半導体装置の製造方法を示す図。 実施の形態２に係る半導体装置の製造方法を示す図。 実施の形態２に係る半導体装置の製造方法を示す図。 実施の形態２に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。 実施の形態３に係る半導体装置の製造方法を示す図。
符号の説明
１ ＧａＡｓ基板、２ａ、２ｂ ソースボンディングパッド、５、５ａ〜５ｄ エアブリッジ、６ａ ポリイミドパターン、７ 空洞部、９ 開口部、１０ 第２配線、１２ ゲート電極、１５ ソース電極、１６ ドレイン電極、１７ 第１レジストパターン、１８ ポリイミドパターン、１９ 第２レジストパターン、２１ 金属膜、２２ メッキ配線。

Claims (5)

  1. 基板上に設けられた素子と、
    前記基板上で前記素子のゲート電極と所定間隔で延在するエアブリッジ構造の第１配線と、
    前記第１配線の端部の外側部分と前記基板との間に形成された絶縁膜と、
    前記第１配線および前記絶縁膜を覆う封止材とを備え、
    前記ゲート電極が設けられている領域は、空洞を介して、前記第１配線と前記絶縁膜に覆われており、
    前記第１配線は開口部を有し、前記開口部は、第２配線により塞がれていることを特徴とする半導体装置。
  2. 前記絶縁膜は、前記第１配線の上面と前記封止材との間に設けられ、前記第１配線より機械的強度が大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁膜の比誘電率は、前記封止材の比誘電率よりも低いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 基板上に素子を形成する工程と、
    前記基板上で前記素子のゲート電極と所定間隔で延在するエアブリッジ構造の第１配線を形成する工程と、
    前記第１配線に開口部を形成する工程と、
    前記第１配線の端部の外側部分と前記基板との間に絶縁膜を形成する工程と、
    前記開口部を塞ぐ第２配線を形成する工程と、
    前記第１配線および前記絶縁膜を覆う封止材を形成する工程と、
    を含み、
    前記絶縁膜は、前記ゲート電極が設けられている領域が、空洞を介して、前記第１配線と当該絶縁膜に覆われるように形成されることを特徴とする半導体装置の製造方法。
  5. 前記絶縁膜の比誘電率は、前記封止材の比誘電率よりも低いことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2005342199A 2005-11-28 2005-11-28 半導体装置およびその製造方法 Expired - Fee Related JP5343301B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005342199A JP5343301B2 (ja) 2005-11-28 2005-11-28 半導体装置およびその製造方法
US11/487,503 US7768043B2 (en) 2005-11-28 2006-07-17 Semiconductor device having high frequency components and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005342199A JP5343301B2 (ja) 2005-11-28 2005-11-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007149957A JP2007149957A (ja) 2007-06-14
JP5343301B2 true JP5343301B2 (ja) 2013-11-13

Family

ID=38088082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005342199A Expired - Fee Related JP5343301B2 (ja) 2005-11-28 2005-11-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7768043B2 (ja)
JP (1) JP5343301B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
KR102177894B1 (ko) * 2017-04-04 2020-11-12 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245530A (ja) * 1988-03-28 1989-09-29 Rohm Co Ltd 半導体装置のパッケージ方法
JPH05335343A (ja) 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
JP2003273279A (ja) 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4229122B2 (ja) * 2003-05-26 2009-02-25 株式会社村田製作所 圧電電子部品、およびその製造方法、通信機

Also Published As

Publication number Publication date
US20070123026A1 (en) 2007-05-31
US7768043B2 (en) 2010-08-03
JP2007149957A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4559076B2 (ja) 半導体ダイ・パッケージとその形成方法
TWI399836B (zh) 晶圓級晶片尺寸封裝及製造方法
US7960818B1 (en) Conformal shield on punch QFN semiconductor package
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
US7432133B2 (en) Plastic packaged device with die interface layer
TWI471994B (zh) 具有一或多個嵌入晶粒襯墊之多晶粒半導體封裝
KR20200068745A (ko) 고 전자 이동도 트랜지스터
JP2006324320A (ja) 半導体装置
US8153480B2 (en) Air cavity package for flip-chip
TWI345278B (en) A semiconductor device
JP5343301B2 (ja) 半導体装置およびその製造方法
JP2006344672A (ja) 半導体チップとそれを用いた半導体装置
JP2005353993A (ja) 化合物半導体装置およびその製造方法
US10811361B2 (en) Seal ring bonding structures
JP2010067650A (ja) 半導体装置、その半導体装置の製造方法及びパワーモジュール
JP4832764B2 (ja) 半導体装置およびその製造方法
JP2002252351A (ja) 半導体装置
JP3934079B2 (ja) 半導体装置
JP2004031516A (ja) コネクター型半導体素子
JP2817693B2 (ja) 樹脂封止型半導体装置
JP4253905B2 (ja) 高周波回路構造
JPH08195402A (ja) 半導体装置およびその製造方法
JP2019110278A (ja) 半導体装置
JP2000021906A (ja) 半導体チップの製造方法
US11581289B2 (en) Multi-chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees