JP2006344672A - 半導体チップとそれを用いた半導体装置 - Google Patents

半導体チップとそれを用いた半導体装置 Download PDF

Info

Publication number
JP2006344672A
JP2006344672A JP2005167162A JP2005167162A JP2006344672A JP 2006344672 A JP2006344672 A JP 2006344672A JP 2005167162 A JP2005167162 A JP 2005167162A JP 2005167162 A JP2005167162 A JP 2005167162A JP 2006344672 A JP2006344672 A JP 2006344672A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
inner conductor
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005167162A
Other languages
English (en)
Inventor
Shinya Iijima
真也 飯島
Masayuki Kato
雅之 加藤
Taiji Sakai
泰治 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005167162A priority Critical patent/JP2006344672A/ja
Publication of JP2006344672A publication Critical patent/JP2006344672A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップとそれを用いた半導体装置に係り、特に高周波半導体チップとこの高周波半導体チップをフリップチップ接続した半導体装置に関して、半導体チツプ上に形成する同軸構造の信号電極の信頼性を高めるとともに半導体チップ上での電極占有面積を低減する事のできる半導体装置を提供する。
【解決手段】内導体３とその廻りを囲む外導体４からなる同軸構造の信号電極２を備え、該信号電極２を介してフリップチップ方式で配線基板に実装される半導体チップ１において、該半導体チップ１上での該内導体３の高さが該外導体４より高く形成されている。
【選択図】図１

Description

本発明は半導体チップとそれを用いた半導体装置に係り、特に高周波半導体チップとこの高周波半導体チップをフリップチップ接続した半導体装置に関する。
広帯域無線機器や衝突防止用自動車レーダ等ではマイクロ波乃至ミリ波帯域で動作する高周波半導体素子が用いられている。これらの高周波半導体素子の実装に際しては、通常、アルミナ等のセラミックス製の配線基板上にＧａＡｓＩＣ等から成る高周波半導体チップをワイヤボンディング方式あるいはフリップチップ方式で接続し、気密封止のためセラミックスあるいは金属製の蓋をこの上からロウ付けした実装構造が多く用いられている。このようなセラミックスを用いた気密封止パッケージは信頼性に優れているものの製造コストが高くなる。そこで、近年はセラミックス基板に代えて樹脂基板を用いるとともに気密確保のため樹脂封止を行う樹脂封止パッケージの利用が進んでいる。
以上のように高周波域で動作する半導体チップを実装した高周波半導体装置では、半導体チップの内部配線や半導体チップ間配線あるいは半導体チップと配線基板の接続部等でインピーダンスミスマッチ等に起因する電磁波漏れが生じ易く、これが高周波特性を不安定にしあるいは高周波特性を劣化させる原因となる。
従来の高周波半導体装置では１枚の配線基板に実装される半導体チップは単体若しくは少数にとどまり配線基板との接続用電極数も少ないため半導体チップと配線基板の接続部で生じる電磁波漏れの影響も限定され、また、同一配線基板上に実装されている半導体チップ間の電磁波の相互干渉も半導体装置の高周波特性にさほど大きな影響を与えることはなかった。しかし、高周波半導体装置の高集積・高機能化の要求によりマルチチップ化及び多ピン化が進むとともに電磁波漏れは高周波特性に大きな影響を与え、特に、樹脂封止パッケージでは金属蓋を用いた気密封じ方式に比べて電磁波遮蔽効果が小さいため問題はより深刻となる。
高周波半導体チップと配線基板の接続部における電磁波漏れを防ぐ上で、高周波半導体チップ上に形成されるフリップチップ接続のための電極を同軸構造とする方法がこれまでに提案されている(例えば特許文献１)。図４（ａ）、（ｂ）は同軸構造の電極を有する従来の半導体チップとこの半導体チップを配線基板にフリップチップ接続する工程を説明する断面図である。図４（ａ）において、半導体チップ４１上で集積回路が形成されている面(図中、半導体チップ４１の下側の面)は図示しないパッシベーション膜で被われ、このパッシベーション膜の窓開けされた領域に半導体チップ４１を配線基板にフリップチップ接続するための同軸構造の信号電極が設けられている。同図において、信号電極は図示しない集積回路の信号配線に接続された電極パッド４２とその上に形成された半田バンプ４５、及び電極パッド４２と半田バンプ４５の廻りを取り囲むように円筒状に形成された電極パッド４３とその上の半田バンプ４６から成っている。即ち、信号電極は半田バンプ４５を内導体とし半田バンプ４６を外導体とする同軸構造を成している。電極パッド４３は図示しない集積回路の接地配線に接続されている。また、半導体チップ４１上には、上述した信号電極以外にも電極パッド４４とその上に形成された半田バンプ４７から成る通常構造の接地電極が形成されている。
そして、この半導体チップ４１が実装される配線基板５１上には半導体チップ４１の信号電極及び接地電極と対応する位置に電極パッド５２、５３、５４が形成されている。半導体チップ４１を配線基板５１にフリップチップ接続する際には、図４（ａ）に見られるように、半導体チップ４１を配線基板５１と対向させ位置合わせを行った後、熱圧着等の方法により半導体チップ４１の半田パンプ４５、４６、４７を配線基板５１の電極パッド５２、５３、５４にそれぞれ接続する。
特開２００３−２４３４３９号公報
以上のように信号電極を同軸構造にすれば半導体チップと配線基板の接続部における電磁波漏れを最小限に抑えることが可能となり、これにより多ピン化された半導体装置における半導体チップ間の電磁波漏れに伴う相互干渉が抑えられる。
ところが、従来の信号電極では、図４（ａ）に見られるように、内導体となる半田バンプ４５と外導体となる半田バンプ４６が半導体チップ４１上で同じ高さに形成されている。そのため、半導体チップ４１の信号電極を配線基板５１の電極パッドに熱圧着により接続したとき、図４（ｂ）に見られるように、半田バンプ４５、４６が樽状に膨らんで横方向に径が増し、その結果、内導体となる半田バンプ４５と外導体となる半田バンプ４６の間隙が狭くなって接触する恐れが生じ信号電極の信頼性を低下させることになる。接触を回避するため内導体と外導体の間隙を予め広く取ると同軸構造の信号電極の占有面積が大きくなり、これは半導体チップの多ピン化を妨げることになる。
そこで、本発明は、半導体チップ上に形成する同軸構造の信号電極の信頼性を高めるとともに半導体チップ上での電極占有面積を低減することを目的とする。
本発明は、内導体とその廻りを囲む外導体からなる同軸構造の信号電極を備え、該信号電極を介してフリップチップ方式で配線基板に実装される半導体チップにおいて、該半導体チップ上での該内導体の高さが該外導体より高く形成されていることを主要な特徴とする。
本発明の半導体チップは配線基板とフリップチップ接続するための信号電極が同軸構造を成しているので、配線基板との接続部でのインピーダンスミスマッチが小さくなり電磁波漏れが低減されるため高周波特性の劣化を防ぐことができ、さらに、同軸構造を成す信号電極の内導体が外導体より半導体チップ上で高く形成されているのでフリップチップ接続時に内導体と外導体が接触する恐れが少なくなって信号電極の信頼性が向上し且つその占有面積を小さくすることができるという利点がある。
同軸構造の信号電極の信頼性を向上させ且つその占有面積を小さくするという目的を簡単な構成で実現した。
図１は本発明の実施例に係る半導体チップを示す斜視図である。集積回路が形成された半導体チップ１の表面は図示しないパッシベーション膜で被われている。このパッシベーション膜に窓開けされた領域には半導体チップ１を配線基板にフリップチップ接続するための同軸構造の信号電極２が形成されている。信号電極２は内導体３とこの内導体３を取り囲む円筒状の外導体４とから成っており、同図に見られるように、半導体チップ１上で内導体３は外導体４より高く形成されている。内導体３は半導体チップ１の図示しない集積回路の信号配線と電気的に接続され、一方、外導体４は集積回路の接地配線と接続され内導体３から外へ向けて放射される電磁波を遮断する。外導体４は集積回路の接地配線に限らず電源配線と接続してもよく、あるいは、集積回路の配線とは接続することなく後工程でフリップチップ接続する配線基板上の接地配線あるいは電源配線と接続するようにしてもよい。
半導体チップ１上には上述した同軸構造の信号電極２の他に同軸構造を有しない通常構造の接地電極５も設けられる。この通常構造の接地電極５は集積回路の接地配線あるいは電源配線に接続される他に低周波信号用の信号電極として用いることもできる。また、簡単のため、図１に示した半導体チップ１には同軸構造の信号電極２と通常構造の接地電極５が各１個形成されているが、通常、これらの電極は半導体チップ上でマトリクス状に複数形成される。
本発明では、半導体チップ１上で信号電極２の内導体３が外導体４より高く形成されており、この半導体チップ１を配線基板にフリップチップ接続するために内導体３を配線基板に熱圧着したとき、内導体３は横方向に膨らむものの外導体４に生じる膨らみは小さくて済み、その結果、フリップチップ接続時に内導体３と外導体４が接触する恐れが少なくなる。
次に、図２（ａ）−（ｅ）を参照して本発明に係る半導体チップの製造方法について説明する。まず、図２（ａ）に示したように、半導体チップ１１上にＡｕ蒸着あるいはＡｕめっきにより電極パッド１２、１３を形成する。電極パッド１２は半導体チップ１１上で図示しない集積回路の信号配線と接続されており、電極パッド１３は集積回路の接地配線あるいは電源配線と接続されている。電極パッド１２、１３の径は４０μm、厚みは５μm程度に設定する。電極パッド１２、１３を形成した後には、半導体チップ１１の表面及び電極パッド１２、１３の上を保護膜、例えば感光性ポリイミド１４で被う。
ついで、図２（ｂ）に示したように、通常のフォトリソグラフィ法を用いて感光性ポリイミド１４を選択的に窓開けすることにより電極パッド１２、１３の表面を露出させ、さらに、電極パッド１２の周囲を同心状に窓開けする。そして、全面にメッキシード層１５を形成する。メッキシード層１５は、たとえばスパッタ法を用い０．１μm程度の厚みに形成する。
ついで、図２（ｃ）に示したように、全面にレジスト膜１6を塗布し、フォトリソグラフィ法を用いて先に窓開けした電極パッド１２の表面とその周囲を取り囲む同心状の領域の表面及び電極パッド１３の表面を再び窓開けする。これらの窓開けされた領域には、先に形成したメッキシード層１５が露出している。
ついで、図２（ｄ）に示したように、電極パッド１２の表面とその周囲を取り囲む同心状の領域及び電極パッド１３上にそれぞれ選択的にＡｕの電解メッキを行うことにより内導体１７、外導体１８及び接地電極１９を形成する。Ａｕメッキの厚みは１５μm乃至２０μmとする。また、外導体１８の内径と外径をそれぞれ１４０μm、１８０μmとする。内導体１７の径を電極パッド１２と同じ４０μmとすれば、内導体１７と外導体１８の間には５０μmの隙間が生じることになる。
ついで、図２（ｅ）に示したように、半導体チップ１１の表面を被うレジスト膜１6とメッキシード層１５を除去する。以上の工程で半導体チップ１１上に同軸構造の信号電極が形成される。同図に見られるように、信号電極を構成する内導体１７の高さは外導体１８に比べて電極パッド１２の厚み分だけ高く形成されることになる。
次に、図３（ａ）、（ｂ）は同軸構造の信号電極を有する半導体チップを配線基板にフリップチップ接続する工程を示す断面図である。図３（ａ）に見られるように、配線基板２０上で半導体チップ１１の信号電極を構成する内導体１７、外導体１８及び接地導体１９に対応する位置にそれぞれ電極パッド２１、２２及び２３を形成する。そして、熱圧着により半導体チップ１１を配線基板２０にフリップチップ接続する。即ち、配線基板２０と半導体チップ１１の電極形成面同士を対向させて配置し、加熱下で半導体チップ１１に荷重を印加しあるいは超音波を併せて印加しつつ対応する電極を接続する。
同図に示したように、半導体チップ１１上で内導体１７が外導体１８より高く形成されているため、内導体１７が配線基板２０の電極パッド２１に接触したとき外導体１８は電極パッド２２には達せずその間に隙間が生じている。また、接地導体１９は内導体１７と同じ高さとなっているため配線基板２０上の対応する電極パッド２３と接触している。接続を確実にするためさらに荷重を加えていくと、図３（ｂ）に示したように、外導体１８が配線基板２０上の電極パッド２２と接触するようになる。このとき、内導体１７は樽状に膨らんでその径が増加するものの、外導体１８の横方向への膨らみは小さく、したがって、図４で説明した従来例に比べて内導体１７と外導体１８が接触する恐れが小さくなる。外導体１８の膨らみを確実に抑えるためには、例えば、図３（ａ）に見られるように、内導体１７が電極パッド２１に接触してその径を僅かに増加させる一方、外導体１８と電極パッド２２との間に隙間が生じている時点で荷重印加を停止するようにしてもよい。この場合には外導体１８はあらかじめ半導体チップ１１の接地配線と接続しておかねばならない。また、このとき、外導体１８と電極バンプ２２との間に生じる隙間の長さを半導体チップ１１の動作信号の１／４波長以内に抑えておけば、この隙間から外部への電磁波漏れが生じることはない。
以上のようにフリップチップ接続した後、半導体チップ１１と配線基板２０の間隙に樹脂２４を注入する。この樹脂注入工程では、図３（ｂ）に見られるように、内導体１７と外導体１８の間に生じた空間は閉じられているため樹脂２４の侵入が妨げられることになり、内導体１７と外導体１８で構成される同軸路の損失は抑えられる。また、僅かな隙間が生じている場合にも樹脂の持つ粘性により樹脂の侵入は妨げられる。
高周波帯域で動作する半導体チップの電極からの電磁波漏れを効果的に防ぎ、且つ信頼性の向上を図ることができる。
本発明の実施例に係る半導体チップを示す斜視図。 （ａ）−（ｅ）本発明の実施例に係る半導体チップの製造方法を示す工程断面図。 （ａ）、（ｂ）フリップチップ接続された半導体チップを示す断面図。 （ａ）、（ｂ）フリップチップ接続された従来例に係る半導体チップを示す断面図。
符号の説明
１、１１ 半導体チップ
２ 信号電極
３ 内導体
４ 外導体
５ 接地電極
１４ パッシベーション膜
１５ メッキシード層
１６ レジスト膜
１７ 内導体
１８ 外導体
１９ 導体
２０、５１ 配線基板
４５、４６、４７ 半田バンプ

Claims (3)

  1. 内導体とその廻りを囲む外導体からなる同軸構造の信号電極を備え、該信号電極を介してフリップチップ方式で配線基板に実装される半導体チップにおいて、
    該半導体チップ上での該内導体の高さが該外導体より高く形成されていることを特徴とする半導体チップ。
  2. 内導体とその廻りを囲む外導体からなる同軸構造の信号電極を備えた半導体チップが該信号電極に対応する電極を備えた配線基板にフリップチップ方式で実装され、該信号電極と該電極とが電気的に接続された半導体装置において、
    該半導体チップ上での該内導体の高さが該外導体より高く形成されていることを特徴とする半導体装置。
  3. 該内導体が該配線基板の対応する電極に接触した状態で、該外導体と該配線基板表面との間に間隙を持たせたことを特徴とする請求項２に記載の半導体装置。
JP2005167162A 2005-06-07 2005-06-07 半導体チップとそれを用いた半導体装置 Withdrawn JP2006344672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005167162A JP2006344672A (ja) 2005-06-07 2005-06-07 半導体チップとそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005167162A JP2006344672A (ja) 2005-06-07 2005-06-07 半導体チップとそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2006344672A true JP2006344672A (ja) 2006-12-21

Family

ID=37641432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005167162A Withdrawn JP2006344672A (ja) 2005-06-07 2005-06-07 半導体チップとそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2006344672A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2014033067A (ja) * 2012-08-03 2014-02-20 Fujitsu Ltd 半導体チップ、半導体装置、および半導体装置の製造方法
JP2014093339A (ja) * 2012-11-01 2014-05-19 Nippon Telegr & Teleph Corp <Ntt> 実装方法
JP2016012704A (ja) * 2014-06-30 2016-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造）
JP2019161108A (ja) * 2018-03-15 2019-09-19 日亜化学工業株式会社 発光装置、発光素子、及び、発光素子の製造方法
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
CN103299410A (zh) * 2011-01-26 2013-09-11 株式会社村田制作所 电子元器件模块及电子元器件单元
JP5370599B2 (ja) * 2011-01-26 2013-12-18 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2014033067A (ja) * 2012-08-03 2014-02-20 Fujitsu Ltd 半導体チップ、半導体装置、および半導体装置の製造方法
JP2014093339A (ja) * 2012-11-01 2014-05-19 Nippon Telegr & Teleph Corp <Ntt> 実装方法
JP2016012704A (ja) * 2014-06-30 2016-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造）
US9780442B2 (en) 2014-06-30 2017-10-03 International Business Machines Corporation Wireless communication device with joined semiconductors
US10090586B2 (en) 2014-06-30 2018-10-02 International Business Machines Corporation Wireless communication device with joined semiconductors
JP2019161108A (ja) * 2018-03-15 2019-09-19 日亜化学工業株式会社 発光装置、発光素子、及び、発光素子の製造方法
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置
JP2019186281A (ja) * 2018-04-03 2019-10-24 株式会社デンソー 半導体装置
JP7010116B2 (ja) 2018-04-03 2022-01-26 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JPWO2017029822A1 (ja) 半導体装置
US8304268B2 (en) Fabrication method of semiconductor package structure
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JPH07302858A (ja) 半導体パッケージ
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
US20050035448A1 (en) Chip package structure
JP2006344672A (ja) 半導体チップとそれを用いた半導体装置
US7323779B2 (en) Semiconductor device
WO2011007507A1 (ja) 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
US6046501A (en) RF-driven semiconductor device
JP2003163310A (ja) 高周波半導体装置
JP4190111B2 (ja) 高周波モジュール
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20210225783A1 (en) Semiconductor device package and the method of manufacturing the same
JP2817693B2 (ja) 樹脂封止型半導体装置
JP2006294826A (ja) 半導体装置および半導体装置の製造方法
JPH07193160A (ja) チップキャリア
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP3502769B2 (ja) 半導体素子の実装構造
JP2003243439A (ja) 半導体装置およびその製造方法
TWI811764B (zh) 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902