JP3502769B2 - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JP3502769B2 JP3502769B2 JP19327398A JP19327398A JP3502769B2 JP 3502769 B2 JP3502769 B2 JP 3502769B2 JP 19327398 A JP19327398 A JP 19327398A JP 19327398 A JP19327398 A JP 19327398A JP 3502769 B2 JP3502769 B2 JP 3502769B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- mounting
- mounting structure
- gap setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Description
体分野等においてマイクロ波帯やミリ波帯等の高周波用
半導体装置に使用される半導体素子の実装構造に関し、
特に半導体素子を回路基板やパッケージ等の実装用基板
にフリップチップ実装法により実装し、電気的特性と信
頼性の両面を改善した半導体素子の実装構造に関する。
の大容量化に伴い、使用される電気信号について数百M
Hzから数GHzのマイクロ波帯や30GHz以上のミリ
波帯まで高周波化が進んでおり、そのような高周波信号
を扱う半導体素子の実装における電気的接続について
も、以前はワイヤボンディングが主流であったが、高周
波化に伴うボンディングワイヤの悪影響を回避する観点
から、最近では導体端子を接続バンプとして電気的接続
に用いて半導体素子を実装用基板に直接実装する、いわ
ゆるフリップチップ実装が多用されるようになってい
る。
構造があり、例えば、 1)半導体素子の電極パッドと実装用基板の接続パッド
との電気的接続に金バンプを用い、半導体素子と実装用
基板との間に付与した樹脂の収縮応力を利用して接続す
る、MBB(Micro Bump Bonding)法と呼ばれる方法に
よるもの 2)導電性接着材料を用いたスタッドバンプ接続とし
て、半導体素子の電極パッドに金バンプを形成し、その
バンプ先端に導電性ペーストを付与して実装用基板の接
続パッドに当接させ、半導体素子と実装用基板とを加圧
・加熱して導電性ペーストを硬化後、半導体素子と実装
用基板との間に封止樹脂を注入して硬化する方法による
もの 3)導電性接着材料を用いないスタッドバンプ接続とし
て、半導体素子の電極パッドと実装用基板の接続パッド
とをバンプにより加圧と加熱のみで接合する方法による
もの等がある。
ようなフリップチップ実装においては、1)のMBB法
や2)のスタッドバンプ接続法のように導電性接着材料
を用いた半導体素子の実装構造の場合には、実装用基板
に対する半導体素子の接合力を強化して接続信頼性を向
上させる目的で、いわゆるアンダーフィルや封止樹脂と
してバンプ(導体端子)近傍に樹脂部分を形成しなけれ
ばならず、このために、バンプ近傍の樹脂部分で特性イ
ンピーダンスの不連続が生じたりバンプにより接続する
配線の電気長が設計と異なったりして、高周波信号の伝
送特性が悪化するという問題点があった。
タッドバンプ接続のような、加圧と加熱のみで接合した
実装構造の場合には、バンプ近傍に樹脂部分を形成して
いないことから上記のような悪影響は起こらないため高
周波信号の伝送特性は良いものの、樹脂部分を形成する
実装構造と比較して半導体素子の接合力が弱いため信頼
性が劣るという問題点があった。
数の半導体素子を同一の実装用基板上に実装した場合、
複数の半導体素子間で高周波信号が相互に干渉して、ノ
イズを発生させたり、特性が悪化したり、正常に回路が
動作しなくなるという問題点もあった。
みてなされたものであり、その目的は、フリップチップ
実装を基本とし、高周波信号に対する良好な伝送特性を
維持しつつ精度よく半導体素子を実装でき、信頼性も改
善できる半導体素子の実装構造を提供することにある。
基板上に複数の半導体素子を実装した場合にも、半導体
素子間で高周波信号が相互に干渉してノイズとなったり
回路が正常に動作しなくなったりすることがない、高周
波信号に対する良好な伝送特性を有する半導体素子の実
装構造を提供することにある。
装構造は、下面中央部に半導体素子が取着された蓋基板
を、この蓋基板の下面外周部に複数個配置した間隙設定
部材を介在させて実装用基板の上面に載置し、かつ前記
半導体素子の下面に形成された電極パッドと前記実装用
基板の上面に形成された接続パッドとを導体端子を介し
て接合するとともに、前記間隙設定部材を含めて前記蓋
基板と前記実装用基板間を封止樹脂で接合しており、前
記複数個の間隙設定部材を導電性とし、それらの配置間
隔を前記半導体素子の動作周波数またはノイズ周波数の
前記封止樹脂中における波長の2分の1以下とするとと
もに接地したことを特徴とするものである。
は、上記各構成において、前記蓋基板を導電性とすると
ともに接地したことを特徴とするものである。
造は、上記の複数個の間隙設定部材を導電性とした構成
において、前記蓋基板の下面を導電性とするとともに前
記間隙設定部材を介して接地したことを特徴とするもの
である。
よれば、下面に電極パッドが形成された半導体素子と上
面にその電極パッドに対応する接続パッドが形成された
実装用基板とを突起状またはボール状の導体端子を介し
てフェースダウンでフリップチップ実装するような実装
構造において、蓋基板の下面中央部に予め半導体素子を
取着しておき、蓋基板の下面外周部すなわち半導体素子
の周囲に複数個配置した間隙設定部材を介在させて実装
用基板の上面に載置し、半導体素子の電極パッドと実装
用基板の接続パッドとを導体端子を介して接合するとと
もに、蓋基板と実装用基板とを位置合わせし、その中に
間隙設定部材を含めるように形成した封止樹脂で貼り合
わせて接合するようにしたことから、実装用基板に封止
樹脂で接合した蓋基板により半導体素子と実装用基板と
の接合を強固なものとすることができる。
の導体端子の近傍に接合力の強化と接続信頼性の向上の
目的でアンダーフィルや封止樹脂等の樹脂部分を形成す
る必要がなく、導体端子近傍の樹脂部分によって特性イ
ンピーダンスの不連続が生じたり、導体端子により接続
する配線の電気長が設計と異なったりして高周波信号の
伝送特性が悪化することがなくなるので、従来のアンダ
ーフィルや封止樹脂等の樹脂部分を必要とするフリップ
チップ実装による実装構造と比較して、高周波信号の伝
送特性を悪化させることなく半導体素子を実装できる半
導体素子の実装構造となる。しかも、蓋基板と封止樹脂
とにより半導体素子を封止しているので、環境の変化に
対しても安定で信頼性の高い実装構造となる。
用基板とに当接させて介在させる間隙設定部材の大きさ
を調整することにより半導体素子の電極パッドと実装用
基板の接続パッドとの間隙も調整することができ、それ
により両者を接合する導体端子に対する加圧量も調整す
ることができるので、導体端子(突起電極)の形状・材
質または端子数、あるいは半導体素子の材質や大きさに
応じた最適の実装構造が実現できるものとなる。
すればこの蓋基板により半導体素子の動作時の発熱を効
率よく放散させることができ、さらに間隙設定部材も熱
伝導性の良好なものとすれば、これらを介して実装用基
板にも熱を伝導させ放散させることができるので、特性
が安定した高信頼性の実装構造となる。
よれば、複数個の間隙設定部材を導電性とし、それらの
配置間隔を半導体素子の動作周波数またはノイズ周波数
の封止樹脂中における波長の2分の1以下とするととも
に接地したことから、半導体素子から放射される高周波
ノイズは、それら間隙設定部材が電磁波シールドとして
機能することとなって外部への放射量が低減される。従
って、このような実装構造で実装用基板の同一面上に複
数の半導体素子を実装した場合に、従来の実装構造で複
数の半導体素子を実装した場合と比較して、半導体素子
同士が放射し合う高周波ノイズが相互に干渉して互いの
動作に悪影響を与えることが低減でき、特性の悪化を抑
制して、高周波回路を安定して正常に動作させることが
できるものとなる。
には、間隙設定部材を種々の金属や半田・ろう材その他
の導電性材料で形成したり、表面に種々の金属層やメッ
キ層・半田層その他の導電性被膜を被着した絶縁性材料
で形成すればよい。また、その形状としては、球形や円
柱形・楕円柱形・角柱形・板状形・円錐形・角錐形・円
錐台形・角錐台形あるいはそれらを変形させたもの等、
実装用基板と蓋基板との間に介在させて両者に当接させ
所定の間隙に設定できるものであれば任意の形状とする
ことができる。また、その寸法としては、間隙を設定す
る方向の寸法は、半導体素子の厚みと、半導体素子に蓋
基板を取着する接着剤等の厚みと、電極パッドと接続パ
ッドとを接合した後の導体端子の高さとの合計を基準と
して決めればよく、その他の寸法は、間隙設定部材の材
質にもよるが、蓋基板と実装用基板とにより加重した時
に破壊しない強度を保てるように決めればよい。
らに熱伝導性も良好なものとしては、例えばAu・Ag
・Cu等の金属またはPb−Sn・Au−Sn等の合金
を用いるとよい。
隙設定部材を信号配線上または信号配線の近傍付近に配
置すると信号配線の特性インピーダンス不整合をもたら
す場合があるので、そのような場所は避けて配置するの
が好ましい。この場合も、半導体素子の相互干渉やノイ
ズを避けるためには、信号配線を挟んだ間隙設定部材間
の間隔を半導体素子の動作周波数またはノイズ周波数の
封止樹脂中における波長の2分の1以下とすることによ
り、電磁波シールドとして機能させることができる。
よれば、蓋基板を導電性とするとともに接地した場合に
は、その蓋基板が電磁波シールドとして機能することと
なって半導体素子の高周波ノイズの外部への放射量が低
減され、また、外部からの電磁波の侵入量も低減され
る。従って、このような実装構造では半導体素子が放射
する高周波ノイズが外部の電気回路に悪影響を与えた
り、外部から高周波ノイズが侵入して半導体素子の動作
に悪影響を与えたりすることが低減でき、特性の悪化を
抑制して、高周波回路を安定して正常に動作させること
ができるものとなる。また、実装用基板の同一面上に複
数の半導体素子を実装した場合にも、従来の実装構造で
複数の半導体素子を実装した場合と比較して、半導体素
子同士が放射し合う高周波ノイズが相互に干渉して互い
の動作に悪影響を与えることが低減できる。
し、それらの配置間隔を半導体素子の動作周波数または
ノイズ周波数の封止樹脂中における波長の2分の1以下
とするとともに接地し、かつ蓋基板を導電性とするとと
もに接地した場合には、それらによる電磁波シールドと
しての機能が極めて良好なものとなり、高周波ノイズの
外部への放射も外部からの侵入もほとんどなくすことが
でき、高周波回路を極めて安定かつ正常に動作させるこ
とができるものとなる。
を接地するのに、実装用基板の接地配線や接地電極に間
隙設定部材の一つを接続し、それを介して蓋基板を接地
するとともにそれと接合されている他の間隙設定部材も
一体的に接地することができるため、接地のための配線
を引き回したり付加したりする必要がなく、小型化を図
りつつ安定した接地状態を容易に実現できるものとな
る。
てもよいが、このように蓋基板を導電性とするには、蓋
基板を種々の金属その他の導電性材料の板状体で形成し
たり、表面に種々の金属層やメッキ層・半田層その他の
導電性被膜を被着した絶縁性材料の板状体で形成すれば
よい。また、その形状としては、平板状であって正方形
や長方形・菱形等の矩形や円形・楕円形あるいはそれら
を変形させたもの等、またはそれらの形状で、下面外周
部等の実装用基板との間に間隙設定部材を介在させる部
位に壁を設けてキャップ状としたもの等、実装用基板の
仕様に応じて半導体素子を取着でき実装後に封止用の蓋
として機能できるものであれば任意の形状とすることが
できる。
蓋基板の加工が容易で実装構造もシンプルなものとする
ことができ、蓋基板をキャップ状とした場合には電磁波
シールドとしての機能をより良好なものとすることがで
きる。
きさや間隙設定部材の大きさ・封止樹脂の幅・封止樹脂
の塗布マージン等を考慮して決めればよい。
伝導性も良好なものとしては、従来のパッケージにおけ
る蓋体として一般的なものを用いればよく、例えばFe
−Ni−Co合金やFe−Ni合金・Ni等の金属、ま
たはセラミックスにメタライズ処理をしたものなどを用
いるとよい。
造によれば、複数個の間隙設定部材を導電性とし、それ
らの配置間隔を半導体素子の動作周波数またはノイズ周
波数の封止樹脂中における波長の2分の1以下とすると
ともに接地し、かつ蓋基板の下面すなわち半導体素子が
取着される主面を導電性とするとともに間隙設定部材を
介して接地した場合には、電磁波シールドとしての機能
が極めて良好なものとなり、高周波ノイズの外部への放
射も外部からの侵入もほとんどなくすことができるとと
もに、取着した半導体素子をその主面を介して接地する
ことを容易に行なえるものとなり、半導体素子の接地状
態を安定させ、高周波回路を極めて安定かつ正常に動作
させることができるものとなる。
の実装構造を詳細に説明する。
施の形態の一例を示す断面図である。図1において、1
は各種のセラミックスや有機絶縁材料等と配線導体とに
より形成された配線基板や多層配線基板あるいは半導体
素子収納用パッケージの基体等の実装用基板であり、2
は実装用基板1上に形成された信号配線、3は信号配線
2の端部に形成され電気的に接続された接続パッドであ
る。
体素子4は表面(図における下面)に電極パッド(図示
せず)を有しており、裏面(図における上面)は、例え
ば金−錫等の接着剤6により蓋基板5の下面中央部にい
わゆるダイボンドされて取着されている。また、半導体
素子4表面に形成された電極パッドとそれに対応して実
装用基板1の上面に形成された接続パッド3とは金バン
プや半田バンプ等の接続バンプあるいは導電性ペースト
等により形成された導体端子7を介して接合され、これ
により半導体素子4の内部配線と実装用基板1の信号配
線2とが電気的に接続される。
っき等で表面が導電性とされた樹脂ボールを用いても良
く、樹脂ボールを用いた場合は実装用基板1と蓋基板5
とのギャップが多少変化しても、その変化量を樹脂の弾
力でキャンセルできて良好な接合ができるものとなる。
ち半導体素子4の周囲に複数個配置され、蓋基板5と実
装用基板1との間に介在させることにより両者の間隙を
所定の大きさに設定する間隙設定部材、9はその中に間
隙設定部材8を含めるように形成された、蓋基板5と実
装用基板1とを接合する封止樹脂である。このように半
導体素子4の周囲に封止樹脂9が形成されることによ
り、実装用基板1上に導体端子7を介して実装された半
導体素子4が実装用基板1と蓋基板5と封止樹脂9とに
囲まれた空間の内側に封止されることとなる。
は、実装用基板1上面の蓋基板5の下面外周部に対向す
る部位に蓋基板5を接合するための封止樹脂9を塗布す
る際、封止樹脂9に間隙設定部材8を混ぜておき、ディ
スペンサ等で塗布するようにしてもよい。また、封止樹
脂のみを塗布した後、間隙設定部材8を所望の位置に配
置してもよく、間隙設定部材8を配置した後、封止樹脂
を塗布するようにしても構わない。
AuあるいはTi/Pd/Au等から成る配線導体によ
り形成し、その厚みや線幅は、実装用基板1の誘電率・
厚さ等や半導体素子4の動作周波数等から計算して、通
常は特性インピーダンスが50Ωとなるように設定する。
必要に応じて形成される絶縁膜であり、信号配線2同士
の絶縁や同図に示すように信号配線2の上に導電性の間
隙設定部材8が位置する場合にそれと絶縁する場合等
に、例えばポリイミド等により適宜形成される。なお、
間隙設定部材8は実装用基板1の上面に直接当接させて
も、実装用基板1の接地電極パッドや接地配線に当接さ
せてもよい。
を取着して、半導体素子4の電極パッドと実装用基板1
の接続パッド3とを導体端子7を介して接合するととも
に、蓋基板5と実装用基板1とを、半導体素子4の周囲
に複数個配置して蓋基板5と実装用基板1間に介在させ
た間隙設定部材8を含めて封止樹脂9で接合しているの
で、間隙設定部材8により実装用基板1と蓋基板5との
ギャップ調整を行なうことができて、そのギャップ調整
により半導体素子4の電極パッドと実装用基板1の接続
パッド3とを接合する導体端子7の加圧量を調整するこ
とができ、半導体素子4を実装用基板1上に所望の良好
な実装状態でフリップチップ実装し、しかも蓋基板5と
封止樹脂9とにより半導体素子4を封止して、環境の変
化に対しても安定して動作させることができる信頼性の
高い実装構造となる。
施の形態の他の例を図2に斜視図で示す。図2において
は図1と同様の箇所には同じ符号を付してあり、また、
分かりやすくするため、接着剤6・封止樹脂9・絶縁膜
10については図示を省略し、蓋基板5の一部は切り欠い
て示している。
1と蓋基板5とにそれぞれ直接に当接しており、このよ
うに各基板1・5の表面に直接当接させると、両者の間
隙の設定がより容易になる。また、導電性として半導体
素子4の動作周波数の封止樹脂中の波長の2分の1以下
の間隔で複数個配置して電磁波シールドとしての機能も
持たせている。
んでいる場合には導体間に電流が流れることにより電磁
波はその導体を通過してしまい、波長の2分の1以下の
間隔であれば電磁波は通らなくなるので、このような実
装構造によれば、導電性の間隙設定部材8を波長の2分
の1以下の間隔としていることで電磁波が外部に漏れな
い構造のものとなる。
の間隔を半導体素子4の動作周波数の封止樹脂中の波長
の4分の1以下とすれば、電磁波をより確実に遮断する
ことができ、電磁波シールドとして良好に機能させるこ
とができるものとなって、より好ましいものとなる。
施の形態のさらに他の例について、図3にその実装用基
板の上面図を、また図4に実装構造の図2と同様の斜視
図を示す。これらの図において、図1および図2と同様
の箇所には同じ符号を付してある。
(b)は実装用基板1の上面に形成された信号配線2そ
の他の配線導体のパターンを示す上面図、(c)は絶縁
膜10のパターンを示す上面図であり、(b)に示す配線
導体のパターン上に(c)に示す絶縁膜のパターンを重
ねて形成することにより、(a)に示す実装用基板1が
形成されている。
板、2はその上面に形成された信号配線、3は半導体素
子4の電極パッドと対応して形成された接続パッドであ
り、10は絶縁膜である。絶縁膜10には信号配線2に重な
る位置で、かつ実装される半導体素子4の電極パッドに
対応する位置に信号配線2の配線導体を接続パッド3と
して露出させる接続パッド用窓3’が形成されている。
なお、図4においては絶縁膜10の図示は省略している。
外周部と対向する部位に形成した接地導体であり、この
例では、この接地導体11上に導電性の間隙設定部材8を
配置することにより、間隙設定部材8を接地するととも
に、間隙設定部材8を介して導電性の蓋基板5も接地し
ている。また、12は半導体素子4への電源供給線であ
る。なお、絶縁膜10は、接地導体11を避け、また信号配
線2と接地との絶縁、および電源供給線12と接地との絶
縁を確保するようなパターンで形成している。
電源供給線12を覆うように形成されているので、導電性
の間隙設定部材8を電源供給線12の上部に配置してもシ
ョートすることがなく、半導体素子4の動作周波数の封
止樹脂中の波長の2分の1以下の間隔に導電性の間隙設
定部材8を配置することが容易なものとなる。
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。例えば、絶縁膜10
を実装用基板1の全面に形成し、接地導体11上の必要な
箇所や信号配線2上の必要な箇所に接続パッド用窓を形
成するような構造としてもよい。
るキャップ状のものとし、その側壁の端部と実装用基板
1上面との間に間隙設定部材8を介在させるようにして
もよい。
体素子4を取着し、蓋基板5の下面外周部とともにそれ
ら半導体素子4間にも間隙設定部材8を配置して、いわ
ゆるマルチチップモジュール化した実装構造としてもよ
い。
装構造によれば、蓋基板の下面に予め半導体素子を取着
しておき、蓋基板の下面外周部に複数個配置した間隙設
定部材を介在させて実装用基板の上面に載置し、半導体
素子の電極パッドと実装用基板の接続パッドとを導体端
子を介して接合するとともに、蓋基板と実装用基板と
を、その中に間隙設定部材を含めるように形成した封止
樹脂で接合するようにしたことから、実装用基板に封止
樹脂で接合した蓋基板により半導体素子と実装用基板と
の接合を強固なものとすることができ、導体端子の近傍
にアンダーフィル等の樹脂部分を形成する必要がなく、
導体端子の近傍で特性インピーダンスの不連続が生じた
り接続する配線の電気長が設計と異なったりして高周波
信号の伝送特性が悪化することがなく、良好な高周波信
号の伝送特性で半導体素子を実装することができる。し
かも、蓋基板と封止樹脂とにより半導体素子を気密に封
止しているので、環境の変化に対しても安定で信頼性が
高い。
実装を基本とし、高周波信号に対する良好な伝送特性を
維持しつつ精度よく半導体素子を実装でき、信頼性も改
善できる半導体素子の実装構造を提供することができ
た。
の良好なものとすれば、これらを介して半導体素子の動
作時の発熱を効率よく放散させることができ、特性が安
定した高信頼性の実装構造となる。
よれば、複数個の間隙設定部材を導電性とし、それらの
配置間隔を半導体素子の動作周波数またはノイズ周波数
の封止樹脂中における波長の4分の1以下とするととも
に接地したことから、半導体素子から放射される高周波
ノイズの外部への放射量が低減され、半導体素子同士が
放射し合う高周波ノイズが相互に干渉して互いの動作に
悪影響を与えることが低減でき、特性の悪化を抑制し
て、高周波回路を安定して正常に動作させることができ
るものとなる。
よれば、蓋基板を導電性とするとともに接地した場合に
は、その蓋基板が電磁波シールドとして機能することと
なって半導体素子の高周波ノイズの外部への放射量が低
減され、また、外部からの電磁波の侵入量も低減される
ので、外部の電気回路に悪影響を与えたり、外部から高
周波ノイズが侵入して半導体素子の動作に悪影響を与え
たり、また、半導体素子同士が相互に干渉して互いの動
作に悪影響を与えることが低減でき、特性の悪化を抑制
して、高周波回路を安定して正常に動作させることがで
きるものとなる。
し、それらの配置間隔を半導体素子の動作周波数または
ノイズ周波数の封止樹脂中における波長の4分の1以下
とするとともに接地し、かつ蓋基板を導電性とするとと
もに接地した場合には、それらによる電磁波シールドと
しての機能が極めて良好なものとなる。
造によれば、複数個の間隙設定部材を導電性とし、それ
らの配置間隔を半導体素子の動作周波数またはノイズ周
波数の封止樹脂中における波長の4分の1以下とすると
ともに接地し、かつ蓋基板の下面を導電性とするととも
に間隙設定部材を介して接地した場合には、電磁波シー
ルドとしての機能が極めて良好なものとなるとともに、
取着した半導体素子の接地も容易に行なえるものとな
る。
板上に複数の半導体素子を実装した場合にも、半導体素
子間で高周波信号が相互に干渉してノイズとなったり回
路が正常に動作しなくなったりすることがない、高周波
信号に対する良好な伝送特性を有する半導体素子の実装
構造を提供することができた。
よれば、従来のフリップチップ実装用の実装装置を用い
て半導体素子を実装することが可能で、蓋基板の下面に
半導体素子を取着して実装することから、フリップチッ
プ用に設計された半導体素子の他に従来のワイヤボンデ
ィング用に設計された半導体素子に対してもフリップチ
ップ実装を行なうことが可能になる。そして、半導体素
子の裏面が蓋基板に接触しているので、放熱性にも優れ
た実装構造となる。
一例を示す断面図である。
他の例を示す斜視図である。
の形態の例における実装用基板の上面図、(b)は配線
導体のパターンを示す上面図、(c)は絶縁膜のパター
ンを示す上面図である。
さらに他の例を示す斜視図である。
Claims (3)
- 【請求項1】 下面中央部に半導体素子が取着された蓋
基板を、該蓋基板の下面外周部に複数個配置した間隙設
定部材を介在させて実装用基板の上面に載置し、かつ前
記半導体素子の下面に形成された電極パッドと前記実装
用基板の上面に形成された接続パッドとを導体端子を介
して接合するとともに、前記間隙設定部材を含めて前記
蓋基板と前記実装用基板間を封止樹脂で接合しており、
前記複数個の間隙設定部材を導電性とし、それらの配置
間隔を前記半導体素子の動作周波数またはノイズ周波数
の前記封止樹脂中における波長の2分の1以下とすると
ともに接地したことを特徴とする半導体素子の実装構
造。 - 【請求項2】 前記蓋基板を導電性とするとともに接地
したことを特徴とする請求項1記載の半導体素子の実装
構造。 - 【請求項3】 前記蓋基板の下面を導電性とするととも
に前記間隙設定部材を介して接地したことを特徴とする
請求項1記載の半導体素子の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19327398A JP3502769B2 (ja) | 1998-07-08 | 1998-07-08 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19327398A JP3502769B2 (ja) | 1998-07-08 | 1998-07-08 | 半導体素子の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031312A JP2000031312A (ja) | 2000-01-28 |
JP3502769B2 true JP3502769B2 (ja) | 2004-03-02 |
Family
ID=16305206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19327398A Expired - Fee Related JP3502769B2 (ja) | 1998-07-08 | 1998-07-08 | 半導体素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3502769B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6470095B2 (ja) * | 2014-07-25 | 2019-02-13 | 京セラ株式会社 | 配線基板 |
-
1998
- 1998-07-08 JP JP19327398A patent/JP3502769B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000031312A (ja) | 2000-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8729680B2 (en) | Semiconductor device | |
US5808878A (en) | Circuit substrate shielding device | |
US7268426B2 (en) | High-frequency chip packages | |
US6933612B2 (en) | Semiconductor device with improved heatsink structure | |
US10674648B2 (en) | High-frequency module | |
US10553954B2 (en) | Wireless device | |
US8802496B2 (en) | Substrate for semiconductor package and method of manufacturing thereof | |
JP4190111B2 (ja) | 高周波モジュール | |
JP2006344672A (ja) | 半導体チップとそれを用いた半導体装置 | |
JP2003258142A (ja) | 半導体装置 | |
JP3502769B2 (ja) | 半導体素子の実装構造 | |
JP4605887B2 (ja) | 実装用配線基板および半導体装置の実装構造 | |
WO2001008221A9 (fr) | Module haute frequence | |
JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
JP3998562B2 (ja) | 半導体装置 | |
JP4820798B2 (ja) | 半導体装置 | |
JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
JPH08255811A (ja) | 電子部品の接続装置 | |
JPH0936617A (ja) | 高周波モジュール | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JPH1197584A (ja) | 半導体装置 | |
JPWO2006001087A1 (ja) | 半導体装置 | |
JP3568534B2 (ja) | 半導体装置及びその製造方法 | |
JP2010141366A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |