JP4820798B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特に、同軸ケーブルを用いた光通信の半導体装置の小型化に適用して有効な技術に関する。

高速の信号伝達手段の１つとして同軸ケーブルがあるが、この同軸ケーブルを用いた構造の一例として、ＰＧＡ（Pin Grid Array) タイプの半導体パッケージ（半導体装置）において、多層配線基板の部品実装面と裏面間の厚さ方向の信号伝達経路を同軸ケーブルで構成する技術がある。さらに、高周波の光通信用素子を有する半導体パッケージの一例として、絶縁性セラミック基板の表面にマイクロストリップ線路（Ａｕ薄膜配線層）が形成され、低誘電率の絶縁性蓋体を低誘電率のガラスによって接合して高周波信号の伝送損失を低減する技術がある（例えば、特許文献１参照）。

また、同軸ケーブルを用いた光通信機器について記載されている（例えば、非特許文献１参照）。
特開平５−１６７２５８号公報 花谷昌一、唐沢克嘉、山下喜市、前田稔共著、昭和６１年９月３日発表、通信、光・電波部門全国大会、「ＤＦＢ−ＬＤを用いた５６５Ｍｂ／ｓ光送信器の諸特性」、２−１７０頁

特開平５−１６７２５８号公報（前記特許文献１）に記載された半導体パッケージでは、同軸ケーブルの芯線と多層配線基板の表面配線とを直角に付き当てた状態で接合しており、芯線と表面配線とにおける芯線延在方向に直角な方向の断面積の差が大きいため、芯線と表面配線の接合部の面積が変化した箇所で信号が反射する。

その結果、高周波特性を低下させることが問題となる。

また、本発明者は、同軸ケーブルが接続された高周波の半導体装置を実現する構造として、高周波の半導体チップが搭載されたパッケージ基板に、その外部接続用端子としてインナリードを接続し、このインナリードと繋がるアウタリードがパッケージ基板からその平面方向に沿って外方に向かって突出した構造を検討した。

しかしながら、パッケージ基板の平面方向に沿って基板の外方に向かってアウタリードが突出する構造では、小型化が図れないことが問題となる。

本発明の目的は、半導体装置の小型化を図ることができる技術を提供することにある。

また、本発明の他の目的は、半導体装置の薄型化を図ることができる技術を提供することにある。

さらに、本発明の他の目的は、半導体装置の低価格化を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、表層配線と、前記表層配線と絶縁層を介して内部に形成された接地導体層とを有する配線基板と、前記配線基板に電気的に接続されて搭載された半導体チップと、前記表層配線に芯線が電気的に接続された同軸構造を備えた構造体とを有し、前記配線基板の主面またはその反対側の裏面の何れかの面内に複数の外部接続用ボール電極が配置され、前記配線基板の前記構造体が設けられた側と反対側にバランサが配置されているものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

マイクロストリップ線路を有する配線基板とマイクロストリップ線路の表層配線に芯線が電気的に接続された同軸ケーブルとを有する半導体装置において、複数の外部接続用端子が配線基板の面内に配置されていることにより、半導体装置の小型化を図ることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

なお、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。

また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態）
図１は本発明の前提技術となる高周波パッケージの構造の一例を示す断面図、図２は図１に示す高周波パッケージが組み込まれる光モジュールの構造の一例を示す外観斜視図、図３は図２に示す光モジュールの構造を示す断面図、図４は図２に示す光モジュールに組み込まれる部品の配置の一例を示す平面図、図５は図２に示す光モジュールに組み込まれる部品の配置の一例を示す断面図、図６は参考例１の高周波パッケージの構造を示す断面図、図７は図１に示す高周波パッケージの配線基板におけるマイクロストリップ線路の構造の一例を示す部分平面図、図８は図７に示すマイクロストリップ線路の構造を示す部分断面図、図９は図１に示す高周波パッケージの配線基板における変形例のマイクロストリップ線路の構造を示す部分平面図、図１０は図９に示す変形例のマイクロストリップ線路の構造を示す部分断面図、図１１は参考例１の変形例の高周波パッケージの構造を示す斜視図と断面図、図１２は図１に示す高周波パッケージのキャップ装着構造の一例を示す断面図、図１３は図１２に示すキャップ装着構造の平面図、図１４は図１３のＡ−Ａ線に沿って切断した断面図、図１５は図１３に示すキャップ装着構造の底面図、図１６は図１２に示すキャップ装着構造における表層配線とキャップの位置関係の一例を示す平面図、図１７は図１４のＣ矢視から眺めたキャップの構造を示す底面図、図１８は図１７に示すキャップの構造を示す側面図、図１９は図１７に示すキャップの構造を示す断面図と角部の拡大部分断面図、図２０は図１３のＡ−Ａ線に沿って切断した拡大部分断面図、図２１は図１３のＢ−Ｂ線に沿って切断した拡大部分断面図、図２２は図１２に示すキャップ装着構造における表層配線とキャップの開口部の位置関係の一例を示す拡大部分平面図、図２３は参考例１の変形例の高周波パッケージの構造を示す断面図、図２４は図１２に示すキャップに放熱部材を取り付けた構造の一例を示す拡大部分断面図、図２５は参考例１の変形例の断面図、図２６および図２７はそれぞれ本発明の実施の形態の高周波パッケージの構造を示す断面図、図２８は参考例１の変形例の高周波パッケージの構造を示す平面図、図２９は図２８に示す高周波パッケージの断面図、図３０、図３１および図３２はそれぞれ本発明の参考例１の変形例の高周波パッケージの構造を示す平面図、図３３は実施の形態１の変形例の高周波パッケージの構造を示す平面図、図３４は図３３に示す高周波パッケージの断面図、図３５は参考例１の変形例の高周波パッケージの構造を示す平面図、図３６は図３５に示す高周波パッケージの断面図、図３７は参考例１の変形例の高周波パッケージの構造を示す平面図、図３８は図３７に示す高周波パッケージの断面図である。

図１に示す前提技術となる半導体装置は、光通信ＩＣ（Integrated Circuit）を搭載した半導体パッケージであり、例えば、４０Ｇｂｐｓの高速伝送を行うことが可能な高周波パッケージ１である。なお、高周波パッケージ１は、図２、図３に示す光モジュール（半導体モジュール装置）１４に搭載されており、高周波側の信号伝達用として同軸ケーブル７を有している。

前記高周波パッケージ１の構成は、信号用表層配線（表層配線）４ｃと、この信号用表層配線４ｃと絶縁層４ｅを介して内部に形成されたＧＮＤ層（接地導体層）４ｆとからなるマイクロストリップ線路４ｇを有するチップキャリアであるパッケージ基板（配線基板）４と、パッケージ基板４の主面４ａに複数の半田バンプ電極５を介してフリップチップ接続によって電気的に接続されて搭載された高周波の半導体チップ２と、信号用表層配線４ｃに芯線７ａが電気的に接続された同軸ケーブル７と、半導体チップ２の主面２ａとパッケージ基板４の主面４ａとの間に流し込まれてフリップチップ接続部を保護するアンダーフィル樹脂６と、パッケージ基板４の主面４ａと反対側の裏面４ｂ内に配置された複数の外部接続用端子であるボール電極３とからなる。

すなわち、高周波パッケージ１は、同軸ケーブル７からの高周波（例えば、４０Ｇｂｐｓ）の信号をパッケージ基板４の信号用表層配線４ｃを介して半田バンプ電極５を伝わって直接に半導体チップ２に入れるものであり、高周波の信号をパッケージ基板４の表層の全てマイクロストリップラインのみで伝達可能な構造を備えている。

したがって、高周波信号を、ビアによる配線などを介さずにパッケージ基板４の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することが可能になる。

なお、信号用表層配線４ｃやＧＮＤ用表層配線４ｈなどの表層配線は、例えば、銅などによって形成され、パッケージ基板４の主面４ａ側で最も上層に配置された配線のことであり、主面４ａの表面に露出していてもよく、あるいは非導電性の薄膜などでコーティングされていてもよい。

また、４０Ｇｂｐｓなどの高速伝送を行う場合には、マイクロストリップ線路４ｇの信号用表層配線４ｃは最短にすることが好ましい。したがって、パッケージ基板４の半導体チップ２と接続する複数の半田バンプ電極５のうち、半導体チップ２の中央から同軸ケーブル７（同軸コネクタ１１）寄りに配置された半田バンプ電極５が信号用表層配線４ｃと接続されている。

好ましくは、複数の半田バンプ電極５のうち、最外周に配置された半田バンプ電極５の何れかが信号用表層配線４ｃと接続されている。

これにより、高周波の周波数特性の損失を最小限に抑えた高速信号伝達を実現できるとともに、マイクロストリップ線路４ｇにノイズがのることを低減できるため、高周波特性の低下も抑えることができる。

また、高周波パッケージ１では、外部接続用端子として設けられた複数のボール電極（バンプ電極）３がパッケージ基板４の裏面４ｂにアレイ状に配置されており、したがって、高周波パッケージ１は、ボールグリッドアレイ型の半導体パッケージである。

これにより、アウタリードがパッケージ基板４から外方に向かって突出したアウタリード突出型高周波パッケージに比較してパッケージの小型化を図ることができる。

なお、マイクロストリップ線路４ｇは、信号用表層配線４ｃと内部のＧＮＤ層４ｆとの間の絶縁層４ｅにおいて電磁波として高周波の信号を伝えるものであるが、パッケージ基板４の表層においては、図７に示すように、絶縁部を介して信号用表層配線４ｃの両側に配置されたＧＮＤ用表層配線（接地用表層配線）４ｈともマイクロストリップ線路４ｇを形成している。

また、高周波パッケージ１では、パッケージ基板４に、その外周部に沿ったフレーム部材８が取り付けられ、さらにフレーム部材８には同軸ケーブル７と嵌合する同軸コネクタ（中継部材）１１がガラスビーズ１２とともに設けられている。そこで、同軸コネクタ１１には同軸ケーブル７が嵌合され、この同軸ケーブル７の芯線７ａがパッケージ基板４の信号用表層配線４ｃに半田接続３１されている（導電性樹脂などによって接続されていてもよい）。

なお、同軸コネクタ１１の直径は、例えば、１０ｍｍ程度である。

また、パッケージ基板４は、例えば、ガラス入りセラミックなどによって形成された基板であり、その厚さは、例えば、１ｍｍ程度のものであり、その内部にはＧＮＤ層４ｆ以外に、フリップチップ接続の半田バンプ電極５とこれに対応した外部接続用端子であるボール電極３とを接続する信号線である内部信号配線４ｄが形成されている。

また、このような構造の高周波パッケージ１は、図２に示すような光モジュール（半導体モジュール装置）１４などに組み込まれ、そのモジュール基板（中継部材）１３に搭載される。

ここで、光モジュール１４の構造について説明する。

図２〜図５に示す光モジュール１４は、高速光通信用のモジュールであり、例えば、携帯用電話機などに搭載されるモジュール製品である。

前提技術となる光モジュール１４は、図２に示すように、その大きさが、例えば、Ｌ（１００〜２００ｍｍ）×Ｍ（６０〜１５０ｍｍ）であり、図３に示すように、高さ（Ｔ）が１０〜２５ｍｍであるが、光モジュール１４の大きさや高さはこれらの数値に限定されるものではない。

前提技術となる高周波パッケージ１は、光モジュール１４のモジュール基板１３上に搭載され、このモジュール基板１３ごとモジュールケース１５によって覆われている。モジュールケース１５の表面には複数のフィン１６が並んで形成されており、フィン１６が風１８を受けることにより、光モジュール１４の放熱性を向上できる。

なお、光モジュール１４の外部端子は、モジュール基板１３に取り付けられたモジュールコネクタ１７であり、その一部がモジュールケース１５の裏面側に露出している。

図４、図５に示すように光モジュール１４では、入力から入った高周波の光信号は、光電変換器２０によって電気信号に変換され、さらに、この電気信号は、アンプ素子１９を介して入力側の高周波の半導体チップ２にパッケージ基板４のマイクロストリップ線路４ｇを通って入った後、低周波信号に変わって図１に示すパッケージ基板４の内部信号配線４ｄ、半田バンプ電極５、モジュール基板１３およびモジュールコネクタ１７を経て光モジュール１４の外部に送られる。

一方、モジュールコネクタ１７側から入力された信号は、その逆の経路を通って出力として送られる。

なお、図４では、高周波の半導体チップ２が入力側と出力側とで、２つ設けられている場合を示しているが、入力側と出力側とを１つの半導体チップ２内に組み込むことも可能である。

また、図４では、入力および出力の信号の流れを示す矢印において実線で示された矢印は、光ファイバによる光信号の伝達を示し、点線で示された矢印は、同軸ケーブル７またはマイクロストリップ線路４ｇによる電気信号の伝達を示している。

次に、図６は、参考例１の高周波パッケージ１を示したものであり、同軸ケーブル７の芯線７ａがパッケージ基板４の信号用表層配線４ｃに直接半田などで接続されている。

すなわち、同軸コネクタ１１を使わずに同軸ケーブル７がパッケージ基板４に半田などによって直付けされているものである。

この場合、パッケージ基板４の端部に、同軸ケーブル７を配置する段差４ｋを設けるとともに、この段差４ｋの表面にＧＮＤ用表層配線４ｈを設け、段差４ｋに同軸ケーブル７を配置した際に、同軸ケーブル７の芯線７ａを覆うシールド（ＧＮＤ）７ｂと段差４ｋのＧＮＤ用表層配線４ｈとを半田などによって電気的に接続する。

このようにパッケージ基板４に対して同軸ケーブル７を直付けすることにより、高価で、かつ直径が比較的大きな同軸コネクタ１１を使用しないため、高周波パッケージ１の薄型化を図ることができるとともに、低コスト化を図ることができる。

次に、図７〜図１０を用いて、パッケージ基板４における内層のＧＮＤ層４ｆの好ましい形状について説明する。

まず、図７および図８は、マイクロストリップ線路４ｇによるマイクロストリップライン構造２１において、基板内部のＧＮＤ層４ｆがパッケージ基板４の端部まで延在している場合であり、同軸ケーブル７による同軸構造２２とマイクロストリップライン構造２１とが接続した構造となっている場合である。

この場合、パッケージ外部との入出力高速信号は、同軸ケーブル７とパッケージ基板４の信号用表層配線４ｃと半導体チップ２の経路を通る。この時、同軸ケーブル７の芯線７ａは、パッケージ基板４の信号用表層配線４ｃに接続されており、同軸ケーブル７のＧＮ
Ｄであるシールド７ｂは、パッケージ基板４のＧＮＤ用表層配線４ｈに接続されている。

また、同軸ケーブル７の支持のためのフレーム部材８がパッケージ基板４上に固着される場合があり、さらに、このフレーム部材８と同軸ケーブル７のシールド７ｂあるいはパッケージ基板４のＧＮＤ用表層配線４ｈが接続される場合がある。なお、図８に示すように、ＧＮＤ用表層配線４ｈと内層のＧＮＤ層４ｆとはビア配線４ｉによって接続されている。

そこで、ＧＮＤのＬ（インダクタンス）を小さくするようにパッケージ基板４上の信号用表層配線４ｃを全ての領域でマイクロストリップライン構造２１にするためには、ＧＮＤ層４ｆを基板端部で露出させて同軸ケーブル７のシールド７ｂまたはフレーム部材８のＧＮＤに接続するか、またはＧＮＤ用表層配線４ｈと内層のＧＮＤ層４ｆとを接続するビア配線４ｉを基板端部に形成し、基板切断時にこのビア配線４ｉを切断して露出させて同軸ケーブル７やフレーム部材８のＧＮＤに接続するなどしなければならない。

しかし、これらの技術は、パッケージ基板４の表層・内層配線の位置決めに高い精度が要求されるとともに、配線にＣｕなどのねばりのある材料を使用した場合、配線のダレの原因に繋がることや、製造上困難になることが懸念される。

これに対して、図９および図１０に示す構造は、複数のビア配線４ｉのうち、最外周のビア配線４ｉと同軸ケーブル７との間の領域に信号用表層配線４ｃとＧＮＤ用表層配線４ｈとを同一の平面（主面４ａ）に配置したコプレーナ線路２３ａが形成されたものであり、同軸ケーブル７とパッケージ基板４のマイクロストリップ線路４ｇとがコプレーナ線路２３ａを介して接続されている。

すなわち、パッケージ基板４の端部近傍である最外周のビア配線４ｉより外側の領域をコプレーナ構造２３とするものであり、同軸構造２２とコプレーナ構造２３とマイクロストリップライン構造２１とが接続されている。

これにより、ＧＮＤのインダクタンスを小さくすることができる。

さらに、コプレーナ構造２３の領域での特性インピーダンス整合のため、図９に示すように信号用表層配線４ｃとＧＮＤ用表層配線４ｈとの間の距離を近づけている。なお、ビア配線４ｉと内層のＧＮＤ層４ｆとの位置ずれ精度は、従来と同等であり（例えば、５０
μｍ程度）、また、新規な技術を必要としないため、コストアップは防ぐことができる。

したがって、同軸構造２２とコプレーナ構造２３とマイクロストリップライン構造２１とを接続することにより、高周波信号の損失を少なくして高速信号経路の特性インピーダンスを目標値に近づけることができる。

さらに、表層の信号用表層配線４ｃとＧＮＤ用表層配線４ｈとの間の距離を近づけることにより、特性インピーダンスをより一層目標値に近づけることができる。

その結果、高速信号特性の劣化を抑えることができ、高周波パッケージ１の電気的特性向上をコストを上げることなく実現できる。

次に、図１１に示す参考例１の変形例の高周波パッケージ１について説明する。

図１１に示す高周波パッケージ１は、同軸ケーブル７とパッケージ基板４のマイクロストリップ線路４ｇの中継部材として板状部材である薄型同軸コネクタ２４を用いたものである。

薄型同軸コネクタ２４は、信号用表層配線（表層配線）２４ａとこれの両側に絶縁部を介して形成されたＧＮＤ線（接地配線）２４ｂとからなるマイクロストリップ線路２４ｃを有しており、したがって、高周波パッケージ１では、パッケージ基板４のマイクロストリップ線路４ｇの信号用表層配線２４ａと同軸ケーブル７の芯線７ａとが薄型同軸コネクタ２４のマイクロストリップ線路２４ｃの信号用表層配線２４ａを介して電気的に接続されている。

すなわち、段差２４ｄを付けた薄いセラミック板などの上段表面に信号用表層配線２４ａと、その両側にＧＮＤ線２４ｂとを設け、また、下段にはＧＮＤ線２４ｂのみを設け、上段と下段のＧＮＤ線２４ｂが表面または内層ビアなどによって接続されている。

そして、下段に同軸ケーブル７を搭載し、先端の芯線７ａを上段の信号用表層配線２４ａにのせ、同軸ケーブル７のシールド７ｂとセラミック板の上下段のＧＮＤ線２４ｂとを半田などで接続し、さらに、同軸ケーブル７の芯線７ａと上段の信号用表層配線２４ａとを同様に半田などで接続する。

その後、セラミック板の表層配線とパッケージ基板４の表層配線とを対向させ、相互の配線を半田もしくは導電性樹脂などで接続する。あるいは、金（Ａｕ）−金（Ａｕ）圧着接続を行ってもよいし、セラミック板とパッケージ基板４とを密着固定してもよい。

このように、中継部材として板状部材である薄型同軸コネクタ２４を用いることにより、高周波パッケージ１の薄型化を図ることができる。

さらに、同軸ケーブル７の取り扱いが容易になり、コネクタリペアが可能になる。また、薄型同軸コネクタ２４は、同軸ケーブル７の両端に取り付けてもよいし、一端を薄型同軸コネクタ２４とし、他端を図１に示すような同軸コネクタ１１にすることなども可能となり、同軸ケーブル７に対して異なった形状のコネクタを取り付けることが可能になる。あるいは、一端を薄型同軸コネクタ２４とし、他端をケーブル端を露出させてもよい。

なお、薄型同軸コネクタ２４が取り付けられた同軸ケーブル７は、同軸ケーブル７のみで供給することも可能であり、図１１に示すような薄型同軸コネクタ２４が取り付けられた高周波パッケージ１として供給してもよい。

次に、図１２に示す参考例１の変形例の高周波パッケージ１について説明する。

まず、図１２に示す高周波パッケージ１では、複数の外部接続用端子のボール電極３の
うち、図１５に示すように最外周の４つの角部にサポートボール３ａが設けられている。

これは、同軸コネクタ１１の重量が重いことにより、高周波パッケージ１をモジュール基板１３などの実装基板に搭載する際に、ボール電極３が潰れて隣接するボール電極３間で電気的ショートが起こるという問題に対するものであり、最外周の４つの角部にサポートボール３ａが設けられていることにより、ボール電極３の溶融時に、角部のサポートボール３ａがパッケージ基板４を支持してボール電極３の潰れによる電気的ショートの発生を防ぐことができる。

なお、サポートボール３ａは、例えば、高融点半田、樹脂またはセラミックなどによって形成されるものである。

また、図１２に示す高周波パッケージ１は、半導体チップ２の主面２ａと反対側の背面２ｂに放熱部材であるキャップ９が熱伝導性接着剤１０を介して取り付けられているものである。

すなわち、高周波の半導体チップ２は、その駆動時に高発熱となることがあるため、その背面２ｂに放熱用のキャップ９または熱拡散板あるいは放熱フィンなどを取り付けることにより、半導体チップ２の放熱性を高めるとともに、高周波パッケージ１の放熱性も向上させて電気的特性の劣化を防ぐことができる。

ここで、パッケージ基板４に対するキャップ９の配置位置について説明する。図１２〜図１４に示すようにキャップ９は、半導体チップ２を覆うように半導体チップ２の背面２ｂに熱伝導性接着剤１０などを介して取り付けられており、その際、図１６や図２０に示すように信号用表層配線４ｃおよびＧＮＤ用表層配線４ｈなどの表層配線（マイクロストリップ線路４ｇ）上にも配置されている方が好ましい。

すなわち、表層のマイクロストリップ線路４ｇに外部電磁波などによるノイズがのらないようにするため、マイクロストリップ線路４ｇ上をキャップ９が覆っている方が好ましい。

したがって、外部からの電磁波の進入を阻止するように、半導体チップ２と表層配線とをある程度覆っている方が好ましい。ただし、キャップ９と、信号用表層配線４ｃおよびＧＮＤ用表層配線４ｈなどの表層配線とは、必ず絶縁されていなければならない。

そこで、前提技術となるパッケージ基板４では、図１７に示すように、キャップ９の表層配線上の脚部９ｂに開口部（肉逃げ部）９ａが形成されており、キャップ９の脚部９ｂと表層配線とが接触しないようなキャップ形状になっている。

なお、図２０および図２２は、キャップ９の脚部９ｂの開口部９ａと、パッケージ基板４の信号用表層配線４ｃおよびＧＮＤ用表層配線４ｈとの位置関係の詳細を示したものである。すなわち、キャップ９の脚部９ｂは、信号用表層配線４ｃおよびＧＮＤ用表層配線４ｈと接触しないようにＧＮＤ用表層配線４ｈの両脇の外側の箇所まで開口部９ａとして開口している。

さらに、パッケージ基板４の表層配線である信号用表層配線４ｃの同軸ケーブル７との接続領域以外の箇所は、図２０に示すように樹脂などからなる絶縁性の薄膜（非導電性の薄膜）であるソルダレジスト４ｊによって被覆されている（ＧＮＤ用表層配線４ｈも同じ）。このソルダレジスト４ｊは、絶縁の機能とともに同軸ケーブル７の半田接続３１のための半田の流れ止めの機能も有している。

したがって、表層配線に対して、キャップ９の肉逃げ部である開口部９ａと絶縁性の薄膜であるソルダレジスト４ｊとが形成されているため、表層配線とキャップ９とが接触することは防げる。

なお、キャップ９には、図１７および図１８に示すように、角部および側部などにも表層配線と接触しないような肉逃げ部である切り欠き部９ｃが形成されている。

また、キャップ９は、シールド効果も必要とするため、図１９に示すように、銅合金などからなる基材９ｄの表面全体がクロム系の導電膜９ｅによって被覆され、さらに、その外側の面のみが、他の部品などとの電気的ショートを防止するように非導電膜９ｆによって覆われている。

このようなキャップ９が、図２１および図２２に示すように、パッケージ基板４の主面４ａに形成された信号用表層配線４ｃおよびＧＮＤ用表層配線４ｈと同一の層に取り付けられている。なお、半田バンプ電極５の下地電極の層とも同一の層である。

また、キャップ９の脚部９ｂの開口部９ａが形成されていない箇所は、図２１に示すように前記シールド効果を高めるために、脚部９ｂが導電材２５を介してパッケージ基板４の内部のＧＮＤ層４ｆとビア配線４ｉを介して接続されており、キャップ９自体がパッケージ基板４の内部のＧＮＤ層４ｆおよびＧＮＤ用表層配線４ｈと電気的に接続されている。

これにより、高周波信号の半田バンプ電極５の周囲がＧＮＤ電位で囲まれた状態となり、キャップ９によるシールド効果を高めることができる。

また、高周波信号の半田バンプ電極５すなわち信号用表層配線４ｃと接続される半田バンプ電極５は、図２２に示すように、最外周の半田バンプ電極５列の辺のほぼ中央部に配置された半田バンプ電極５とすることが好ましく、この半田バンプ電極５と信号用表層配線４ｃを介して接続される同軸コネクタ１１も辺のほぼ中央部に配置することが好ましい。

これによって、マイクロストリップ線路４ｇを最短にすることができ、高周波の周波数特性の損失を最小限に抑えた高速信号伝達を実現できるとともに、マイクロストリップ線路４ｇにノイズがのることも低減できる。

次に、図２３に示す参考例１の変形例の高周波パッケージ１は、図１１に示す薄型同軸コネクタ２４を使用した高周波パッケージ１にキャップ９を取り付けた構造のものであり、図２３に示す高周波パッケージ１によれば、高周波パッケージ１の薄型化と放熱性の両者を向上させることができる。

また、図２４に示す参考例１の変形例の高周波パッケージ１は、半導体チップ２の背面２ｂに取り付けられたキャップ９の表面に、さらに、熱伝導性接着剤１０を介して放熱ブロック（放熱部材）２６を取り付けたものであり、高周波パッケージ１の放熱性をさらに向上できる。

また、図２５に示す参考例１の変形例の高周波パッケージ１は、半導体チップ２に加えてさらに第２の半導体チップ２７をパッケージ基板４上に搭載した構造を示したものであり、両チップを覆うキャップ９が取り付けられている。

ここでは、同軸ケーブル７と表層のマイクロストリップ線路４ｇを介して接続された半導体チップ２から第２の半導体チップ２７に対して、パッケージ基板４の内部信号配線４ｄを介して信号が入力され、さらに、第２の半導体チップ２７の半田バンプ電極５から内部信号配線４ｄを介して外部接続用端子であるボール電極３に信号が伝達される。

また、図２６および図２７に示す本発明の実施の形態の高周波パッケージ１は、両者ともフレーム部材８にバランサ２８が取り付けられたものである。バランサ２８は、高周波パッケージ１の基板実装時に、高周波パッケージ１が傾かないようにパッケージ重心を調整する働きをする。

図２６は、ネジ部材２９を介してバランサ２８をフレーム部材８に固定したものであり、また、図２７は、バランサ２８に溝を形成し、この溝をフレーム部材８に嵌合させてバランサ２８をフレーム部材８取り付けた構造のものである。

したがって、図２６および図２７の高周波パッケージ１では、その基板実装時に、高周
波パッケージ１が傾かないようにバランサ２８によってパッケージ重心を調整している。

次に、パッケージ基板４と半導体チップ２の配置位置について説明する。

高周波パッケージ１では、半導体チップ２は、パッケージ基板４上でなるべく同軸ケーブル７に近い領域に配置することが好ましい。

すなわち、パッケージ基板４の表層のマイクロストリップ線路４ｇを介して高周波の信号を同軸ケーブル７から半導体チップ２に伝達する際に、マイクロストリップ線路４ｇの経路が長いとノイズがのって高周波特性が低下するため、これを防ぐために半導体チップ２をパッケージ基板４の中央部より同軸ケーブル７寄りに片寄らせて配置することが好ましく、できる限り同軸ケーブル７の近くに配置する。

これにより、マイクロストリップ線路４ｇの長さを短くすることができ、ノイズがのって高周波特性が低下することを抑えられる。

図１３に示す高周波パッケージ１は、１つの半導体チップ２がパッケージ基板４に搭載されている場合であり、半導体チップ２はパッケージ基板４の中央部より同軸コネクタ１１寄りに配置されており、この同軸コネクタ１１に同軸ケーブル７を嵌合することにより、半導体チップ２は中央部より同軸ケーブル７寄りに配置されていることになる。

図２８と図２９は、高周波の半導体チップ２と低周波の第２の半導体チップ２７がパッケージ基板４に搭載されている場合であり、高周波の半導体チップ２は、パッケージ基板４の中央部より同軸コネクタ１１寄りに配置されているとともに、低周波の第２の半導体チップ２７より同軸コネクタ１１寄りに配置されており、さらに、片方の半導体チップ２に対して２つの同軸コネクタ１１が対応して取り付けられているものである。

図３０は、図２８の構造に対する変形例であり、２つの同軸コネクタ１１の配置組み合わせを変えたものである。

図３１と図３２は、それぞれパッケージ基板４に１つの半導体チップ２が搭載されている場合であり、図３１は同一の辺に２つの同軸コネクタ１１が設けられている場合であり、半導体チップ２は中央部より同軸コネクタ１１寄りに配置されている。

また、図３２も、半導体チップ２は中央部より同軸コネクタ１１寄りに配置されているが、２つの同軸コネクタ１１が対向する２つの辺にそれぞれ向かい合って対称に配置されている。

図３３、図３４の高周波パッケージ１は、１つの半導体チップ２が中央部より同軸コネクタ１１寄りに配置されており、これに対応して最も近い辺に同軸コネクタ１１が設けられている。さらに、パッケージ基板４の主面４ａ上の半導体チップ２の周囲には複数のチップコンデンサ３０が搭載されている。

すなわち、半導体チップ２を中央部より同軸コネクタ１１寄りに配置しているため、半導体チップ２のわきの反対側の空きスペースに複数のチップコンデンサ３０などを搭載することができる。

これに対して、図３５、図３６に示す高周波パッケージ１は、１つの半導体チップ２が中央部より同軸コネクタ１１寄りに配置されているとともに、パッケージ基板４の裏面４ｂのチップ対応領域に複数のチップコンデンサ３０を搭載している場合であり、また、図３７、図３８に示す高周波パッケージ１は、１つの半導体チップ２が中央部より同軸コネクタ１１寄りに配置されているとともに、パッケージ基板４の裏面４ｂのチップ対応領域に形成されたキャビティである凹部４ｌに複数のチップコンデンサ３０が搭載されている。

図２８〜図３８に示す何れの高周波パッケージ１であっても、その小型化、薄型化および低コスト化を図ることができる。

（参考例２）
図３９は本発明の参考例２の半導体装置（高周波パッケージ）の構造を示す断面図、図４０および図４１はそれぞれ本発明の参考例２の変形例の高周波パッケージの構造を示す断面図、図４２は図４１に示す高周波パッケージの組み立てにおけるキャップ装着状態の一例を示す断面図、図４３は図４１に示す高周波パッケージの組み立てにおける補助基板と同軸ケーブルの接続状態の一例を示す部分断面図、図４４は図４１に示す高周波パッケージの組み立てにおけるテスティング状態の一例を示す部分断面図、図４５は図４１に示す高周波パッケージの組み立て完了後の構造の一例を示す部分断面図である。

参考例２の図３９に示す半導体装置は、前提技術となる高周波パッケージ１と同様に、同軸ケーブル７を有した光通信用の高周波の半導体パッケージであるが、実施の形態１で説明したような同軸ケーブル７が同軸コネクタ１１を介して取り付けられたり、あるいは同軸ケーブル７が直付けでチップキャリアであるパッケージ基板４に取り付けられるのではなく、同軸ケーブル７が図２に示す光モジュール１４（半導体モジュール装置）のモジュール基板１３に接続され、このモジュール基板１３がパッケージ基板４と突起電極を介して接続される構造のものである。

したがって、同軸ケーブル７からパッケージ基板４に対して高周波の信号を伝達する際の中継部材としてモジュール基板１３を用いるものであり、モジュール基板１３にも、その主面１３ａの表層に、信号用表層配線（表層配線）１３ｃと、この信号用表層配線１３ｃと絶縁層１３ｅを介して内部に形成されたＧＮＤ層（接地導体層）１３ｆとからなるマイクロストリップ線路１３ｇが形成されている。

そこで、パッケージ基板４のマイクロストリップ線路４ｇの信号用表層配線４ｃと同軸ケーブル７の芯線７ａとがモジュール基板１３のマイクロストリップ線路１３ｇの信号用表層配線１３ｃを介して接続されている。

すなわち、パッケージ基板４のフリップチップ接続側の主面４ａに外部接続用端子である薄型ボール電極３４が形成されているため、パッケージ基板４の主面４ａとモジュール基板１３の主面１３ａとを対向させて配置することにより、半田などからなる薄型ボール電極３４を介してパッケージ基板４の信号用表層配線４ｃとモジュール基板１３の信号用表層配線１３ｃとを接続することができ、これによって、半田の薄型ボール電極３４を介してパッケージ基板４のマイクロストリップ線路４ｇとモジュール基板１３のマイクロストリップ線路１３ｇとが接続されている。

したがって、参考例２の高周波パッケージ１も、同軸ケーブル７からの高周波（例えば、４０Ｇｂｐｓ）の信号をモジュール基板１３の信号用表層配線１３ｃを介し、かつ薄型ボール電極３４を介して直接半導体チップ２に入れることができ、高周波の信号をモジュール基板１３を介してパッケージ基板４の表層の全てマイクロストリップラインのみで伝達可能である。

これにより、前提技術となる高周波パッケージ１と同様に、高周波信号を、ビアによる配線などを介さずにモジュール基板１３およびパッケージ基板４の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することができる。

なお、低周波側の信号は、パッケージ基板４の内部信号配線４ｄを通って、薄型ボール電極３４を介してモジュール基板１３の内部信号配線１３ｄを通って外部に送られる。

また、半導体チップ２はパッケージ基板４にフリップチップ接続された状態で、モジュール基板１３の開口部１３ｈに配置され、さらに、半導体チップ２の背面２ｂには熱伝導性接着剤１０を介して放熱ブロック（放熱部材）２６が取り付けられており、したがって、モジュール基板１３の裏面１３ｂ側には放熱ブロック２６が配置されている。

参考例２の高周波パッケージ１では、同軸ケーブル７をパッケージ基板４に直付けせずに同軸ケーブル７とパッケージ基板４との間にモジュール基板１３を介在させる構造であるため、ＩＣメーカでは、パッケージ基板４に半導体チップ２をフリップチップ接続した構造体を製品として扱うことができる。

この場合、同軸ケーブル７はユーザ側でモジュール基板１３に接続することになり、さらに、ユーザ側でパッケージ基板４とモジュール基板１３との接続を薄型ボール電極３４を介して行って高周波パッケージ１を組み立てる。

このように中継部材としてモジュール基板１３を用いた高周波パッケージ１では、半導体チップ２が搭載されたパッケージ基板４と、同軸ケーブル７を接続したモジュール基板１３とを別々に組み立てた後に両者を接続するため、それぞれの歩留りの切り分けを行うことができる。

すなわち、半導体チップ２の組み立て体と、同軸ケーブル７の組み立て体とでそれぞれ歩留りリスクを分けることができ、両組み立て体を接続した後の構造体の歩留りを向上できる。

また、モジュール基板１３を用いた高周波パッケージ１では、高価な同軸コネクタ１１を使用しないため、高周波パッケージ１の低コスト化を図ることができ、かつ薄型化を図ることができる。

さらに、パッケージ基板４のフリップチップ接続側の主面４ａに全ての外部接続用端子が設けられているため、４０Ｇｂｐｓの高周波の半導体チップ２の選別の際に、選別テストを容易に行うことができる。

すなわち、パッケージ基板４の片側の面（主面４ａ）に高周波と低周波の全ての外部接続用端子が設けられているため、選別テストの際にプローブ針を接触させることが容易になり、複雑な形状の治具を用いることなくテストを行うことができる。

その結果、テスト時間を短縮することができる。

なお、図４０に示す参考例２の変形例の高周波パッケージ１は、半導体チップ２の背面２ｂに、まず熱伝導性接着剤１０を介してキャップ９が取り付けられ、さらに、このキャップ９の表面に熱伝導性接着剤１０を介して放熱ブロック２６が取り付けられたものである。

この場合、キャップ９には、キャップ９と信号用表層配線４ｃなどの表層配線とを絶縁する開口部（肉逃げ部）９ａが形成されている。

さらに、図４０に示す高周波パッケージ１は、キャップ９のみでなくこのキャップ９に放熱ブロック２６が設けられていることにより、高周波パッケージ１の放熱性をさらに高めることができ、高周波特性の劣化を防ぐことができる。

次に、図４１に示す参考例２の変形例の高周波パッケージ１は、同軸ケーブル７とパッケージ基板４の信号用表層配線４ｃとを接続する中継部材が、第２パッケージ基板である補助基板３２の場合であり、この補助基板３２には、その主面３２ａの表層に、信号用表層配線（表層配線）３２ｃと、この信号用表層配線３２ｃと絶縁層３２ｅを介して内部に形成されたＧＮＤ層（接地導体層）３２ｆとからなるマイクロストリップ線路３２ｇが形成されている。

そこで、パッケージ基板４のマイクロストリップ線路４ｇの信号用表層配線４ｃと同軸ケーブル７の芯線７ａとが補助基板３２のマイクロストリップ線路３２ｇの信号用表層配線３２ｃを介して接続されている。

すなわち、パッケージ基板４のフリップチップ接続側の主面４ａに外部接続用端子である薄型ボール電極３４が形成されており、パッケージ基板４の主面４ａと補助基板３２の主面３２ａとを対向させて配置することにより、半田などからなる薄型ボール電極３４を介してパッケージ基板４の信号用表層配線４ｃと補助基板３２の信号用表層配線３２ｃとを接続することができ、これによって、半田の薄型ボール電極３４を介してパッケージ基板４のマイクロストリップ線路４ｇと補助基板３２のマイクロストリップ線路３２ｇとが接続されている。

したがって、図４１に示す参考例２の変形例の高周波パッケージ１も、同軸ケーブル７からの高周波（例えば、４０Ｇｂｐｓ）の信号を補助基板３２の信号用表層配線３２ｃを介し、かつ薄型ボール電極３４を介して直接半導体チップ２に入れることができ、高周波の信号を補助基板３２を介してパッケージ基板４の表層の全てマイクロストリップラインのみで伝達可能となる。

これにより、前提技術となる高周波パッケージ１と同様に、高周波信号を、ビアによる配線などを介さずに補助基板３２およびパッケージ基板４の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することができる。

なお、低周波側の信号は、パッケージ基板４の内部信号配線４ｄを通って、薄型ボール電極３４を介して補助基板３２の内部信号配線３２ｄを通り、かつピン部材（接続用端子）３３を介してモジュール基板１３などに伝送される。

また、半導体チップ２はパッケージ基板４にフリップチップ接続された状態で、補助基板３２の開口部３２ｈに配置され、さらに、半導体チップ２の背面２ｂには熱伝導性接着剤１０を介してキャップ９が取り付けられ、さらにキャップ９の表面には放熱ブロック（放熱部材）２６が取り付けられており、したがって、補助基板３２の裏面３２ｂ側には放熱ブロック２６が配置されている。

参考例２の高周波パッケージ１では、同軸ケーブル７側の部品と、半導体チップ２側の部品とに分けてそれぞれ選別を行い、良品同士を接続することにより、高周波パッケージ１としての歩留りの向上を図ることができる。

すなわち、キャップ９が取り付けられた半導体チップ２をフリップチップ接続した図４２に示すチップ側構造体３６と、補助基板３２に同軸ケーブル７を半田接続３１で接続した図４３に示すケーブル側構造体３７とをそれぞれ組み立て、それぞれの構造体を別々に選別テストする。

これにより、両構造体ともマイクロストリップラインを含んでいるため、それぞれの部品として高周波テストが行え、かつ良品同士を接続することにより、それぞれの歩留りの切り分けを行うことができる。その結果、チップ側構造体３６と、ケーブル側構造体３７とでそれぞれ歩留りリスクを分けることができ、両構造体を接続した図４１に示す高周波パッケージ１の歩留りを向上できる。

さらに、チップ側構造体３６とケーブル側構造体３７をそれぞれ単独の部品として流通させることができ、それぞれを部品として入手することもできる。

また、パッケージ基板４のフリップチップ接続側の主面４ａに全ての外部接続用端子が設けられているため、４０Ｇｂｐｓの高周波の半導体チップ２の選別の際に、選別テストを容易に行うことができる。

すなわち、パッケージ基板４の片側の面（主面４ａ）に高周波と低周波の全ての外部接続用端子が設けられているため、選別テストの際にプローブ針を接触させることが容易になり、複雑な形状の治具を用いることなくテストを行うことができる。

その結果、テスト時間を短縮することができる。

なお、補助基板３２は、図４４に示すようにテスティング基板３５として用いることも可能であり、パッケージ基板４の選別テストの際にソケットとして用いることも可能である。

その際、ＡＣＦ（Anisotropic Conductive Film)などのインタポーザ３５ａを介してパッケージ基板４とテスティング基板３５とを電気的に接触させ、ピン部材３５ｂを介して信号を外部に伝達してテストを行う。

なお、テスティング基板３５には、補助基板３２などと同様に、信号用表層配線３５ｃ、内部信号配線３５ｄ、信号用表層配線３５ｃと絶縁層３５ｅを介して配置されたＧＮＤ層３５ｆおよびマイクロストリップ線路３５ｇが形成されている。

図４２に示すチップ側構造体３６と、図４３に示すケーブル側構造体３７とをそれぞれ別々に選別テストし、それぞれに良品を取得した後、チップ側構造体３６とケーブル側構造体３７とを接続して組み立てたものが、図４５に示す本実施の形態２の変形例の高周波パッケージ１である。

さらに、キャップ９の表面に熱伝導性接着剤１０を塗布し、熱伝導性接着剤１０を介して放熱ブロック２６を取り付けるとともに、この高周波パッケージ１をピン部材３３を介して光モジュール１４のモジュール基板１３に搭載したものが図４１に示す実装構造である。

なお、図４１に示す高周波パッケージ１は、半導体チップ２の背面２ｂに、まず熱伝導性接着剤１０を介してキャップ９が取り付けられ、さらに、このキャップ９の表面に熱伝導性接着剤１０を介して放熱ブロック２６が取り付けられているが、光モジュール１４ではモジュールケース１５が放熱ブロック２６の役割を共有しており、かつキャップ９には、キャップ９と信号用表層配線４ｃなどの表層配線とを絶縁する開口部（肉逃げ部）９ａが形成されている。

したがって、図４１に示す高周波パッケージ１においても、キャップ９のみでなくこのキャップ９に放熱ブロック２６（モジュールケース１５）が設けられていることにより、高周波パッケージ１の放熱性をさらに高めることができ、高周波特性の劣化を防ぐことができる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記参考例１では、半導体装置がボールグリッドアレイ型の半導体パッケージの場合について説明したが、前記半導体装置は、パッケージ基板の面内に複数の外部接続用端子が配置された構造のものであれば、例えば、ＬＧＡ（Land Grid Array)などであってもよい。

さらに、前記参考例１，２では、半導体チップ２がパッケージ基板４に対してフリップチップ接続されている場合を説明したが、半導体チップ２とパッケージ基板４の電気的な接続方法は、フリップチップ接続に限らず、平板状の金属ワイヤを用いたリボンボンディングなどであってもよい。

本発明は、同軸ケーブルを用いた電子装置に好適である。

本発明の前提技術となる半導体装置（高周波パッケージ）の構造の一例を示す断面図である。 図１に示す高周波パッケージが組み込まれる光モジュールの構造の一例を示す外観斜視図である。 図２に示す光モジュールの構造を示す断面図である。 図２に示す光モジュールに組み込まれる部品の配置の一例を示す平面図である。 図２に示す光モジュールに組み込まれる部品の配置の一例を示す断面図である。 本発明の参考例１の半導体装置（高周波パッケージ）の構造を示す断面図である。 図１に示す高周波パッケージの配線基板におけるマイクロストリップ線路の構造の一例を示す部分平面図である。 図７に示すマイクロストリップ線路の構造を示す部分断面図である。 図１に示す高周波パッケージの配線基板における変形例のマイクロストリップ線路の構造を示す部分平面図である。 図９に示す変形例のマイクロストリップ線路の構造を示す部分断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す斜視図と断面図である。 図１に示す高周波パッケージのキャップ装着構造の一例を示す断面図である。 図１２に示すキャップ装着構造の平面図である。 図１３のＡ−Ａ線に沿って切断した断面の構造を示す断面図である。 図１３に示すキャップ装着構造の底面図である。 図１２に示すキャップ装着構造における表層配線とキャップの位置関係の一例を示す平面図である。 図１４のＣ矢視から眺めたキャップの構造を示す底面図である。 図１７に示すキャップの構造を示す側面図である。 図１７に示すキャップの構造を示す断面図と角部の拡大部分断面図である。 図１３のＡ−Ａ線に沿って切断した断面の詳細構造を示す拡大部分断面図である。 図１３のＢ−Ｂ線に沿って切断した断面の詳細構造を示す拡大部分断面図である。 図１２に示すキャップ装着構造における表層配線とキャップの開口部の位置関係の一例を示す拡大部分平面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す断面図である。 図１２に示すキャップに放熱部材を取り付けた構造の一例を示す拡大部分断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す断面図である。 本発明の実施の形態の半導体装置（高周波パッケージ）の構造を示す断面図である。 本発明の実施の形態の半導体装置（高周波パッケージ）の構造を示す断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 図２８に示す高周波パッケージの構造を示す断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 図３３に示す高周波パッケージの構造を示す断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 図３５に示す高周波パッケージの構造を示す断面図である。 本発明の参考例１の変形例の半導体装置（高周波パッケージ）の構造を示す平面図である。 図３７に示す高周波パッケージの構造を示す断面図である。 本発明の参考例２の半導体装置（高周波パッケージ）の構造を示す断面図である。 本発明の参考例２の変形例の半導体装置（高周波パッケージ）の構造を示す断面図である。 本発明の参考例２の変形例の半導体装置（高周波パッケージ）の構造を示す断面図である。 図４１に示す高周波パッケージの組み立てにおけるキャップ装着状態の一例を示す断面図である。 図４１に示す高周波パッケージの組み立てにおける補助基板と同軸ケーブルの接続状態の一例を示す部分断面図である。 図４１に示す高周波パッケージの組み立てにおけるテスティング状態の一例を示す部分断面図である。 図４１に示す高周波パッケージの組み立て完了後の構造の一例を示す部分断面図である。

符号の説明

１ 高周波パッケージ（半導体装置）
２ 半導体チップ
２ａ 主面
２ｂ 背面
３ ボール電極（外部接続用端子）
３ａ サポートボール
４ パッケージ基板（配線基板）
４ａ 主面
４ｂ 裏面
４ｃ 信号用表層配線（表層配線）
４ｄ 内部信号配線
４ｅ 絶縁層
４ｆ ＧＮＤ層（接地導体層）
４ｇ マイクロストリップ線路
４ｈ ＧＮＤ用表層配線（接地用表層配線）
４ｉ ビア配線
４ｊ ソルダレジスト
４ｋ 段差
４ｌ 凹部
５ 半田バンプ電極
６ アンダーフィル樹脂
７ 同軸ケーブル
７ａ 芯線
７ｂ シールド
８ フレーム部材
９ キャップ（放熱部材）
９ａ 開口部（肉逃げ部）
９ｂ 脚部
９ｃ 切り欠き部（肉逃げ部）
９ｄ 基材
９ｅ 導電膜
９ｆ 非導電膜
１０ 熱伝導性接着剤
１１ 同軸コネクタ（中継部材）
１２ ガラスビーズ
１３ モジュール基板（中継部材）
１３ａ 主面
１３ｂ 裏面
１３ｃ 信号用表層配線（表層配線）
１３ｄ 内部信号配線
１３ｅ 絶縁層
１３ｆ ＧＮＤ層（接地導体層）
１３ｇ マイクロストリップ線路
１３ｈ 開口部
１４ 光モジュール（半導体モジュール装置）
１５ モジュールケース
１６ フィン
１７ モジュールコネクタ
１８ 風
１９ アンプ素子
２０ 光電変換器
２１ マイクロストリップライン構造
２２ 同軸構造
２３ コプレーナ構造
２３ａ コプレーナ線路
２４ 薄型同軸コネクタ（板状部材）
２４ａ 信号用表層配線（表層配線）
２４ｂ ＧＮＤ線（接地配線）
２４ｃ マイクロストリップ線路
２４ｄ 段差
２５ 導電材
２６ 放熱ブロック（放熱部材）
２７ 第２の半導体チップ
２８ バランサ
２９ ネジ部材
３０ チップコンデンサ
３１ 半田接続
３２ 補助基板（中継部材）
３２ａ 主面
３２ｂ 裏面
３２ｃ 信号用表層配線（表層配線）
３２ｄ 内部信号配線
３２ｅ 絶縁層
３２ｆ ＧＮＤ層（接地導体層）
３２ｇ マイクロストリップ線路
３２ｈ 開口部
３３ ピン部材（接続用端子）
３４ 薄型ボール電極
３５ テスティング基板
３５ａ インタポーザ
３５ｂ ピン部材
３５ｃ 信号用表層配線
３５ｄ 内部信号配線
３５ｅ 絶縁層
３５ｆ ＧＮＤ層
３５ｇ マイクロストリップ線路
３６ チップ側構造体
３７ ケーブル側構造体

Claims (1)

1. 表層配線と、前記表層配線と絶縁層を介して内部に形成された接地導体層とを有する配線基板と、
   前記配線基板に電気的に接続されて搭載された半導体チップと、
   前記表層配線に芯線が電気的に接続された同軸構造を備えた構造体とを有し、
   前記配線基板の主面またはその反対側の裏面の何れかの面内に複数の外部接続用ボール電極が配置され、
   前記配線基板の前記構造体が設けられた側と反対側にバランサが配置されていることを特徴とする半導体装置。

Images