CN115036296A - 天线设备、电子装置及其形成方法 - Google Patents

天线设备、电子装置及其形成方法 Download PDF

Info

Publication number
CN115036296A
CN115036296A CN202210198180.3A CN202210198180A CN115036296A CN 115036296 A CN115036296 A CN 115036296A CN 202210198180 A CN202210198180 A CN 202210198180A CN 115036296 A CN115036296 A CN 115036296A
Authority
CN
China
Prior art keywords
conductive
substrate
antenna
along
antenna assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210198180.3A
Other languages
English (en)
Inventor
V·古普塔
S·纳西姆
M·莫阿尔莱姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115036296A publication Critical patent/CN115036296A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Details Of Aerials (AREA)

Abstract

本申请的实施例涉及天线设备、电子装置及其形成方法。一种封装式电子装置(100)中的天线设备(102、104)，其包含：具有导电天线(106、107)和绝缘体(108)的天线组件(104)；在衬底(102)上或中延伸的导电馈线(120)；导电层(116)，其具有位于所述衬底(102)上或中的位于所述导电馈线(120)与所述导电天线(106、107)的暴露部分(107)之间的孔口(118)；以及支撑结构(110)，其安装到所述衬底(102)的一部分且安装到所述天线组件(104)的一部分，以支撑所述天线组件(104)并在所述导电天线(106、107)的所述暴露部分(107)与所述孔口(118)之间提供气隙。

Description

天线设备、电子装置及其形成方法
技术领域
本申请的实施例涉及半导体领域，且具体地说涉及天线设备、电子装置及其形成方法。
背景技术
随着通信能力被集成到工业自动化、汽车和其它系统应用中的许多装置和部件中，无线系统变得更加紧凑。减小通信电路的大小可包含将天线集成到封装式电子装置(例如，发射器和接收器)中。在与天线的封装接口处，需要介电常数低的材料来增强天线性能——包含效率。为了使成本低，许多装置封装是利用有机衬底材料层或陶瓷衬底制造的，但这些材料具有会抑制集成天线(例如，形成在多层衬底中的天线)的性能的有限介电性质。使用介电常数较低的不同材料会增加制造成本，且仍需要在低成本封装结构中提高集成天线性能。
发明内容
根据一个方面，提供一种电子装置，其包括衬底、附接到所述衬底的第一侧的半导体裸片和天线组件以及支撑结构。在一个实施方案中，所述衬底包含导电馈线，具有位于馈线与所述衬底的所述第一侧之间的孔口的导电层以及附接到所述衬底的第二侧的导电端子，例如以促进焊接到主印刷电路板(PCB)。在一个实例中，天线组件定位成使得导电天线贴片结构与所述衬底的所述孔口间隔开且面向所述孔口，以提供低介电气隙从而提高天线效率和性能。
在一个实例中，衬底的导电层沿着第一方向与导电馈线间隔开，且孔口与导电馈线的一部分对齐。在一个实施方案中，导电层沿着衬底的第一侧延伸。在另一实施方案中，导电层为定位在导电馈线与衬底的第一侧之间的衬底内部层。
在一个实例中，半导体裸片沿着正交的第二方向与孔口间隔开，以在天线组件与衬底的孔口之间提供无阻碍的气隙。在一个实施方案中，半导体裸片具有耦合到导电馈线的第一端子和耦合到导电层的第二端子，例如用于信号和接地连接。
天线组件包含相对的第一侧和第二侧、导电天线以及绝缘体。天线组件的第一侧沿着第一方向与衬底的第一侧间隔开且面向所述第一侧。导电天线包含沿着天线组件的第二侧暴露的第一部分(例如，基底)，以及沿着天线组件的第一侧暴露的第二部分(例如，贴片特征)。第二部分沿着第一方向与孔口间隔开且至少部分地面向所述孔口。在某些实施方案中，天线组件为具有铝或铜基底和贴片特征的模制引脚框架结构，其中绝缘体包含模制化合物。在其它实施方案中，所述绝缘体包含陶瓷材料。在另外的实施方案中，所述绝缘体包含层压物。
所述支撑结构安装到所述衬底的所述第一侧的一部分且安装到所述天线组件的所述第一侧的一部分，并且在沿着所述第一方向与所述衬底的所述第一侧间隔开的位置中支撑所述天线组件的所述第一侧。在某些实施方案中，支撑结构包含焊料，例如球栅阵列(BGA)型焊球。在另一实施方案中，支撑结构包含环氧树脂。
根据另一方面，一种天线设备包含天线组件，所述天线组件具有第一侧、相对的第二侧、导电天线和接合所述导电天线的绝缘体。在一个实例中，导电天线包含具有沿着第二侧的暴露表面的第一部分，以及沿着第一侧暴露的第二部分。天线设备还包含在衬底上或中延伸的导电馈线，以及在衬底上或中的导电层。所述导电层包含所述导电馈线与所述导电天线的所述第二部分之间的孔口。天线设备还包含安装到衬底的一部分且安装到天线组件的第一侧的一部分的支撑结构，以支撑天线组件并在导电天线的第二部分与孔口之间提供气隙。
在一个实例中，所述绝缘体包含模制化合物。在其它实例中，所述绝缘体为或包含陶瓷材料。在另外的实施方案中，所述绝缘体包含层压物。在此或另一实例中，支撑结构包含焊料。在其它实施方案中，支撑结构包含环氧树脂。在这些或其它实施方案中，导电天线包含铜。在某些实例中，导电层沿着衬底的一侧延伸。在另一实施方案中，导电层为定位在导电馈线与天线组件之间的衬底内部层。
根据另外的方面，一种方法包含：将半导体裸片附接到衬底；将所述半导体裸片的端子电耦合到所述衬底的导电衬垫；以及使用支撑结构将天线组件附接到所述衬底，以在所述天线组件的导电天线的暴露部分与所述衬底上或中的导电层中的孔口之间提供气隙。
在某些实例中，所述方法还包含：形成具有第一部分和第二部分的导电天线；以及将所述导电天线接合到绝缘体以形成具有第一侧和相对的第二侧的所述天线组件，其中所述第一部分的表面沿着所述第二侧暴露且所述第二部分的表面沿着所述第一侧暴露。在一个实施方案中，将所述天线组件附接到所述衬底包含将所述天线组件定位成使得所述第二部分的所述表面与所述衬底上或中的所述导电层中的所述孔口间隔开且面向所述孔口。
在此或另一实施方案中，将所述导电天线接合到所述绝缘体包含执行模制工艺，所述模制工艺使模制化合物与所述导电天线的部分接合，并且使所述第一部分的所述表面沿着所述第二侧暴露且使所述第二部分的所述表面沿着所述第一侧暴露。在这些或其它实施方案中，将所述半导体裸片附接到所述衬底包含执行倒装芯片附接工艺，所述倒装芯片附接工艺将所述半导体裸片的导电特征接合到所述衬底的所述导电衬垫，并且电耦合所述半导体裸片的端子、所述衬底的所述导电衬垫包含执行回焊工艺，所述回焊工艺将所述半导体裸片的所述导电特征焊接到所述衬底的所述导电衬垫。
在另一实施方案中，电耦合所述半导体裸片的端子、所述衬底的所述导电衬垫包含执行引线接合工艺，所述引线接合工艺在所述半导体裸片的所述导电特征与所述衬底的相应导电衬垫之间耦合接合线，且所述方法包含将导电焊球附接到所述衬底的导电特征。
附图说明
图1为根据一个方面的具有集成天线的电子装置的截面侧视图。
图2为沿图1中的线2-2截取的电子装置的截面俯视平面图。
图3为图1和2的电子装置的俯视平面图。
图4为根据另一方面的方法的流程图。
图5-12为经历根据图4的方法的制造处理的图1-3的电子装置的部分截面侧视图。
图13为具有集成天线的另一电子装置的截面侧视图。
图14为沿图13中的线14-14截取的电子装置的截面俯视平面图。
具体实施方式
在图式中，相同参考数字贯穿全文指代相同元件，且各种特征不一定按比例绘制。并且，术语“耦合”包含间接或直接的电或机械连接或其组合。例如，如果第一装置耦合到第二装置或与第二装置耦合，则所述连接可为直接电连接，或可为经由一或多个介入装置和连接的间接电连接。下文在功能的上下文中描述了各种电路、系统和/或部件的一或多个操作特性，这些功能在一些情况下是由电路系统通电和操作时各种结构的配置和/或互连产生的。
首先参考图1-3，图1示出了根据本公开的一个方面的具有集成天线的封装式电子装置100(例如，半导体装置)的截面侧视图。图2示出了沿着图1中的线2-2截取的电子装置100的截面俯视平面图，并且图1的截面图是沿着图2和3中的线1-1截取的。图3示出了电子装置100的俯视平面图。衬底102为例如印刷电路板的平面多层结构，具有形成于层压有机层上或内的图案化导电特征，其中导电通孔互连不同层的某些特征。在其它实施方案中，使用单层衬底，包含在其顶部侧和底部侧上的导电特征和互连顶部侧和底部侧的通孔。
电子装置100包含半导体裸片101和具有第一侧103的衬底102。半导体裸片101通过下文进一步描述的倒装芯片裸片附接处理附接到衬底102的第一侧103(例如，所示定向中的上部侧或顶部侧)。在(例如，下文图13和14的)其它实施例中使用不同的裸片附接技术和材料。
电子装置100包含天线组件104，例如一个实例中的模制引脚框架结构。天线组件104包含第一侧105，例如所示定向中的下部侧或底部侧。天线组件104的第一侧105大体上平行于且面向衬底102的第一侧103。天线组件104包含导电天线106、107和绝缘体108。在一个实例中，导电天线106、107为或包含铝。在另一实例中，导电天线106、107为或包含铜。在一个实例中，绝缘体108包含陶瓷材料。在另一实例中，绝缘体108包含层压物。在所示实例中，绝缘体108包含模制化合物。天线组件104包含平面的第二侧(例如，所示定向中的上部侧或顶部侧)。天线组件104的第一侧105沿着第一方向(例如，沿着图1中的竖直方向或Z方向)与衬底102的第一侧103间隔开且面向所述第一侧。导电天线106、107包含具有沿着天线组件104的第二侧109暴露的顶部表面的第一部分106，以及具有沿着天线组件104的第一侧105暴露的底部表面的第二部分107。第二部分107沿着衬底102与天线组件104之间的第一方向上的气隙与衬底102的导电层中的孔口间隔开且至少部分地面向所述孔口。在所示实例中，气隙从所附接的半导体裸片101横向朝外延伸，以便在导电天线106、107与衬底102的导电层中的孔口之间提供介电常数低的直接气隙。
电子装置100还包含图1所示的支撑结构110，其支撑天线组件104和与衬底102的间隔关系。在所示实例中，支撑结构110沿着天线组件104的第一侧105与衬底102的第一侧103之间的第一方向提供受控的非零间隙距离111。支撑结构110安装到衬底102的第一侧103的一部分且安装到天线组件104的第一侧105的一部分。在所示实例中，支撑结构110包含焊料，例如一或多个BGA型焊球。在另一可能实施方案中，支撑结构110包含安装到衬底102的第一侧103的一部分且安装到天线组件104的第一侧105的一部分的环氧树脂，以便支撑天线组件104的第一侧105沿着第一方向Z与衬底102的第一侧103间隔开非零间隔距离111。
在一个实例中，衬底102包含导电衬垫，其通过使用BGA焊球110建立的焊接连接而提供半导体裸片101与衬底102的机械和电互连。在一个实施方案中，衬底102包含衬底102的顶部侧103上的各种导电衬垫之间的阻焊剂材料113。在半导体裸片101下方在焊球110之间形成绝缘底部填充材料114。半导体裸片101在其底部侧上包含导电端子，包含所示实例中的第一端子115和一对第二端子117。半导体裸片101的底部侧上的导电端子焊接到衬底102的第一侧103上的相应导电衬垫。
衬底102包含具有开口或孔口118的导电层116。在所示实例中，导电层116形成于衬底102的第一侧103上或沿着所述第一侧形成。在其它可能实施方案中，导电层116和孔口118形成于衬底102的内部层中。如图2的截面俯视图进一步所示，所示实例包含两个孔口118，所述孔口具有含宽度119的I形形状，如图1和2所示。可在其它实施方案中使用具有不同形状(未示出)的单个孔口或多个孔口。如图1和3进一步所示，示例天线组件104包含与相应孔口118对齐的两个导电第二部分(例如，其可为贴片部分)107，以及单个基底部分106。在另一实施方案中，使用具有不同于图3所示的反相器U形形状的单个基底部分106。在另外的实施方案中，电子装置100包含不止一个基底部分106，例如具有与孔口118中的对应一者相关联的任何合适形状的相应基底部分。
在此实例中，衬底102包含具有导电馈线120的内部层，其中导电层116和孔口118沿着导电馈线120与天线组件104之间的Z方向定位。如图2的截面图中的虚线所示，在一个实例中，导电馈线120提供辐射源以供通过孔口118传输。辐射能量通过孔口118且通过孔口118与导电天线的第二或贴片部分107之间的气隙，以提供介电常数低的传输介质从而提高天线效率和性能。
衬底102进一步包含具有导电特征(例如，衬垫)的第二侧121(例如，图1的所示定向中的底部侧或下部侧)。第二侧121沿着第一(Z)方向与第一侧103间隔开。封装式电子装置100进一步包含导电端子，例如BGA型焊球122、铜柱等，所述导电端子附接到衬底102的第二侧121以促进焊接到主印刷电路板(未示出)。此外，在此实例中，衬底102提供将半导体裸片101的第二端子117电耦合到导电层116的图案化导电特征，例如以为天线设备提供接地电路连接，以及第一层和第二层上的图案化导电特征和通孔以将半导体裸片101的第一端子115互连到导电馈线120。
如图1所示，半导体裸片101沿着第二方向(例如，所示定向上的X方向)与孔口118横向间隔开，其中第二方向(X)正交于第一方向(Z)。如图1和2所示，导电层116和其孔口118沿着第一方向Z与导电馈线120间隔开，且孔口118与导电馈线120的一部分对齐。可使用导电层116与导电馈线120的任何组合，其中一或多个孔口118沿着第一方向(Z)定位在导电馈线120与天线组件104的导电天线部分106、107之间。在所示实例中，导电馈线120定位在多层衬底102的内部层中，且导电层116和孔口118定位在衬底102的顶部导电层上。在另一可能实例中，导电层116和导电馈线120定位在多层衬底102的相应内部层中，其中导电层116沿着第一方向(Z)定位在导电馈线120与天线组件104之间。在又另一实例中，导电馈线120沿着衬底的底部侧121定位，且导电层116定位于衬底的内部层中或沿着所述衬底的顶部侧103定位，其中导电层116和一或多个孔口118沿着第一方向(Z)定位在导电馈线120与天线组件104的导电天线部分106、107之间。
将天线组件104集成到封装式电子装置100中提供了集成天线设备，包含天线组件104、导电馈线120、具有一或多个孔口118的导电层116和支撑结构110。在此实施方案中，天线组件104包含具有第一部分106和第二部分107的导电天线，所述第一部分和第二部分具有沿着相应的第二侧109和第一侧105的暴露表面。导电馈线120和导电层116在衬底102上或中延伸，且导电层116在导电馈线120与导电天线的第二部分107之间包含一或多个孔口118。支撑结构110安装到衬底102的一部分且安装到天线组件104的第一侧105的一部分，以支撑天线组件104并在导电天线106、107的第二部分107与一或多个孔口118之间提供气隙。
图4示出了封装式电子(例如，半导体装置)制造或制造方法400，且图5-12示出了经历根据方法400的制造处理的封装式电子装置100。本实例展示了倒装芯片、芯片级封装(FC/CSP)电子装置100的组装。在其它实施方案中，本公开的集成天线设备用于具有任何合适的封装类型的其它电子装置，包含但不限于球栅阵列(BGA)、所形成的和未形成的陶瓷扁平封装(CFP)、平面栅格阵列(LGA)、塑料火焰安装封装(plastic flame mount package，PFM)、四方扁平封装(QFP)、四方扁平无引脚封装(QFN)单列和双列直插式封装(SIP、DIP)、圆柱栅格阵列(CGA)、柔性芯片(COS)、玻璃芯片(COG)、裸片级球栅列阵(DSBGA)、晶片芯片级封装(WCSP)、有引脚芯片载体(pleaded chip carrier，LCC)、带盖衬底金属腔(NFMCA-LID)、引脚栅格阵列(PGA)、衬底上封装(POS)、小外形和小外形无引脚(Esso，SON)、晶体管外形(TO)、zig-Zed直插式(zig-Zed in line，ZIP)、微芯片级封装(uCSP)、陶瓷球栅阵列(CBGA)、玻璃密封或其它陶瓷双列直插式封装(CDIP)、侧钎焊陶瓷双列直插式封装(CDIPSB)、陶瓷引脚栅格阵列(CPGA)、陶瓷zig-sad封装(ceramic zig-sad package，CZIP)、双列扁平封装(DFP)、热增强或高温低剖面(thermally enhanced or high temperature LowProfile)、四方扁平封装、小外形封装、薄型缩小型小外形封装或极薄型四方扁平封装(HLQFP、HQFP、HSOP、HTQFP、HTSSOP、HVQFP)、J形引脚陶瓷或金属芯片载体(JLCC)、无引脚陶瓷芯片载体(LCCC)、低剖面四方扁平封装(LQFP)、塑料双列直插式封装(PDIP)、J型引脚小外形封装(SOJ)、小外形封装(SOP)、缩小型小外形封装(SSOP)、薄型四方扁平封装(TQFP)、薄型缩小型小外形封装(TSSOP)、薄型极细平面栅格阵列(TVFLGA)、极薄型小外形封装(TVSOP)、极薄型四方扁平封装(VQFP)、双列直插式存储器模块(DIMM)、热增强缩小型小外形封装(HSSOP)、无引脚塑料芯片载体(LPCC)、多芯片模块(MCM)、金属四方扁平封装(MQFP)、有引脚塑料芯片载体(PLCC)、塑料引脚栅格阵列(PPGA)、缩小型双列直插式封装(SDIP)、单列直插式存储器模块(SIMM)小外形双列直插式存储器模块(SODIMM)、薄型小外形封装(TSOP)和极小外形封装(VSOP)。
方法400从图4中的410处的构造天线组件104开始。在此实例中，将天线组件104构造为预模制引脚框架，包含在412处形成具有第一(例如，基底)部分106和第二(例如，贴片)部分107的导电天线(天线106、107)。可在412处使用任何合适的引脚框架制造技术，例如切割、冲压和/或蚀刻铜板以形成部分106和107。图5示出了其中铜板或条带经历形成如上文结合图1所描述的第一部分106和第二部分107的化学刻蚀过程500的一个实例。
所述方法在414处继续，此时将导电天线106、107接合到绝缘体108以形成具有相对的第一侧105和第二侧109的天线组件104，其中第一部分106的顶部表面沿着第二侧109暴露且第二部分107的底部表面沿着第一侧105暴露。图6示出了其中执行模制工艺600的一个实例，所述模制工艺将模制化合物绝缘体材料108与导电天线106、107的各个侧和表面接合以产生如先前所描述的预模制天线组件104。在一个实施方案中，模制工艺600将模制化合物108、1308与导电天线106、107的部分接合，并且使得第一部分106的表面沿着第二侧109暴露且第二部分107的表面沿着第一侧105暴露。
在图4中的420处，方法400包含裸片附接和电互连处理。可在不同实施方案中使用许多不同技术、工艺和设备。所示实例涉及420处的倒装芯片裸片附接和回流焊。在此实施方案中，在422处将半导体裸片101附接到衬底102，其中上部导电层116中的孔口118位于导电馈线120和第二导体层上方，如上文结合图1和2所论述的示例衬底102所示。图7示出了其中衬底102经历沉积工艺700的一个实例，所述沉积工艺形成与导电层116的孔口118横向间隔开且在所述孔口之间横向间隔开的绝缘底部填充材料114。
422处的裸片附接以图8中的取放工艺800继续进行，此时将半导体裸片101和相关联的BGA焊球112定位到衬底102的第一侧103上，其中焊球112定位在衬底102的第一侧103上的相关联导电衬垫上方。倒装芯片附接工艺800将半导体裸片101的导电特征接合到衬底102的导电衬垫。在图4中的424处所述方法继续，此时对焊球112进行回焊以在半导体裸片101与衬底102之间形成电连接。图9示出了其中部分组装的电子装置经历热回焊工艺900的一个实例，所述热回焊工艺在半导体裸片101与衬底102之间形成电互连。424处的处理将半导体裸片101的端子115和117电耦合到衬底102的导电衬垫。回焊工艺900将半导体裸片101的导电特征焊接到衬底102的导电衬垫。
在另一实例(例如，下文的图13和14)中，在422处以胶合方式或以其它方式将半导体裸片粘附到衬底102的第一侧103，在424处执行引线接合工艺以在半导体裸片与衬底之间形成接合线电连接，并且在图4中的426处执行模制工艺，所述模制工艺产生模制结构以包围接合线、半导体裸片101和衬底的第一侧103的与孔口118间隔开且在所述孔口之间间隔开的一部分。
在图4中的430处所述方法400继续，此时使用支撑结构110将天线组件104附接到衬底102以在天线组件104的导电天线106、107的暴露部分107与衬底102中或上的导电层116中的孔口118之间提供气隙。图10示出了其中天线组件104经历球栅阵列(BGA)球附接工艺1000的一个实例，所述BGA球附接工艺将一或多个焊球支撑结构110附接到天线组件104的第一侧105。图11示出了执行将天线组件104和焊球110向下定位到衬底102上的取放工艺1100。在此实例中，工艺1100包含将天线组件104定位成使得第二部分107的表面与衬底102上或中的导电层116中的孔口118间隔开并朝向所述孔口，以及对焊球支撑结构110进行回焊。应注意，使用支撑结构110的组件可能会但未必会在衬底102与天线组件104之间提供电连接。在另一可能实施方案中，天线组件104使用不同类型或形式的支撑结构附接到衬底102，所述支撑结构例如环氧树脂，其与一或多个孔口118横向间隔开且将天线组件104定位成使得第二部分107的表面与衬底102上或中的导电层116中的孔口118间隔开并朝向所述孔口。在一个实例中，在440处，方法400还包含将导电焊球122附接到衬底102的第二侧121上的导电特征，以提供上文图1-3所示的成品封装式电子装置100。
图13和14示出了根据本公开的另一方面的具有集成天线设备的另一示例电子装置1300。图14示出了沿图13中的线14-14截取的电子装置1300的截面俯视平面图，且图13的截面图是沿图14中的线13-13截取的。本实例包含使用环氧树脂安装到衬底1302上的半导体裸片1301，所述衬底与所述半导体裸片间的使用接合线1330的电连接。衬底1302为具有形成于层压有机层上或内的图案化导电特征的平面多层，其中导电通孔互连不同层的某些特征。在其它实施方案中，使用单层衬底，包含在其顶部侧和底部侧上的导电特征和互连顶部侧和底部侧的通孔。电子装置1300包含半导体裸片1301和具有第一侧1303的衬底1302。半导体裸片1301通过环氧树脂或其它附接构件附接到衬底1302的第一侧1303。
在一个实例中，电子装置1300以及图13和14包含天线组件1304，例如模制引脚框架结构。天线组件1304包含第一侧1305，例如所示定向中的下部侧或底部侧。天线组件1304的第一侧1305大体上平行于且面向衬底1302的第一侧1303。天线组件1304包含导电天线1306、1307和绝缘体1308。在一个实例中，导电天线1306、1307为或包含铝。在另一实例中，导电天线1306、1307为或包含铜。在一个实例中，绝缘体1308包含陶瓷材料。在另一实例中，绝缘体1308包含层压物。在所示实例中，绝缘体1308包含模制化合物。天线组件1304包含平面第二(例如，上部)侧。天线组件1304的第一侧1305(沿着图13中的Z方向)与衬底1302的第一侧1303间隔开且面向所述第一侧。导电天线1306、1307包含具有沿着天线组件1304的第二侧1309暴露的顶部表面的第一部分1306，以及具有沿着天线组件1304的第一侧1305暴露的底部表面的第二部分1307。第二部分1307沿着衬底1302与天线组件1304之间的第一方向上的气隙与衬底1302的导电层中的孔口间隔开且至少部分地面向所述孔口。在所示实例中，气隙从所附接的半导体裸片1301横向朝外延伸，以便在导电天线1306、1307与衬底1302的导电层中的孔口之间提供介电常数低的直接气隙。
电子装置1300还包含图13所示的支撑结构1310，其支撑天线组件1304和与衬底1302的间隔关系。在所示实例中，支撑结构1310沿着天线组件1304的第一侧1305与衬底1302的第一侧1303之间的第一方向提供受控的非零间隙距离1311。支撑结构1310安装到衬底1302的第一侧1303的一部分且安装到天线组件1304的第一侧1305的一部分。在所示实例中，支撑结构1310包含焊料，例如一或多个BGA型焊球。在另一可能实施方案中，支撑结构1310包含安装到衬底1302的第一侧1303的一部分且安装到天线组件1304的第一侧1305的一部分的环氧树脂，以便支撑天线组件1304的第一侧1305沿着第一方向Z与衬底1302的第一侧1303间隔开非零间隔距离1311。
在一个实例中，衬底1302包含其顶部侧上的导电衬垫，所述导电衬垫通过接合线1330提供半导体裸片1301与衬底1302的电互连。在一个实施方案中，衬底1302包含衬底1302的顶部侧1303上的各种导电衬垫之间的阻焊剂材料1313。在所示实例中，半导体裸片1301包含第一端子1315和第二端子1317。衬底1302包含具有开口或孔口1318的导电层1316。在所示实例中，导电层1316形成于衬底1302的第一侧1303上或沿着所述第一侧形成。在其它可能实施方案中，导电层1316和孔口1318形成于衬底1302的内部层中。如图14的截面俯视图进一步所示，所示实例包含两个孔口1318，所述孔口具有含宽度1319的I形形状，如图13和14所示。可在其它实施方案中使用具有不同形状(未示出)的单个孔口或多个孔口。在一个实例中，图13和14中的电子装置1300的俯视平面图与上文图3所示的相同。
在此实例中，衬底1302包含具有导电馈线1320的内部层，其中导电层1316和孔口1318沿着导电馈线1320与天线组件1304之间的Z方向定位。如图14的截面图中的虚线所示，在一个实例中，导电馈线1320提供辐射源以供通过孔口1318传输。辐射能量通过孔口1318且通过孔口1318与导电天线的第二或贴片部分1307之间的气隙，以提供介电常数低的传输介质从而提高天线效率和性能。衬底1302进一步包含具有导电特征(例如，衬垫)的第二侧1321。第二侧1321沿着第一(Z)方向与第一侧1303间隔开。封装式电子装置1300进一步包含导电端子1322，例如BGA型焊球、铜柱等，所述导电端子附接到衬底1302的第二侧1321以促进焊接到主印刷电路板(未示出)。此外，在此实例中，衬底1302提供将半导体裸片1301的第二端子1317电耦合到导电层1316的图案化导电特征，例如以为天线设备提供接地电路连接，以及第一层和第二层上的图案化导电特征和通孔以将半导体裸片1301的第一端子1315互连到导电馈线1320。
如图13所示，半导体裸片1301沿着第二方向(例如，所示定向上的X方向)与孔口1318横向间隔开，其中第二方向(X)正交于第一方向(Z)。如图13和14所示，导电层1316和其孔口1318沿着第一方向Z与导电馈线1320间隔开，且孔口1318与导电馈线1320的一部分对齐。如同上文图1-3的实例，可使用导电层1316与导电馈线1320的任何组合，其中一或多个孔口1318沿着第一方向(Z)定位在导电馈线1320与天线组件1304的导电天线部分1306、1307之间。在所示实例中，导电馈线1320定位在多层衬底1302的内部层中，且导电层1316和孔口1318定位在衬底1302的顶部导电层上。在另一可能实例中，导电层1316和导电馈线1320定位在多层衬底1302的相应内部层中，其中导电层1316沿着第一方向(Z)定位在导电馈线1320与天线组件1304之间。在又另一实例中，导电馈线1320沿着衬底的底部侧1321定位，且导电层1316定位于衬底的内部层中或沿着所述衬底的顶部侧1303定位，其中导电层1316和一或多个孔口1318沿着第一方向(Z)定位在导电馈线1320与天线组件1304的导电天线部分1306、1307之间。
所描述的示例封装式电子装置、天线设备和制造方法促进将高性能天线集成到封装式电子装置中，通过在信号馈线与孔口之间的天线结构和天线贴片结构中提供介电常数低的气隙来提高天线性能，而不会产生任何不利的成本折衷。某些实施方案可针对天线结构104、1304使用简单的预模制引脚框架结构，以实现高性能天线操作。所示实例提供与预模制引脚框架或其它天线组件104、1304结合的混合封装结构，以及低成本组装工艺，以实现与具有集成天线设备的电子装置相关联的更好天线性能以及小因数。在一个可能实施方案中，预模制引脚框架或其它合适的天线结构的使用可与许多标准封装类型和工艺(例如，引线接合、倒装芯片、晶片扇出等)结合，以实现其中封装式电子装置需要无线通信的低成本高性能解决方案。所公开的实例很大程度上或完全消除或避免了信号馈送和天线元件之间的介电材料，这在降低插入损耗、提高带宽和/或消除衬底模式方面提高了装置性能。此外，所公开的实例提供了针对不同应用开发一系列天线盖框架的灵活性，例如方向性(低增益和宽视野(FOV)与高增益和窄视野(FOV))、极化(LP与CP天线)和波束方向(边射与端子射)。此外，与其它天线集成方法相比，所公开的实例通过降低衬底层计数和/或避免昂贵的封装解决方案而促进提高性能和降低成本。此外，可切换天线组件104、1304和/或可修改受控的支撑结构间隔111、1311，以基于应用和频率范围而为不同产品或产品变体提供具有不同性能参数的不同天线，而无需重新加工整个封装。
在权利要求书的范围内，对所描述实例的修改是可能的且其它实施方案是可能的。

Claims (20)

1.一种电子装置，其包括：
具有第一侧、第二侧、导电馈线、导电层和导电端子的衬底，所述第二侧沿着第一方向与所述第一侧间隔开，所述导电馈线沿着所述第一方向与所述第一侧间隔开，所述导电层沿着所述第一方向与所述导电馈线间隔开，所述导电层包含与所述导电馈线的一部分对齐的孔口，且所述导电端子附接到所述衬底的所述第二侧；
附接到所述衬底的所述第一侧的半导体裸片，所述半导体裸片沿着正交于所述第一方向的第二方向与所述孔口间隔开，且所述半导体裸片包括：耦合到所述导电馈线的第一端子和耦合到所述导电层的第二端子；
具有第一侧、第二侧、导电天线和绝缘体的天线组件，所述天线组件的所述第一侧沿着所述第一方向与所述衬底的所述第一侧间隔开且朝向所述第一侧，所述导电天线包含沿着所述天线组件的所述第二侧暴露的第一部分和沿着所述天线组件的所述第一侧暴露的第二部分，所述第二部分沿着所述第一方向与所述孔口间隔开且至少部分地朝向所述孔口；以及
安装到所述衬底的所述第一侧的一部分且安装到所述天线组件的所述第一侧的一部分的支撑结构，所述支撑结构支撑所述天线组件的所述第一侧沿着所述第一方向与所述衬底的所述第一侧间隔开。
2.根据权利要求1所述的电子装置，其中所述绝缘体包含陶瓷材料。
3.根据权利要求1所述的电子装置，其中所述绝缘体包含层压物。
4.根据权利要求1所述的电子装置，其中所述绝缘体包含模制化合物。
5.根据权利要求4所述的电子装置，其中所述支撑结构包含焊料。
6.根据权利要求4所述的电子装置，其中所述支撑结构包含环氧树脂。
7.根据权利要求1所述的电子装置，其中所述支撑结构包含焊料。
8.根据权利要求1所述的电子装置，其中所述支撑结构包含环氧树脂。
9.根据权利要求1所述的电子装置，其中所述导电天线包含铜。
10.根据权利要求1所述的电子装置，其中所述导电层沿着所述衬底的所述第一侧延伸。
11.一种天线设备，其包括：
具有第一侧和相对的第二侧的天线组件，所述天线组件包括导电天线和接合所述导电天线的绝缘体，所述导电天线包含具有沿着所述第二侧的暴露表面的第一部分和沿着所述第一侧暴露的第二部分；
在衬底上或中延伸的导电馈线；
在所述衬底上或中的导电层，所述导电层包含所述导电馈线与所述导电天线的所述第二部分之间的孔口；以及
支撑结构，其安装到所述衬底的一部分且安装到所述天线组件的所述第一侧的一部分，以支撑所述天线组件并在所述导电天线的所述第二部分与所述孔口之间提供气隙。
12.根据权利要求11所述的天线设备，其中所述绝缘体包含模制化合物。
13.根据权利要求11所述的天线设备，其中所述支撑结构包含焊料。
14.根据权利要求11所述的天线设备，其中所述导电天线包含铜。
15.根据权利要求11所述的天线设备，其中所述导电层沿着所述衬底的一侧延伸。
16.一种方法，其包括：
将半导体裸片附接到衬底；
将所述半导体裸片的端子电耦合到所述衬底的导电衬垫；以及
使用支撑结构将天线组件附接到所述衬底，以在所述天线组件的导电天线的暴露部分与所述衬底上或中的导电层中的孔口之间提供气隙。
17.根据权利要求16所述的方法，其进一步包括：
形成具有第一部分和第二部分的导电天线；以及
将所述导电天线接合到绝缘体以形成具有第一侧和相对的第二侧的所述天线组件，其中所述第一部分的表面沿着所述第二侧暴露且所述第二部分的表面沿着所述第一侧暴露；
其中将所述天线组件附接到所述衬底包含将所述天线组件定位成使得所述第二部分的所述表面与所述衬底上或中的所述导电层中的所述孔口间隔开且面向所述孔口。
18.根据权利要求17所述的方法，其中将所述导电天线接合到所述绝缘体包含执行模制工艺，所述模制工艺使模制化合物与所述导电天线的部分接合，并且使所述第一部分的所述表面沿着所述第二侧暴露且使所述第二部分的所述表面沿着所述第一侧暴露。
19.根据权利要求16所述的方法，其中：
将所述半导体裸片附接到所述衬底包含执行倒装芯片附接工艺，所述倒装芯片附接工艺将所述半导体裸片的导电特征接合到所述衬底的所述导电衬垫；并且
电耦合所述半导体裸片的端子、所述衬底的所述导电衬垫包含执行回焊工艺，所述回焊工艺将所述半导体裸片的所述导电特征焊接到所述衬底的所述导电衬垫。
20.根据权利要求16所述的方法，其中电耦合所述半导体裸片的端子、所述衬底的所述导电衬垫包含执行引线接合工艺，所述引线接合工艺在所述半导体裸片的所述导电特征与所述衬底的相应导电衬垫之间耦合接合线；
所述方法进一步包括将导电焊球附接到所述衬底的导电特征。
CN202210198180.3A 2021-03-03 2022-03-02 天线设备、电子装置及其形成方法 Pending CN115036296A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/190,521 US11677152B2 (en) 2021-03-03 2021-03-03 Packaged electronic device with integral antenna
US17/190,521 2021-03-03

Publications (1)

Publication Number Publication Date
CN115036296A true CN115036296A (zh) 2022-09-09

Family

ID=83115698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210198180.3A Pending CN115036296A (zh) 2021-03-03 2022-03-02 天线设备、电子装置及其形成方法

Country Status (2)

Country Link
US (1) US11677152B2 (zh)
CN (1) CN115036296A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US20200118949A1 (en) * 2018-10-16 2020-04-16 Texas Instruments Incorporated Semiconductor package with antenna
US10862192B2 (en) 2018-12-18 2020-12-08 Texas Instruments Incorporated Non-contact test solution for antenna-on-package (AOP) devices using near-field coupled RF loopback paths
US20200212536A1 (en) 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
US12015191B2 (en) 2019-02-08 2024-06-18 Texas Instruments Incorporated Antenna-on-package integrated circuit device
US11258161B2 (en) 2019-02-08 2022-02-22 Texas Instmments Incorporated Antenna-on-package integrated circuit device
US10910705B2 (en) 2019-06-20 2021-02-02 Texas Instruments Incorporated Antenna in package device having substrate stack

Also Published As

Publication number Publication date
US11677152B2 (en) 2023-06-13
US20220285844A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US10121751B2 (en) Integrated antennas in wafer level package
US9406645B1 (en) Wafer level package and fabrication method
US8411444B2 (en) Thermal interface material application for integrated circuit cooling
US9064787B2 (en) Integrated antennas in wafer level package
US6770955B1 (en) Shielded antenna in a semiconductor package
US6469384B2 (en) Unmolded package for a semiconductor device
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
US20070096160A1 (en) High frequency chip packages with connecting elements
CN107180826B (zh) 半导体封装组件
US6713317B2 (en) Semiconductor device and laminated leadframe package
US11854947B2 (en) Integrated circuit chip with a vertical connector
US20220102263A1 (en) Semiconductor package having a chip carrier with a pad offset feature
CN115036296A (zh) 天线设备、电子装置及其形成方法
US20220209391A1 (en) Antenna in package having antenna on package substrate
WO2024025874A1 (en) Microelectronic device package with integral antenna module and semiconductor device
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US9761570B1 (en) Electronic component package with multple electronic components
JP4820798B2 (ja) 半導体装置
Yu et al. Integrated Circuit Package Types
US20230090365A1 (en) Fan-out package with antenna
US20240113413A1 (en) Microelectronic device package including antenna and semiconductor device
US20230044284A1 (en) Flip-chip enhanced quad flat no-lead electronic device with conductor backed coplanar waveguide transmission line feed in multilevel package substrate
US20220344796A1 (en) Microelectronic device package including antenna and semiconductor device
JP4850056B2 (ja) 半導体装置
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination