WO2011007507A1 - 半導体パッケージ用基板および半導体パッケージ用基板の製造方法 - Google Patents

半導体パッケージ用基板および半導体パッケージ用基板の製造方法 Download PDF

Info

Publication number
WO2011007507A1
WO2011007507A1 PCT/JP2010/004239 JP2010004239W WO2011007507A1 WO 2011007507 A1 WO2011007507 A1 WO 2011007507A1 JP 2010004239 W JP2010004239 W JP 2010004239W WO 2011007507 A1 WO2011007507 A1 WO 2011007507A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
semiconductor element
substrate
ground electrode
semiconductor package
Prior art date
Application number
PCT/JP2010/004239
Other languages
English (en)
French (fr)
Inventor
渋谷明信
大内明
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US13/383,895 priority Critical patent/US8531023B2/en
Priority to JP2011522699A priority patent/JPWO2011007507A1/ja
Publication of WO2011007507A1 publication Critical patent/WO2011007507A1/ja
Priority to US13/958,989 priority patent/US8802496B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Definitions

  • the present invention relates to a semiconductor package substrate, a semiconductor package, a method for manufacturing a semiconductor package substrate, and a method for manufacturing a semiconductor package.
  • semiconductor packages suitable for high-frequency signal propagation (a structure in which one semiconductor element is mounted on a package substrate) and composite modules (a structure in which a plurality of semiconductor elements are mounted on a module substrate)
  • a semiconductor package in which a semiconductor element is connected to a mounting substrate by wire bonding is mainly used.
  • high-frequency characteristics cannot be sufficiently obtained due to the inductance component of the wire, and that the performance of the semiconductor package varies due to manufacturing variations in wire length.
  • the active surface of the wire-bonded semiconductor element faces upward (face-up mounting), and there is a problem that radiation noise is large. Therefore, in a semiconductor package in which a high-frequency semiconductor element is mounted face-up, a method of covering the semiconductor element with a metal cap for electromagnetic shielding is adopted.
  • JP 2002-26178 A Japanese Patent Laid-Open No. 10-92981
  • FIG. 18 is a schematic diagram showing a schematic configuration of the semiconductor package 100 shown in Patent Document 1.
  • the conductor 103 needs to be connected to the ground electrode on the surface of the mounting substrate 101 (the surface facing the semiconductor element 102).
  • An electrode other than the ground electrode such as a signal line cannot be provided.
  • the mounting substrate 101 in the semiconductor package 100 has a laminated structure of a plurality of layers in which via holes are formed so as to route signal lines to the outside (the back surface of the mounting substrate 101).
  • FIG. 19 is a schematic diagram showing a schematic configuration of the semiconductor package 200 shown in Patent Document 2.
  • the semiconductor package 200 has a structure in which the conductor 204 covers the side surface of the underfill resin 203 and the side surface of the semiconductor element 202.
  • the conductor 204 covers the side surface of the underfill resin 203 and the side surface of the semiconductor element 202.
  • the present invention has been made in view of such circumstances, and a semiconductor package substrate, a semiconductor package, and a semiconductor package capable of suppressing leakage of radiation noise from a gap between a semiconductor element and a mounting substrate.
  • An object of the present invention is to provide a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor package.
  • a substrate for a semiconductor package according to the present invention includes a signal electrode flip-chip connected to the semiconductor element via a bump on a mounting substrate on which the semiconductor element is mounted, and both sides of the signal electrode.
  • a coplanar line having a ground electrode provided at a distance from each other, and the ground electrode in the outer peripheral portion of the mounting region of the semiconductor element has a distance between the top surface of the mounting substrate and the top surface of the ground electrode.
  • a stepped portion that is larger in the outer peripheral portion of the mounting region than in the mounting region is formed, and an insulator is formed to cover the signal electrode in the outer peripheral portion of the mounting region.
  • the step portion is formed on the ground electrode in the outer peripheral portion of the mounting region of the semiconductor element on the mounting substrate, and the insulator is formed to cover the signal electrode in the outer peripheral portion of the mounting region.
  • a ground electrode and an insulator can be used as a base so as not to contact the signal electrode. Further, the conductor can be formed on the ground electrode and the insulator without any gap. Therefore, when the semiconductor element is mounted on the mounting substrate, it is possible to suppress leakage of radiation noise from the gap between the semiconductor element and the mounting substrate.
  • FIG. 2 is a cross-sectional view taken along line X1-X1 ′ of FIG.
  • FIG. 2 is a cross-sectional view taken along line X2-X2 ′ of FIG.
  • FIG. 2 is a cross-sectional view taken along line Y1-Y1 ′ of FIG.
  • FIG. 2 is a cross-sectional view taken along line Y2-Y2 ′ of FIG.
  • FIG. 7 is a cross-sectional view taken along line X3-X3 ′ of FIG.
  • FIG. 7 is a cross-sectional view taken along line X4-X4 ′ of FIG.
  • FIG. 7 is a cross-sectional view taken along line Y3-Y3 ′ of FIG. It is process drawing which shows the manufacturing process of the semiconductor package of this invention.
  • FIG. 11 is a process diagram following FIG. 10.
  • FIG. 12 is a process diagram following FIG. 11. It is a schematic diagram which shows the cross-sectional structure of the semiconductor device which concerns on Embodiment 2 of this invention. It is a schematic diagram which shows the cross-sectional structure of the semiconductor device which concerns on Embodiment 3 of this invention.
  • FIG. 16 is a process drawing following FIG. 15.
  • FIG. 17 is a cross-sectional view taken along line X5-X5 ′ of FIG. It is a figure which shows the cross-sectional structure of the semiconductor package which concerns on patent document 1.
  • FIG. It is a figure which shows the cross-sectional structure of the semiconductor package which concerns on patent document 2.
  • FIG. 11 is a process diagram following
  • FIG. 1 is a plan view showing a semiconductor package substrate 20.
  • 2 is a cross-sectional view taken along line X1-X1 ′ of FIG. 3 is a cross-sectional view taken along line X2-X2 ′ of FIG. 4 is a cross-sectional view taken along line Y1-Y1 ′ of FIG.
  • FIG. 5 is a sectional view taken along line Y2-Y2 ′ of FIG.
  • the semiconductor package substrate 20 of the present embodiment has a rectangular shape in plan view, and the signal electrode 3 and the ground electrode 2 are formed on the mounting substrate 6.
  • the ground electrode 2 is provided on both sides of the signal electrode 3 so as to be spaced from the signal electrode 3, and the signal electrode 3 and the ground electrode 2 form a coplanar line (CPW; coplanar waveguide).
  • CPW coplanar line
  • the central part on the mounting substrate 6 there is a mounting region S where a semiconductor element 7 (see FIG. 6) described later is mounted.
  • a blanking pattern P (opening region) having a rectangular shape in plan view is formed in the mounting region S of the coplanar line on the mounting substrate 6.
  • the outer peripheral portion of the extraction pattern P in the mounting region S is a connection region where the semiconductor element 7 is connected to electrodes (the signal electrode 3 and the ground electrode) via bumps 9 (see FIG. 7) described later. Further, a step portion 4 is formed on the ground electrode 2 in the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • the ground electrode 2 and the signal electrode 3 are shown as coplanar lines on the mounting substrate 6, but other electrodes such as a power supply electrode may be provided.
  • a high-frequency signal can be propagated while suppressing transmission loss.
  • the signal electrode 3 and the ground electrode 2 are concentrated on the element formation surface of the mounting substrate 6 (the surface on which the semiconductor element 7 is mounted), the surface opposite to the element formation surface is formed. An electrode becomes unnecessary. As a result, it is not necessary to provide via holes for electrically connecting the ground electrode 2 and the signal electrode 3 to the mounting substrate 6. Therefore, high-frequency signals can be propagated without via holes, and transmission loss can be reduced.
  • the substrate used for the mounting substrate 6 is not particularly limited.
  • a printed substrate, an organic substrate, or a ceramic substrate can be used, but a printed substrate mainly composed of polyphenylene ether (PPE), which is a material having a low dielectric loss at high frequencies.
  • PPE polyphenylene ether
  • LCP liquid crystal polymer
  • LTCC low temperature co-fired ceramic
  • the material for forming the electrode is not particularly limited.
  • copper (Cu) is preferable for an organic substrate
  • silver-palladium (Ag—Pd) alloy is preferable for an LTCC substrate.
  • the surface treatment of the electrode is not particularly limited.
  • a gold (Au) plating process suitable for flip chip connection of the semiconductor element 7 is applied to the base via a nickel (Ni) plating barrier.
  • the stepped portion 4 is located in the mounting region S more than the thickness T1 of the ground electrode 2 on the mounting region S side (the distance between the upper surface of the mounting substrate 6 and the upper surface of the ground electrode 2 in the mounting region S).
  • the thickness T2 (the distance between the upper surface of the mounting substrate 6 and the upper surface of the ground electrode 2 at the outer peripheral portion of the mounting region S) of the ground electrode 2 on the opposite side of the side is formed to be larger (T1 ⁇ T2).
  • the semiconductor element 7 when the semiconductor element 7 is mounted on the mounting substrate 6, it is possible to suppress leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6. Specifically, radiated noise generated from the active surface of the semiconductor element 7 is shielded by the step portion 4 serving as an electromagnetic shield wall formed in the outer peripheral portion of the mounting region S on the mounting substrate 6. That is, since the surface of the mounting substrate 6 is not flat, it is possible to suppress radiation noise from propagating along the surface of the mounting substrate 6.
  • the height (T2-T1) of the stepped portion 4 is not particularly limited. However, when the underfill resin 10 (see FIG. 7) is formed, the height (dam) is sufficient to prevent the underfill resin 10 from flowing out. Is required). In the present embodiment, the height (T2-T1) of the stepped portion 4 is set within a range of 10 ⁇ m to 30 ⁇ m.
  • the thickness T3 of the signal electrode 3 (the distance between the upper surface of the mounting substrate 6 and the upper surface of the signal electrode 3) is the ground electrode 2 on the mounting region S side over the entire area of the mounting substrate 6.
  • the thickness is substantially the same as the thickness T1.
  • an insulator 5 is formed so as to cover the signal electrode 3.
  • the conductor 8 see FIG. 6 as an electromagnetic shield covering the semiconductor element 7
  • the ground electrode 2 and the insulator 5 can be used as a base so as not to contact the signal electrode 3.
  • the conductor 8 when the conductor 8 is formed after the semiconductor element 7 is mounted, it can be formed on the ground electrode 2 and the insulator 5 without a gap.
  • the upper surface of the insulator 5 and the upper surface of the ground electrode 2 become flat, so that when the conductor 8 is formed after the semiconductor element 7 is mounted, the insulator 5 and the ground electrode 2 can be provided without any unevenness on the ground. .
  • the thickness T4 of the insulator 5 (distance between the top surface of the mounting substrate 6 and the top surface of the insulator 5) is not particularly limited, but the height of the dam is the same as the height of the step portion 4 (T2-T1). is required. In the present embodiment, the thickness T4 of the insulator 5 is set within a range of 10 ⁇ m to 30 ⁇ m.
  • a material for forming the insulator 5 is not particularly limited. For example, a solder resist material is suitable for an organic substrate, and a substrate material can be used for an LTCC substrate.
  • the side surface portion of the insulator 5 on the side facing the mounting region S and the step portion 4 are connected.
  • the surface on the mounting region S side becomes flat as a whole of the insulator 5 and the stepped portion 4, and therefore, when the underfill resin 10 is formed after mounting the semiconductor element 7, the outflow from the dam is surely prevented. be able to.
  • the insulator 5 is formed so as to fill a gap between the signal electrode 3 and the ground electrode 2 on the mounting substrate 6 in the outer peripheral portion of the mounting region S. As a result, the insulator 5 covering the signal electrode 3 and the ground electrode 2 are formed without a gap. Therefore, when the conductor 8 is formed after the semiconductor element 7 is mounted, the conductor 8 flows through the gap and the signal electrode 3 is formed. Can be prevented from touching. Further, the conductor 8 can be reliably formed on the insulator 5 and the ground electrode 2 without a gap.
  • FIG. 6 to 9 are schematic views showing the semiconductor package 1 according to the first embodiment of the present invention.
  • FIG. 6 is a plan view showing the semiconductor package 1.
  • FIG. 7 is a cross-sectional view taken along line X3-X3 ′ of FIG.
  • FIG. 8 is a cross-sectional view taken along line X4-X4 ′ of FIG.
  • FIG. 9 is a cross-sectional view taken along line Y3-Y3 ′ of FIG.
  • the semiconductor package 1 of the present embodiment is fixed on the above-described semiconductor package substrate 20 with bumps 9 with the circuit formation surface (active surface) of the semiconductor element 7 facing down.
  • the material for forming the bumps 9 is not particularly limited, but gold (Au) stud bumps and solder bumps are preferably used. Further, the type and size of the semiconductor element 7 and the size and pitch of the bumps 9 are not particularly limited.
  • a step portion 4 is formed on the ground electrode 2 and an insulator 5 is formed so as to cover the signal electrode 3 in the outer peripheral portion of the mounting region S in the semiconductor package substrate 20 described above. For this reason, radiation noise generated from the active surface of the semiconductor element 7 is shielded by the stepped portion 4 serving as an electromagnetic shield wall formed in the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • the semiconductor package 1 is fixed by filling the underfill resin 10 between the semiconductor element 7 and the mounting substrate 6.
  • the underfill resin 10 is formed up to a position reaching the stepped portion 4 of the ground electrode 2 and the side surface of the insulator 5 (the surface on the mounting region S side), and a gap between the semiconductor element 7 and the mounting substrate 6 is formed. It is blocking.
  • the contraction force of the underfill resin 10 strengthens the connection state of the bumps 9 and reduces the thickness of the bumps 9 (the distance between the upper surface of the electrode and the circuit formation surface of the semiconductor element 7). For this reason, the transmission loss of a high frequency signal can be reduced.
  • the material for forming the underfill resin 10 is not particularly limited, but a smaller thermal expansion difference from the semiconductor element 7 is preferable, and a material made of a composite of an inorganic filler and an organic resin is preferable.
  • the underfill resin 10 needs to be sufficiently filled without generating voids even when the input / output terminal pitch of the semiconductor element 7 is miniaturized to 150 ⁇ m or less and the distance between the bumps 9 is small. Further, when the underfill resin 10 is filled, it is necessary to prevent the semiconductor element 7 and the mounting substrate 6 from being damaged.
  • a material composed of a composite of an inorganic filler (maximum particle size of 5 ⁇ m or less, 40-60 wt%) and an organic resin is suitable as a material for forming the underfill resin 10. .
  • the conductor 8 is formed in a closed ring shape in plan view and is electrically connected to the ground electrode 2. Specifically, the conductor 8 is formed so as to cover the entire exposed portion of the underfill resin 10 across the semiconductor element 7 and the mounting substrate 6 (the step portion 4 and the insulator 5). Thereby, it is possible to suppress radiation noise from leaking from a minute gap inside the underfill resin 10 or an interface between the active surface of the semiconductor element 7 and the underfill resin 10.
  • the material for forming the conductor 8 is not particularly limited.
  • a silver paste that is a composite of a silver (Ag) filler and an epoxy resin may be used.
  • FIGS. 10 to 12 are process diagrams sequentially showing the manufacturing process of the semiconductor package substrate 20.
  • FIG. 10 is an enlarged view when the step portion 4 is formed in the ground electrode 2.
  • 11 and 12 are cross-sectional views corresponding to FIG. 8 (cross-sectional views taken along the line X4-X4 ′ in FIG. 6).
  • the signal electrode 3 and the ground electrode 2 are formed by patterning the electrode formed on the upper surface of the mounting substrate 6. Specifically, on the upper surface of the mounting substrate 6, the ground electrode 2 is formed on both sides of the signal electrode 3 at a distance from the signal electrode 3, thereby forming a coplanar line with the signal electrode 3 and the ground electrode 2.
  • a mask is formed on the ground electrode 2 in the outer peripheral portion of the mounting region S (the portion where the thickness of the ground electrode 2 is to be increased).
  • the step portion 4 is formed by etching the ground electrode 2 where the surface where the mask is not formed is exposed.
  • the step portion 4 is formed such that the thickness T2 of the ground electrode 2 on the side opposite to the mounting region S side is larger than the thickness T1 of the ground electrode 2 on the mounting region S side (T1 ⁇ T2). .
  • the height (T2-T1) of the stepped portion 4 is high enough to prevent the underfill resin 10 from flowing out when the underfill resin 10 is formed after the semiconductor element 7 is mounted (the height of the dam).
  • the thickness T3 of the signal electrode 3 is set to be substantially the same as the thickness T1 of the ground electrode 2 on the mounting region S side over the entire area of the mounting substrate 6.
  • a nickel (Ni) plating barrier is applied as a base on the upper surfaces of the ground electrode 2 and the signal electrode 3, and further gold (Au) plating is applied thereon.
  • the insulator 5 is formed so as to cover the signal electrode 3 in the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • the insulator 5 is formed such that the surface on the mounting region S side of the stepped portion 4 formed on the ground electrode 2 and the surface on the mounting region S side of the insulator 5 are in the same plane.
  • the thickness T4 of the insulator 5 is required to be a dam height similar to the height (T2-T1) of the stepped portion 4, and is set within a range of 10 ⁇ m to 30 ⁇ m.
  • the insulator 5 is formed so as to fill a gap between the signal electrode 3 and the ground electrode 2 on the mounting substrate 6 in the outer peripheral portion of the mounting region S.
  • the semiconductor element 7 is flip-chip mounted on the semiconductor package substrate 20 manufactured by the above-described process via the bumps 9 (see FIG. 11).
  • the underfill resin 10 is filled between the semiconductor element 7 and the mounting substrate 6 using a dispenser. At this time, the underfill resin 10 can be prevented from flowing out due to the function as a dam of the stepped portion 4 and the insulator 5 in the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • the conductor 8 is formed so as to cover the entire exposed portion of the underfill resin 10 across the semiconductor element 7 and the mounting substrate 6 (the stepped portion 4 and the insulator 5). Thereby, it is possible to suppress radiation noise from leaking from a minute gap inside the underfill resin 10 or an interface between the active surface of the semiconductor element 7 and the underfill resin 10.
  • the conductor 8 may be formed by printing the above-described conductive paste using a printing method such as a screen printing method or a pad printing method. Since the upper surface of the stepped portion 4 and the upper surface of the insulator 5 in the outer peripheral portion of the mounting region S on the mounting substrate 6 are flat, it is possible to print the conductive paste suitably. Further, by using a simple printing method, the conductor 8 can be formed with a high yield, and the manufacturing cost of the semiconductor package 1 can be reduced.
  • a printing method such as a screen printing method or a pad printing method. Since the upper surface of the stepped portion 4 and the upper surface of the insulator 5 in the outer peripheral portion of the mounting region S on the mounting substrate 6 are flat, it is possible to print the conductive paste suitably. Further, by using a simple printing method, the conductor 8 can be formed with a high yield, and the manufacturing cost of the semiconductor package 1 can be reduced.
  • the ground electrode 2 is formed on the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • a step portion 4 is formed, and an insulator 5 is formed to cover the signal electrode 3 in the outer peripheral portion of the mounting region S.
  • the conductor 8 when the conductor 8 is formed as an electromagnetic shield covering the semiconductor element 7, the ground electrode 2 and the insulator 5 can be used as a base so as not to contact the signal electrode 3. Further, the conductor 8 can be formed on the insulator 5 and the ground electrode 2 without a gap. Therefore, when the semiconductor element 7 is mounted on the mounting substrate 6, it is possible to suppress the leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6.
  • the surface on the mounting region S side becomes flat as the insulator 5 and the step portion 4 as a whole.
  • the conductor 8 can be formed on the underfill resin 10 without a gap. Therefore, when the semiconductor element 7 is mounted on the mounting substrate 6, it is possible to reliably suppress leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6.
  • the insulator 5 is formed so as to fill the gap between the signal electrode 3 on the mounting substrate 6 and the ground electrode 2 in the outer peripheral portion of the mounting region S, the insulator 5 covering the signal electrode 3 and the ground The electrode 2 is formed without a gap. For this reason, when the conductor 8 is formed after the semiconductor element 7 is mounted, it is possible to prevent the conductor 8 from flowing through the gap and coming into contact with the signal electrode 3. Further, the conductor 8 can be reliably formed on the insulator 5 and the ground electrode 2 without a gap. Therefore, when the semiconductor element 7 is mounted on the mounting substrate 6, it is possible to reliably suppress leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6.
  • an underfill resin 10 is formed between the semiconductor element 7 and the mounting substrate 6. For this reason, the connection state of the bumps 9 is strengthened by the contraction force of the underfill resin 10, and the thickness of the bumps 9 can be reduced. Therefore, the semiconductor package 1 that can reduce the transmission loss of the high-frequency signal can be provided.
  • the stepped portion 4 and the insulator 5 are formed on the outer peripheral portion of the mounting region S on the mounting substrate 6.
  • the conductor 8 can be formed on the underfill resin 10 without a gap, and the leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6 can be reliably suppressed.
  • the conductor 8 can be formed with a high yield, and the manufacturing cost of the semiconductor package 1 can be reduced.
  • a semiconductor package using a semiconductor package substrate (a structure in which one semiconductor element is mounted on the package substrate) has been described as an example, but the present invention is not limited to this.
  • the present invention can also be applied to a composite module (a structure in which a plurality of semiconductor elements are mounted on a module substrate).
  • FIG. 13 is a diagram showing an internal structure of the semiconductor package 1A according to the second embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a schematic configuration of semiconductor package 1A in the second embodiment corresponding to FIG.
  • the conductor 8A is formed so as to cover the entire exposed portion of the semiconductor element 7 on the mounting substrate 6, and thus the first embodiment described above. This is different from the semiconductor package 1 described above. Since the other points are the same as in the first embodiment, the same elements as those in FIG.
  • the semiconductor package 1 ⁇ / b> A of the present embodiment is formed so that the conductor 8 ⁇ / b> A that shields radiation noise covers the entire exposed portion of the semiconductor element 7 and the underfill resin 10 on the mounting substrate 6. ing.
  • the semiconductor package 1A of the present embodiment has a rectangular shape in plan view, whereas the conductor 8 in the first embodiment has a closed annular shape in plan view.
  • the semiconductor package 1 ⁇ / b> A of the present embodiment radiation noise leaks from a minute gap inside the underfill resin 10, an interface between the active surface of the semiconductor element 7 and the underfill resin 10, and an upper surface of the semiconductor element 7. Can be suppressed. Therefore, leakage of radiation noise from the gap between the semiconductor element 7 and the mounting substrate 6 can be reliably suppressed.
  • FIG. 14 is a diagram showing an internal structure of the semiconductor package 1B according to the third embodiment of the present invention.
  • FIG. 14 is a cross-sectional view showing a schematic configuration of semiconductor package 1B in the third embodiment corresponding to FIG.
  • the semiconductor package 1 ⁇ / b> B of the present embodiment has the semiconductor package 1 described in the above-described first embodiment in that a gap 11 is formed between the semiconductor element 7 and the mounting substrate 6. Is different. Since the other points are the same as in the first embodiment, the same elements as those in FIG.
  • the semiconductor package 1 ⁇ / b> B of the present embodiment has a hollow structure in which a gap 11 is formed between the semiconductor element 7 and the mounting substrate 6.
  • the underfill resin 10 ⁇ / b> B is formed in the connection region of the bump 9 between the semiconductor element 7 and the mounting substrate 6.
  • the semiconductor package 1B of the present embodiment has a closed ring shape in plan view, whereas the underfill resin 10B of the first embodiment has a rectangular shape in plan view.
  • the dielectric constant of air in the air gap 11 is the dielectric of the underfill resin 10 in the first embodiment. Smaller than the rate.
  • the dielectric constant between the semiconductor element 7 and the mounting substrate 6 even when the passivation of the semiconductor element 7 is thin, the high-frequency characteristics are not deteriorated and the reliability of the connection of the semiconductor element 7 is ensured. It is also possible to suppress the leakage of radiation noise from the gap between the mounting board 6 and the mounting board 6.
  • the inventor of the present application conducted an experiment to verify the effect of the substrate for a semiconductor package of the present invention. Specifically, by the method for manufacturing a substrate for a semiconductor package of the present invention, an electromagnetic shield wall is formed by forming a stepped portion on the ground electrode and forming an interval covering both sides of the signal electrode and an insulator covering the signal electrode. This proves that leakage of radiation noise can be suppressed.
  • the experimental results will be described.
  • the substrate for a semiconductor package of this example is a stepped portion (height) formed on a ground electrode by a manufacturing method as described above based on a printed circuit board having a thickness of 35 ⁇ m as a mounting substrate and a coplanar line mainly composed of PPE with copper foil. 22 ⁇ m) pattern was formed.
  • the surface of the electrode was subjected to surface treatment in the order of nickel (thickness 3 ⁇ m) and gold (thickness 0.5 ⁇ m).
  • a solder resist material (thickness: 20 ⁇ m) was used as a gap between both sides of the signal electrode and an insulator covering the signal electrode.
  • As the semiconductor element an element having a size of 4 mm ⁇ 2 mm ⁇ 200 ⁇ m was used.
  • the area of the electromagnetic shield wall in the stepped portion and the insulator on the mounting substrate was 4.5 mm ⁇ 2.5 mm.
  • a semiconductor package was manufactured by the above-described semiconductor package manufacturing method as follows.
  • a gold bump (diameter 80 ⁇ m) was used.
  • Flip chip connection between the mounting substrate and the semiconductor element was performed by Au—Au connection with a gold bump pitch of 150 ⁇ m.
  • An underfill resin was formed between the mounting substrate and the semiconductor element by filling the underfill resin forming material with a dispenser and curing at a temperature of 150 ° C. for 30 minutes.
  • the material for forming the underfill resin is a composite of a filler (maximum particle size 3 ⁇ m, concentration 50 wt%) and an epoxy resin.
  • a silver paste was formed as a conductor using a printing method.
  • the semiconductor package of the comparative example was flip-chip connected between the mounting substrate and the semiconductor element based on the same mounting substrate as in the above example.
  • the difference from the semiconductor package of the above embodiment is that the pattern of the stepped portion is not formed on the ground electrode, the interval on both sides of the signal electrode, and the insulator covering the signal electrode It is a point that is not formed.
  • the radiation noise in the semiconductor package of an Example was measured on the basis of the comparative example. As a result, it has been found that leakage of radiation noise from between the semiconductor element which is the largest radiation noise source in the semiconductor package and the mounting substrate (side of the bump) can be suppressed.
  • the formation state of the underfill resin in the semiconductor device of the example was confirmed based on the comparative example.
  • the underfill resin spread into an indefinite shape as shown in FIG.
  • the underfill resin could be formed without protruding from the outer peripheral portion of the mounting region due to the effect of the dam formed by the step portion and the insulator.
  • the formation state of the conductor in the semiconductor package of the example was confirmed based on the comparative example.
  • the conductor spreads over a wide range.
  • the conductor could be formed in a closed annular shape in plan view without protruding to the outer peripheral portion of the mounting region.
  • the underfill resin and the conductor are formed so as to spread over a wide range, so that impedance mismatch occurs in the coplanar line, resulting in a large signal transmission loss.
  • the underfill resin and the conductor are formed without protruding from the outer peripheral portion of the mounting region, so that the signal transmission loss can be reduced without causing impedance mismatch in the coplanar line. It was.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　半導体パッケージ用基板は、半導体素子と実装基板との間の隙間からの放射ノイズの漏洩を抑制することが可能であって、半導体素子が実装される実装基板上に、半導体素子にバンプを介してフリップチップ接続される信号電極と、信号電極３の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路を有し、半導体素子の実装領域の外周部における接地電極には実装基板上面と接地電極上面との間の距離が実装領域よりも実装領域の外周部において大きくなる段差部が形成され、かつ、実装領域の外周部における信号電極を覆って絶縁体が形成される。

Description

半導体パッケージ用基板および半導体パッケージ用基板の製造方法
　本発明は、半導体パッケージ用基板、半導体パッケージ、半導体パッケージ用基板の製造方法、半導体パッケージの製造方法に関する。
　近年、半導体素子の高周波化に伴い、高周波信号の伝搬に適した半導体パッケージ（半導体素子１つをパッケージ用基板に実装する構造）や複合モジュール（複数の半導体素子をモジュール用基板に実装する構造）が開発されている。従来、ワイヤーボンディングにより半導体素子を実装基板に接続した半導体パッケージが主に使用されている。しかしながら、ワイヤーのインダクタンス成分により高周波特性が十分に得られない問題や、ワイヤー長の製造バラツキにより半導体パッケージの性能がばらついてしまう問題があった。さらには、ワイヤーボンディングされた半導体素子は活性面が上を向いているため（フェースアップ実装）、放射ノイズが大きい問題があった。そのため、高周波の半導体素子をフェースアップ実装した半導体パッケージでは、電磁シールド用の金属キャップで半導体素子を覆う方法が採用されている。
　一方、半導体素子の接続パッドにバンプを形成し、実装基板に対して半導体素子の活性面が向くように半導体素子を接続するフリップチップ接続（フェースダウン実装）を用いた半導体パッケージが報告されている。このフリップチップ接続によれば、半導体素子と実装基板とがワイヤーボンディングによるフェースアップ実装に比べて短距離で接続されるので、信号の伝送ロスを低減することができる。また、製造バラツキも小さく、低コストで製造可能となる。さらに、半導体素子の活性面が実装基板側を向いているため、実装基板上に十分に広い接地電極を設けることで（グランディング対策）、放射ノイズも小さくすることができる。また、金属キャップを設けない構造として、実装基板上に搭載された半導体素子を電磁シールドとなる導電体で覆う技術が開発されている（例えば特許文献１及び２参照）。
特開２００２－２６１７８号公報 特開平１０－９２９８１号公報
　図１８は特許文献１に示す半導体パッケージ１００の概略構成を示す模式図である。図１８に示すように、半導体パッケージ１００においては、導電体１０３が実装基板１０１表面（半導体素子１０２と対向する面）の接地電極に接続した構造とする必要があるが、実装基板１０１表面には信号線などの接地電極以外の電極を設けることができない。このため、半導体パッケージ１００における実装基板１０１は、信号線を外部（実装基板１０１裏面）に引き回すように内部にビアホールが形成された複数の層の積層構造となっている。
　仮に、実装基板１０１表面に信号線が設けられたとしても、この信号線上面には電磁シールドとなる導電体１０３を設けることができない。このため、導電体１０３を設けることができない半導体素子１０２と実装基板１０１との間の隙間から放射ノイズが漏洩してしまう問題があった。
　図１９は特許文献２に示す半導体パッケージ２００の概略構成を示す模式図である。図１９に示すように、半導体パッケージ２００においては、導電体２０４がアンダーフィル樹脂２０３の側面と半導体素子２０２の側面を覆う構造となっている。この半導体パッケージ２００においても特許文献１と同様に実装基板２０１表面には信号線などの接地電極以外の電極を設けることができない問題があった。
　本発明はこのような事情に鑑みてなされたものであって、半導体素子と実装基板との間の隙間からの放射ノイズの漏洩を抑制することが可能な半導体パッケージ用基板、半導体パッケージ、半導体パッケージ用基板の製造方法、半導体パッケージの製造方法を提供することを目的とする。
　上記の課題を解決するため、本発明の半導体パッケージ用基板は、半導体素子が実装される実装基板上に、該半導体素子にバンプを介してフリップチップ接続される信号電極と、該信号電極の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路を有し、前記半導体素子の実装領域の外周部における前記接地電極には前記実装基板上面と前記接地電極上面との間の距離が前記実装領域よりも前記実装領域の外周部において大きくなる段差部が形成され、かつ、前記実装領域の外周部における前記信号電極を覆って絶縁体が形成されていることを特徴とする。
　本発明によれば、実装基板上の半導体素子の実装領域の外周部における接地電極に段差部が形成されているとともに、実装領域の外周部における信号電極を覆って絶縁体が形成されている。このため、半導体素子を実装基板に実装した場合、半導体素子の活性面から発生する放射ノイズが実装基板上の実装領域の外周部に形成された電磁シールド壁となる段差部により遮蔽される。すなわち、実装基板の表面（半導体素子の側の面）が平坦でないため、放射ノイズが実装基板の面内に沿って伝播してしまうことが抑制される。また、半導体素子を覆う電磁シールドとして導電体を形成するときに、信号電極と接触しないように接地電極と絶縁体とを下地に用いることができる。また、導電体を接地電極上及び絶縁体上に隙間なく形成することができる。したがって、半導体素子を実装基板に実装した場合、半導体素子と実装基板との間の隙間からの放射ノイズの漏洩を抑制することが可能となる。
本発明の半導体パッケージ用基板を示す平面図である。 図１のＸ１－Ｘ１'線に沿った断面図である。 図１のＸ２－Ｘ２'線に沿った断面図である。 図１のＹ１－Ｙ１'線に沿った断面図である。 図１のＹ２－Ｙ２'線に沿った断面図である。 本発明の実施の形態１に係る半導体パッケージの平面図である。 図６のＸ３－Ｘ３'線に沿った断面図である。 図６のＸ４－Ｘ４'線に沿った断面図である。 図６のＹ３－Ｙ３'線に沿った断面図である。 本発明の半導体パッケージの製造工程を示す工程図である。 図１０に続く工程図である。 図１１に続く工程図である。 本発明の実施の形態２に係る半導体装置の断面構成を示す模式図である。 本発明の実施の形態３に係る半導体装置の断面構成を示す模式図である。 比較例として従来の半導体パッケージの製造工程を示す工程図である。 図１５に続く工程図である。 図１６のＸ５－Ｘ５'線に沿った断面図である。 特許文献１に係る半導体パッケージの断面構成を示す図である。 特許文献２に係る半導体パッケージの断面構成を示す図である。
　以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
（半導体パッケージ用基板）
（実施の形態１)
　図１～５は本発明の実施の形態１に係る半導体パッケージ用基板２０を示す模式図である。図１は、半導体パッケージ用基板２０を示す平面図である。図２は、図１のＸ１－Ｘ１'線に沿った断面図である。図３は、図１のＸ２－Ｘ２'線に沿った断面図である。図４は、図１のＹ１－Ｙ１'線に沿った断面図である。図５は、図１のＹ２－Ｙ２'線に沿った断面図である。
　図１に示すように、本実施の形態の半導体パッケージ用基板２０は平面視矩形状であり、実装基板６上には信号電極３と接地電極２とが形成されている。実装基板６上において、接地電極２は信号電極３の両側に信号電極３と間隔をあけて設けられ、信号電極３と接地電極２とでコプレーナ線路（ＣＰＷ；ｃｏｐｌａｎａｒ　ｗａｖｅｇｕｉｄｅ）が形成されている。実装基板６上の中央部には後述する半導体素子７（図６参照）が実装される実装領域Ｓがある。また、実装基板６上のコプレーナ線路における実装領域Ｓには、平面視矩形状の抜きパターンＰ（開口領域）が形成されている。実装領域Ｓにおける抜きパターンＰの外周部は、半導体素子７が後述するバンプ９（図７参照）を介して電極（信号電極３及び接地電極）に接続される接続領域となっている。また、実装基板６上の実装領域Ｓの外周部における接地電極２には段差部４が形成されている。なお、本図では説明の便宜上、実装基板６上のコプレーナ線路として接地電極２と信号電極３とを図示しているが、電源電極など他の電極が設けられていてもよい。
　本実施の形態では、実装基板６上においてコプレーナ線路を用いているので伝送ロスを抑えて高周波信号を伝搬することができる。具体的には、実装基板６の素子形成面（半導体素子７が実装される側の面）に信号電極３と接地電極２とを集約しているため、素子形成面と反対の側の面に電極が不要となる。これにより、実装基板６に接地電極２と信号電極３とを電気的に接続するためのビアホールを設ける必要がなくなる。したがって、ビアホールを介さずに高周波信号を伝搬できるので、伝送ロスを低減することが可能となる。
　実装基板６に用いる基板は特に限定されず、例えばプリント基板、有機基板、セラミック基板を用いることができるが、高周波での誘電損失が小さい材料であるポリフェニレンエーテル（ＰＰＥ）を主成分としたプリント基板、液晶ポリマー（ＬＣＰ）基板、低温同時焼成セラミック（ＬＴＣＣ）基板を用いることが好ましい。
　また、電極の形成材料も特に限定されないが、例えば有機基板の場合は銅（Ｃｕ）が好適であり、ＬＴＣＣ基板の場合は銀－パラジウム（Ａｇ－Ｐｄ）合金が好適である。また、電極の表面処理も特に限定はされない。本実施の形態では、半導体素子７をフリップチップ接続するのに適した金（Ａｕ）めっき処理が下地にニッケル（Ｎｉ）めっきバリアを介して施されている。
　図２に示すように、段差部４は、実装領域Ｓの側の接地電極２の厚さＴ１（実装領域Ｓにおける実装基板６上面と接地電極２上面との間の距離）よりも実装領域Ｓの側と反対の側の接地電極２の厚さＴ２（実装領域Ｓの外周部における実装基板６上面と接地電極２上面との間の距離）のほうが大きくなるように形成されている（Ｔ１＜Ｔ２）。
　このため、半導体素子７を実装基板６に実装するときに、半導体素子７と実装基板６との間の隙間から放射ノイズが漏洩することを抑制することが可能となる。具体的には、実装基板６上の実装領域Ｓの外周部に形成された電磁シールド壁となる段差部４により半導体素子７の活性面から発生する放射ノイズが遮蔽される。すなわち、実装基板６の表面が平坦でないため、放射ノイズが実装基板６の面内に沿って伝播してしまうことが抑制される。
　なお、段差部４の高さ（Ｔ２－Ｔ１）は特に限定されないが、アンダーフィル樹脂１０（図７参照）を形成するときに、このアンダーフィル樹脂１０の流出を防止できる程度の高さ（ダムとなる高さ）が必要である。本実施の形態では、段差部４の高さ（Ｔ２－Ｔ１）が１０μｍ以上３０μｍ以下の範囲内に設定されている。
　図３～５に示すように、信号電極３の厚さＴ３（実装基板６上面と信号電極３上面との間の距離）は、実装基板６上の全域にわたって実装領域Ｓの側の接地電極２の厚さＴ１と略同じ厚さとなっている。
　実装基板６上の実装領域Ｓの外周部においては、信号電極３を覆って絶縁体５が形成されている。このため、半導体素子７を覆う電磁シールドとして導電体８（図６参照）を形成するときに、信号電極３と接触しないように接地電極２と絶縁体５とを下地に用いることができる。また、半導体素子７を実装後に導電体８を形成するときに、接地電極２上及び絶縁体５上に隙間なく形成することができる。
　絶縁体５の厚さＴ４（実装基板６上面と絶縁体５上面との間の距離）は、実装領域Ｓの外周部における接地電極２の厚さＴ２と同じになっている（Ｔ４＝Ｔ２）。これにより、絶縁体５上面及び接地電極２上面が平坦になるので、半導体素子７を実装後に導電体８を形成するときに、絶縁体５及び接地電極２を下地にして凹凸なく設けることができる。
　なお、絶縁体５の厚さＴ４（実装基板６上面と絶縁体５上面との間の距離）は特に限定されないが、段差部４の高さ（Ｔ２－Ｔ１）と同様にダムとなる高さが必要である。本実施形態では、絶縁体５の厚さＴ４が１０μｍ以上３０μｍ以下の範囲内に設定されている。また、絶縁体５の形成材料は特に限定されないが、例えば有機基板の場合はソルダーレジスト材が好適であり、ＬＴＣＣ基板の場合は基板材料を用いることもできる。
　また、実装領域Ｓに面する側の絶縁体５の側面部と段差部４とが連接している。これにより、絶縁体５及び段差部４全体として実装領域Ｓの側の面が平坦になるので、半導体素子７を実装後にアンダーフィル樹脂１０を形成するときに、ダムからの流出を確実に防止することができる。
　また、絶縁体５は実装領域Ｓの外周部における実装基板６上の信号電極３と接地電極２との間の間隔を埋めるように形成されている。これにより、信号電極３を覆う絶縁体５と接地電極２とが隙間なく形成されるので、半導体素子７を実装後に導電体８を形成するときに、導電体８が隙間を流れて信号電極３に接触してしまうことを防止することができる。また、導電体８を絶縁体５上及び接地電極２上に確実に隙間なく形成することができる。
（半導体パッケージ）
　図６～９は本発明の実施の形態１に係る半導体パッケージ１を示す模式図である。図６は、半導体パッケージ１を示す平面図である。図７は、図６のＸ３－Ｘ３'線に沿った断面図である。図８は、図６のＸ４－Ｘ４'線に沿った断面図である。図９は、図６のＹ３－Ｙ３'線に沿った断面図である。
　図６～９に示すように、本実施の形態の半導体パッケージ１は、半導体素子７の回路形成面（活性面）を下にして、上述した半導体パッケージ用基板２０上にバンプ９を介して固定されている。バンプ９の形成材料は特に限定されないが、金（Ａｕ）スタッドバンプやはんだバンプが好適に用いられる。また、半導体素子７の種類やサイズ、バンプ９のサイズやピッチは特に限定されない。
　半導体パッケージ１は、上述した半導体パッケージ用基板２０における実装領域Ｓの外周部において、接地電極２に段差部４が形成され、信号電極３を覆って絶縁体５が形成されている。このため、半導体素子７の活性面から発生する放射ノイズは、実装基板６上の実装領域Ｓの外周部に形成された電磁シールド壁となる段差部４により遮蔽される。
　また、半導体パッケージ１は、半導体素子７と実装基板６との間にアンダーフィル樹脂１０が充填されることにより固着されている。アンダーフィル樹脂１０は、接地電極２の段差部４及び絶縁体５の側面（実装領域Ｓの側の面）に達する位置まで形成されており、半導体素子７と実装基板６との間の隙間を塞いでいる。このアンダーフィル樹脂１０の収縮力によりバンプ９の接続状態が強固となるとともに、バンプ９の厚さ（電極上面と半導体素子７の回路形成面との間の距離）を小さくすることができる。このため、高周波信号の伝送ロスを低減することができる。
　アンダーフィル樹脂１０の形成材料は特に限定されないが、半導体素子７との熱膨張差が小さいほうが好ましく、無機フィラーと有機樹脂の複合体からなる材料が好適である。アンダーフィル樹脂１０は、例えば半導体素子７の入出力端子ピッチが１５０μｍ以下に微細化され、バンプ９間の距離が小さい場合でも、ボイドが発生することなく十分に充填される必要がある。また、アンダーフィル樹脂１０が充填される場合、半導体素子７や実装基板６に損傷を与えないようにする必要がある。これらの観点から、本願発明者は、アンダーフィル樹脂１０の形成材料は、無機フィラー（最大粒径５μｍ以下、４０－６０ｗｔ％）と有機樹脂の複合体からなる材料が適していることを見出した。
　導電体８は、平面視閉環状に形成されており、接地電極２に電気的に接続されている。具体的には、導電体８は、半導体素子７と実装基板６（段差部４及び絶縁体５）とを跨いでアンダーフィル樹脂１０の露出する部位全体を覆って形成されている。これにより、アンダーフィル樹脂１０内部の微細な隙間や半導体素子７の活性面とアンダーフィル樹脂１０との間の界面から放射ノイズが漏洩することを抑えることができる。
　導電体８の形成材料は特に限定されないが、例えば銀（Ａｇ）フィラーとエポキシ樹脂との複合体である銀ペーストを用いるのがよい。
（半導体パッケージ用基板の製造方法）
　次に、本実施の形態に係る半導体パッケージ１における半導体パッケージ用基板２０の製造方法を図１０～１２及び図８を用いて説明する。図１０～１２は、半導体パッケージ用基板２０の製造工程を順を追って示す工程図である。なお、図１０は、接地電極２に段差部４を形成したときの拡大図である。また、図１１及び図１２は、図８に対応した断面図（図６のＸ４－Ｘ４'線に沿った断面図）である。
　先ず、実装基板６上面に形成された電極をパターニングすることにより信号電極３と接地電極２とを形成する。具体的には、実装基板６上面において、接地電極２を信号電極３の両側に信号電極３と間隔をあけて形成することにより、信号電極３と接地電極２とでコプレーナ線路を形成する。
　次に、実装領域Ｓの外周部（接地電極２の厚さを大きくしたい部分）における接地電極２上にマスクを形成する。次に、マスクが形成されていない表面が露出している接地電極２をエッチングすることにより段差部４を形成する。段差部４は、実装領域Ｓの側の接地電極２の厚さＴ１よりも実装領域Ｓの側と反対の側の接地電極２の厚さＴ２のほうが大きくなるように形成する（Ｔ１＜Ｔ２）。段差部４の高さ（Ｔ２－Ｔ１）は、半導体素子７を実装後にアンダーフィル樹脂１０を形成するときに、アンダーフィル樹脂１０の流出を防止できる程度の高さ（ダムとなる高さ）が必要であり、１０μｍ以上３０μｍ以下の範囲内に設定する（図１０参照）。なお、信号電極３の厚さＴ３は、実装基板６上の全域にわたって実装領域Ｓの側の接地電極２の厚さＴ１と略同じ厚さに設定する。
　次に、接地電極２及び信号電極３に表面処理を施す。具体的には、半導体素子７をフリップチップ接続するために、接地電極２及び信号電極３上面に下地としてニッケル（Ｎｉ）めっきバリアを施し、さらにこの上に金（Ａｕ）めっき処理を施す。
　次に、実装基板６上の実装領域Ｓの外周部における信号電極３を覆うように絶縁体５を形成する。絶縁体５は、接地電極２に形成された段差部４の実装領域Ｓの側の面と絶縁体５の実装領域Ｓの側の面とが同一面内になるように形成する。絶縁体５の厚さＴ４は、段差部４の高さ（Ｔ２－Ｔ１）と同様にダムとなる高さが必要であり、１０μｍ以上３０μｍ以下の範囲内に設定する。また、絶縁体５は実装領域Ｓの外周部における実装基板６上の信号電極３と接地電極２との間の間隔を埋めるように形成する。以上の工程により、上述した半導体パッケージ用基板２０が製造される（図１１参照）。
（半導体パッケージの製造方法）
　次に、上述の工程により製造された半導体パッケージ用基板２０上にバンプ９を介して半導体素子７をフリップチップ実装する（図１１参照）。
　次に、図１２に示すように、半導体素子７と実装基板６との間にアンダーフィル樹脂１０をディスペンサーを用いて充填する。このとき、実装基板６上の実装領域Ｓの外周部における段差部４と絶縁体５とのダムとしての機能により、アンダーフィル樹脂１０が外部に流出してしまうことを防止することができる。
　次に、図８に示すように、半導体素子７と実装基板６（段差部４及び絶縁体５）とを跨いでアンダーフィル樹脂１０の露出する部位全体を覆うように導電体８を形成する。これにより、アンダーフィル樹脂１０内部の微細な隙間や半導体素子７の活性面とアンダーフィル樹脂１０との間の界面から放射ノイズが漏洩することを抑えることができる。
　また、導電体８の形成方法は、例えばスクリーン印刷法やパッド印刷法などの印刷法を用いて、上述の導電ペーストを印刷することにより形成するのがよい。実装基板６上の実装領域Ｓの外周部における段差部４上面及び絶縁体５上面が平坦になっているため、導電ペーストを好適に印刷することが可能となる。また、シンプルな印刷法を用いることにより、導電体８を歩留まりよく形成することが可能となり、半導体パッケージ１の製造コストを低減することができる。
　本実施の形態の半導体パッケージ用基板２０、半導体パッケージ１、半導体パッケージ用基板２０の製造方法、半導体パッケージ１の製造方法によれば、実装基板６上の実装領域Ｓの外周部における接地電極２に段差部４が形成されているとともに、実装領域Ｓの外周部における信号電極３を覆って絶縁体５が形成されている。このため、半導体素子７を実装基板６に実装した場合、半導体素子７の活性面から発生する放射ノイズが実装基板６上の実装領域Ｓの外周部に形成された電磁シールド壁となる段差部４により遮蔽される。すなわち、実装基板６の表面（半導体素子７の側の面）が平坦でないため、放射ノイズが実装基板６の面内に沿って伝播してしまうことがない。また、半導体素子７を覆う電磁シールドとして導電体８を形成するときに、信号電極３と接触しないように接地電極２と絶縁体５とを下地に用いることができる。また、導電体８を絶縁体５上及び接地電極２上に隙間なく形成することができる。したがって、半導体素子７を実装基板６に実装した場合、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を抑制することが可能となる。
　また、絶縁体５の厚さＴ４が実装領域Ｓの外周部における接地電極２の厚さＴ２と同じになっているので（Ｔ４＝Ｔ２）、絶縁体５上面及び接地電極２上面が平坦になる。このため、半導体素子７を実装後に導電体８を形成するときに、上面が平坦な絶縁体５及び接地電極２を下地にして凹凸なく形成することができる。これにより、導電体８を絶縁体５上及び接地電極２上に確実に隙間なく形成することができる。したがって、半導体素子７を実装基板６に実装した場合、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を確実に抑制することが可能となる。
　また、実装領域Ｓに面する側の絶縁体５の側面部と段差部４とが連接しているので、絶縁体５及び段差部４全体として実装領域Ｓの側の面が平坦になる。このため、半導体素子７を実装後にアンダーフィル樹脂１０を形成するときに、ダムからの流出を確実に防止することができる。これにより、導電体８をアンダーフィル樹脂１０上に隙間なく形成することができる。したがって、半導体素子７を実装基板６に実装した場合、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を確実に抑制することが可能となる。
　また、絶縁体５が実装領域Ｓの外周部における実装基板６上の信号電極３と接地電極２との間の間隔を埋めるように形成されているため、信号電極３を覆う絶縁体５と接地電極２とが隙間なく形成される。このため、半導体素子７を実装後に導電体８を形成するときに、導電体８が隙間を流れて信号電極３に接触してしまうことを防止することができる。また、導電体８を絶縁体５上及び接地電極２上に確実に隙間なく形成することができる。したがって、半導体素子７を実装基板６に実装した場合、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を確実に抑制することが可能となる。
　また、半導体素子７と実装基板６との間にアンダーフィル樹脂１０が形成されている。このため、このアンダーフィル樹脂１０の収縮力によりバンプ９の接続状態が強固となるとともに、バンプ９の厚さを小さくすることができる。したがって、高周波信号の伝送ロスを低減することが可能な半導体パッケージ１が提供できる。
　また、本実施の形態の半導体パッケージ１の製造方法によれば、実装基板６上の実装領域Ｓの外周部に段差部４と絶縁体５とが形成されるので、段差部４と絶縁体５とのダムとしての機能により、アンダーフィル樹脂１０の形成工程においてアンダーフィル樹脂１０の形成材料が外部に流出してしまうことを防止することができる。したがって、導電体８をアンダーフィル樹脂１０上に隙間なく形成し、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を確実に抑制することが可能となる。
　また、導電体８の形成方法としてシンプルな印刷法を用いるので、導電体８を歩留まりよく形成することが可能となり、半導体パッケージ１の製造コストを低減することができる。
　なお、本実施の形態では、半導体パッケージ用基板を用いた半導体パッケージ（半導体素子１つをパッケージ用基板に実装する構造）を例に挙げて説明したがこれに限らない。例えば、複合モジュール（複数の半導体素子をモジュール用基板に実装する構造）についても本発明を適用することができる。
（実施の形態２）
　図１３は、本発明の実施の形態２に係る半導体パッケージ１Ａの内部構造を示す図である。図１３は、図７に対応した、実施の形態２における半導体パッケージ１Ａの概略構成を示した断面図である。図１３に示すように、本実施の形態の半導体パッケージ１Ａは、実装基板６上の半導体素子７の露出する部位全体を覆って導電体８Ａが形成されている点で、上述の実施の形態１で説明した半導体パッケージ１と異なっている。その他の点は実施の形態１と同様であるので、図７と同様の要素には同一の符号を付し、詳細な説明は省略する。
　図１３に示すように、本実施の形態の半導体パッケージ１Ａは、放射ノイズを遮蔽する導電体８Ａが実装基板６上の半導体素子７とアンダーフィル樹脂１０との露出する部位全体を覆って形成されている。本実施の形態の半導体パッケージ１Ａは、実施の形態１の導電体８が平面視閉環状になっているのに対して、平面視矩形状になっている。
　本実施の形態の半導体パッケージ１Ａによれば、アンダーフィル樹脂１０内部の微細な隙間や半導体素子７の活性面とアンダーフィル樹脂１０との間の界面、さらに半導体素子７の上面から放射ノイズが漏洩することを抑えることができる。したがって、半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を確実に抑制することができる。
（実施の形態３）
　図１４は、本発明の実施の形態３に係る半導体パッケージ１Ｂ内部構造を示す図である。図１４は、図７に対応した、実施の形態３における半導体パッケージ１Ｂの概略構成を示した断面図である。図１４に示すように、本実施の形態の半導体パッケージ１Ｂは、半導体素子７と実装基板６との間に空隙１１が形成されている点で、上述の実施の形態１で説明した半導体パッケージ１と異なっている。その他の点は実施の形態１と同様であるので、図７と同様の要素には同一の符号を付し、詳細な説明は省略する。
　図１４に示すように、本実施の形態の半導体パッケージ１Ｂは、半導体素子７と実装基板６との間に空隙１１が形成された中空構造となっている。本実施の形態の半導体パッケージ１Ｂは、アンダーフィル樹脂１０Ｂが半導体素子７と実装基板６との間におけるバンプ９の接続領域に形成されている。本実施の形態の半導体パッケージ１Ｂは、実施の形態１のアンダーフィル樹脂１０Ｂが平面視矩形状になっているのに対して、平面視閉環状になっている。
　本実施の形態の半導体パッケージ１Ｂによれば、半導体素子７と実装基板６との間に空隙１１が形成されるので、空隙１１における空気の誘電率は実施の形態１におけるアンダーフィル樹脂１０の誘電率よりも小さい。半導体素子７と実装基板６との間の誘電率を小さくすることにより、半導体素子７のパッシベーションが薄い場合でも、高周波特性の劣化が無く、かつ半導体素子接続の信頼性を確保しながら半導体素子７と実装基板６との間の隙間からの放射ノイズの漏洩を抑制することもできる。
　本願発明者は、本発明の半導体パッケージ用基板の効果を実証する実験を行った。具体的には、本発明の半導体パッケージ用基板の製造方法によって、接地電極に段差部を形成するとともに信号電極の両側の間隔及び信号電極を覆う絶縁体を形成することで電磁シールド壁を形成し、放射ノイズの漏洩を抑制できることを実証するものである。以下、この実験結果について説明する。
（実施例）
　本実施例の半導体パッケージ用基板は、実装基板として厚さ３５μｍ、銅箔付きのＰＰＥを主成分とするコプレーナ線路を有するプリント基板をベースとして、上述の製造方法によって接地電極に段差部（高さ２２μｍ）のパターンを形成した。電極の表面には、ニッケル（厚さ３μｍ）、金（厚さ０．５μｍ）の順で表面処理を施した。信号電極の両側の間隔及び信号電極を覆う絶縁体としてはソルダーレジスト材（厚さ２０μｍ）を用いた。半導体素子としては、サイズ４ｍｍ×２ｍｍ×２００μｍの素子を用いた。実装基板上の段差部と絶縁体とにおける電磁シールド壁のエリアは、４．５ｍｍ×２．５ｍｍとした。
　このようにして製造された半導体パッケージ用基板をベースとして、上述の半導体パッケージの製造方法により以下のごとく半導体パッケージを製造した。バンプとしては、金バンプ（径８０μｍ）を用いた。実装基板と半導体素子とのフリップチップ接続は、金バンプのピッチを１５０μｍとし、Ａｕ－Ａｕ接続で行った。実装基板と半導体素子との間には、アンダーフィル樹脂の形成材料をディスペンサーで充填し、温度１５０℃で処理時間３０ｍｉｎキュアすることで、アンダーフィル樹脂を形成した。アンダーフィル樹脂の形成材料は、フィラー（最大粒径３μｍ、濃度５０ｗｔ％）とエポキシ樹脂との複合体である。導電体としては銀ペーストを印刷法を用いて形成した。
　比較例の半導体パッケージは、上記実施例と同様の実装基板をベースとして、実装基板と半導体素子とのフリップチップ接続を行った。なお、比較例の半導体パッケージの製造過程で上記実施例の半導体パッケージと異なる点は、接地電極に段差部のパターンが形成されていない点、信号電極の両側の間隔及び信号電極を覆う絶縁体が形成されていない点、である。
　そして、実施例及び比較例の半導体パッケージについて、比較例を基準として、実施例の半導体パッケージにおける放射ノイズを測定した。その結果、半導体パッケージにおいて最も大きな放射ノイズ源となる半導体素子と実装基板との間（バンプ横）からの放射ノイズの漏洩を抑制できることが判明した。
　また、実施例及び比較例の半導体パッケージについて、比較例を基準として、実施例の半導体装置におけるアンダーフィル樹脂の形成状態を確認した。その結果、比較例では図１５に示すようにアンダーフィル樹脂が不定形に拡がった。これに対して、実施例では図１２に示すように、段差部と絶縁体とによるダムの効果により、アンダーフィル樹脂が実装領域の外周部にはみ出すことなく形成できた。
　さらに、実施例及び比較例の半導体パッケージについて、比較例を基準として、実施例の半導体パッケージにおける導電体の形成状態を確認した。その結果、比較例では図１６及び図１７（図１６のＸ５－Ｘ５'線に沿った断面図）に示すように導電体が広範囲に拡がった。これに対して、実施例では図６～９に示すように導電体が実装領域の外周部にはみ出すことなく平面視閉環状に形成できた。
　以上の結果により、比較例ではアンダーフィル樹脂や導電体が広範囲に拡がって形成されるため、コプレーナ線路においてインピーダンス不整合が生じ、信号の伝送ロスが大きくなってしまった。これに対して、実施例ではアンダーフィル樹脂や導電体が実装領域の外周部にはみ出すことなく形成されるため、コプレーナ線路においてインピーダンス不整合が生じることなく、信号の伝送ロスを低減することができた。
　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２００９年７月１７日に出願された日本出願特願２００９－１６８８３１を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１，１Ａ，１Ｂ：半導体パッケージ
２：接地電極
３：信号電極
４：段差部
５：絶縁体
６：実装基板
７：半導体素子
８：導電体
９：バンプ
１０：アンダーフィル樹脂
１１：空隙
２０：半導体パッケージ用基板
Ｓ：実装領域
Ｔ１：実装領域の外周部における接地電極の厚さ（実装領域の外周部における実装基板上面と接地電極上面との間の距離）
Ｔ２：実装領域における接地電極の厚さ（実装領域における実装基板上面と接地電極上面との間の距離）
Ｔ４：絶縁体の厚さ（実装基板上面と絶縁体上面との間の距離）

Claims (15)

  1. 　半導体素子が実装される実装基板上に、該半導体素子にバンプを介してフリップチップ接続される信号電極と、該信号電極の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路を有し、
    　前記半導体素子の実装領域の外周部における前記接地電極には前記実装基板上面と前記接地電極上面との間の距離が前記実装領域よりも前記実装領域の外周部において大きくなる段差部が形成され、かつ、前記実装領域の外周部における前記信号電極を覆って絶縁体が形成されていることを特徴とする半導体パッケージ用基板。
  2. 　前記実装基板上面と前記絶縁体上面との間の距離が、前記実装領域の外周部における前記実装基板上面と前記接地電極上面との間の距離と同じになっていることを特徴とする請求項１に記載の半導体パッケージ用基板。
  3. 　前記実装領域に面する側の前記絶縁体の側面部と前記段差部とが連接していることを特徴とする請求項１または２に記載の半導体パッケージ用基板。
  4. 　前記絶縁体が前記実装領域の外周部における前記信号電極と前記接地電極との間隔を埋めるように形成されていることを特徴とする１～３のいずれか１項に記載の半導体パッケージ用基板。
  5. 　半導体素子が実装された実装基板と、
    　前記実装基板上に設けられ、前記半導体素子にバンプを介してフリップチップ接続された信号電極と、該信号電極の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路と、を有し、
    　前記半導体素子の実装領域の外周部における前記接地電極には前記実装基板上面と前記接地電極上面との間の距離が前記実装領域よりも前記実装領域の外周部において大きくなる段差部が形成され、かつ、前記実装領域の外周部における前記信号電極を覆って絶縁体が形成され、
    　前記信号電極と接触しないように前記接地電極と前記絶縁体とを下地にして前記半導体素子と前記実装基板との間の隙間を塞ぐ導電体が形成されていることを特徴とする半導体パッケージ。
  6. 　前記実装基板上面と前記絶縁体上面との間の距離が、前記実装領域の外周部における前記実装基板上面と前記接地電極上面との間の距離と同じになっていることを特徴とする請求項５に記載の半導体パッケージ。
  7. 　前記実装領域に面する側の前記絶縁体の側面部と前記段差部とが連接していることを特徴とする請求項５または６に記載の半導体パッケージ。
  8. 　前記絶縁体が前記実装領域の外周部における前記信号電極と前記接地電極との間隔を埋めるように形成されていることを特徴とする５～７のいずれか１項に記載の半導体パッケージ。
  9. 　前記半導体素子と前記実装基板との間における少なくとも前記バンプの接続領域にはアンダーフィル樹脂が形成されていることを特徴とする請求項５～８のいずれか１項に記載の半導体パッケージ。
  10. 　前記実装基板上の前記半導体素子の露出する部位全体を覆って導電体が形成されていることを特徴とする請求項５～９のいずれか１項に記載の半導体パッケージ。
  11. 　前記半導体素子と前記実装基板との間には空隙が形成されていることを特徴とする請求項５～１０のいずれか１項に記載の半導体パッケージ。
  12. 　半導体素子が実装される実装基板上に形成された電極をパターニングすることにより、信号電極と、該信号電極の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路を形成する工程と、
    　前記半導体素子の実装領域の外周部における前記接地電極上にマスクを形成し、該マスクが形成されていない領域の前記接地電極をエッチングすることにより前記実装基板上面と前記接地電極上面との間の距離が前記実装領域よりも前記実装領域の外周部において大きくなる段差部を形成する工程と、
    　前記実装領域の外周部における前記信号電極を覆って絶縁体を形成する工程と、
    　を有することを特徴とする半導体パッケージ用基板の製造方法。
  13. 　半導体素子が実装される実装基板上に形成された電極をパターニングすることにより、信号電極と、該信号電極の両側に間隔をあけて設けられた接地電極と、を有するコプレーナ線路を形成する工程と、
    　前記半導体素子の実装領域の外周部における前記接地電極上にマスクを形成し、該マスクが形成されていない領域の前記接地電極をエッチングすることにより前記実装基板上面と前記接地電極上面との間の距離が前記実装領域よりも前記実装領域の外周部において大きくなる段差部を形成する工程と、
    　前記実装領域の外周部における前記信号電極を覆って絶縁体を形成する工程と、
    　前記半導体素子を前記実装基板上にバンプを介してフリップチップ接続することにより実装する半導体素子実装工程と、
    　前記信号電極と接触しないように前記接地電極と前記絶縁体とを下地にして前記半導体素子と前記実装基板との間の隙間を塞ぐ導電体を形成する導電体形成工程と、
    　を有することを特徴とする半導体パッケージの製造方法。
  14. 　前記半導体素子実装工程と前記導電体形成工程との間に、前記半導体素子と前記実装基板との間にアンダーフィル樹脂を充填する工程を有することを特徴とする請求項１３に記載の半導体パッケージの製造方法。
  15. 　前記導電体形成工程において、前記導電体を導電ペーストを用いて印刷法により形成することを特徴とする請求項１３または１４に記載の半導体パッケージの製造方法。
PCT/JP2010/004239 2009-07-17 2010-06-25 半導体パッケージ用基板および半導体パッケージ用基板の製造方法 WO2011007507A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/383,895 US8531023B2 (en) 2009-07-17 2010-06-25 Substrate for semiconductor package and method of manufacturing thereof
JP2011522699A JPWO2011007507A1 (ja) 2009-07-17 2010-06-25 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
US13/958,989 US8802496B2 (en) 2009-07-17 2013-08-05 Substrate for semiconductor package and method of manufacturing thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009168831 2009-07-17
JP2009-168831 2009-07-17

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/383,895 A-371-Of-International US8531023B2 (en) 2009-07-17 2010-06-25 Substrate for semiconductor package and method of manufacturing thereof
US13/958,989 Division US8802496B2 (en) 2009-07-17 2013-08-05 Substrate for semiconductor package and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
WO2011007507A1 true WO2011007507A1 (ja) 2011-01-20

Family

ID=43449119

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/004239 WO2011007507A1 (ja) 2009-07-17 2010-06-25 半導体パッケージ用基板および半導体パッケージ用基板の製造方法

Country Status (3)

Country Link
US (2) US8531023B2 (ja)
JP (1) JPWO2011007507A1 (ja)
WO (1) WO2011007507A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102884619B (zh) * 2010-07-30 2016-08-17 京瓷株式会社 电子部件收纳用部件、电子模块及电子装置
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
US9485671B2 (en) * 2014-02-27 2016-11-01 Azurewave Technologies, Inc. Inter-stage test structure for wireless communication apparatus
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11342277B2 (en) * 2020-06-10 2022-05-24 Micron Technology, Inc. Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254661A (ja) * 1994-03-15 1995-10-03 Toshiba Corp マイクロ波集積回路
JP2000031708A (ja) * 1998-07-16 2000-01-28 Toshiba Corp モノリシックマイクロ波集積回路
JP2000357763A (ja) * 1999-04-13 2000-12-26 Nec Corp 高周波回路基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092981A (ja) 1996-09-17 1998-04-10 Toshiba Corp 半導体装置の導電性モールドパッケージ
JPH11214580A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ
JP3410673B2 (ja) * 1999-03-15 2003-05-26 日本無線株式会社 半導体装置及び半導体チップの実装方法
JP3282608B2 (ja) * 1999-03-23 2002-05-20 日本電気株式会社 多層基板
JP3346752B2 (ja) * 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
JP2002026178A (ja) 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
US6787919B2 (en) * 2001-12-27 2004-09-07 Intel Corporation Flip-chip opto-electronic circuit
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
TWI360912B (en) * 2008-04-25 2012-03-21 Univ Nat Chiao Tung Vertical transition structure
EP2333828B1 (en) * 2008-09-05 2019-11-20 Mitsubishi Electric Corporation High-frequency circuit package, and sensor module
KR101077011B1 (ko) * 2009-06-09 2011-10-26 서울대학교산학협력단 미세가공 공동 공진기와 그 제조 방법 및 이를 이용한 대역통과 필터와 발진기
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8383949B2 (en) * 2009-12-29 2013-02-26 Intel Corporation Method to form lateral pad on edge of wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254661A (ja) * 1994-03-15 1995-10-03 Toshiba Corp マイクロ波集積回路
JP2000031708A (ja) * 1998-07-16 2000-01-28 Toshiba Corp モノリシックマイクロ波集積回路
JP2000357763A (ja) * 1999-04-13 2000-12-26 Nec Corp 高周波回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法

Also Published As

Publication number Publication date
US8802496B2 (en) 2014-08-12
JPWO2011007507A1 (ja) 2012-12-20
US8531023B2 (en) 2013-09-10
US20120112344A1 (en) 2012-05-10
US20130316495A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
US9679864B2 (en) Printed interconnects for semiconductor packages
US8729680B2 (en) Semiconductor device
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
JP2010103574A (ja) 半導体チップ及び半導体チップパッケージ
WO2011007507A1 (ja) 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP5729186B2 (ja) 半導体装置及びその製造方法
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
JP2009010327A (ja) 半導体装置およびその製造方法
JP4190111B2 (ja) 高周波モジュール
JP2006344672A (ja) 半導体チップとそれを用いた半導体装置
JP7167933B2 (ja) 電子部品内蔵構造体
JP5153364B2 (ja) 積層型半導体パッケージおよび電子装置
US10763200B2 (en) Mounting structure and module
KR101011888B1 (ko) 반도체 패키지
TWI811764B (zh) 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法
JP2013004754A (ja) 半導体パッケージ及びその製造方法
JP3761538B2 (ja) 高周波半導体装置
JP3502769B2 (ja) 半導体素子の実装構造
JP2006278780A (ja) 半導体装置
JP2016143782A (ja) 電子装置
JP3879475B2 (ja) 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法
JP6557481B2 (ja) 電子装置
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JPH1131696A (ja) 半導体素子、半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10799571

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011522699

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13383895

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10799571

Country of ref document: EP

Kind code of ref document: A1