JP3410673B2 - 半導体装置及び半導体チップの実装方法 - Google Patents
半導体装置及び半導体チップの実装方法Info
- Publication number
- JP3410673B2 JP3410673B2 JP6891599A JP6891599A JP3410673B2 JP 3410673 B2 JP3410673 B2 JP 3410673B2 JP 6891599 A JP6891599 A JP 6891599A JP 6891599 A JP6891599 A JP 6891599A JP 3410673 B2 JP3410673 B2 JP 3410673B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor chip
- signal
- cavity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを配
線基板へフリップチップ実装した半導体装置及び半導体
チップの実装方法に関する。
線基板へフリップチップ実装した半導体装置及び半導体
チップの実装方法に関する。
【０００２】
【従来の技術】従来より、集積回路を備えた半導体チッ
プを配線基板へ実装する様々な実装方法が提案されてい
る。特に、配線基板にキャビティ部を設け、このキャビ
ティ部内に半導体チップを載置する方法は、高密度実装
を可能とする方法として有用である。
プを配線基板へ実装する様々な実装方法が提案されてい
る。特に、配線基板にキャビティ部を設け、このキャビ
ティ部内に半導体チップを載置する方法は、高密度実装
を可能とする方法として有用である。
【０００３】図２には、キャビティ部内に半導体チップ
を載置する従来の実装方法が示されている。半導体チッ
プ１６は、配線基板１２内に設けられたキャビティ部１
０内に載置されている。半導体チップ１６は、集積回路
を備えている。この集積回路の信号線路は、通常、半導
体チップ１６の裏面１９を接地面としたマイクロストリ
ップ線路で構成されている。そして、半導体チップ１６
と配線基板１２の配線層５１とはボンディングワイヤ５
２で電気的に接続される。そして、キャビティ部１０上
に金属製の蓋４０が被せられることで、半導体チップ１
６はキャビティ部１０内に封入される。
を載置する従来の実装方法が示されている。半導体チッ
プ１６は、配線基板１２内に設けられたキャビティ部１
０内に載置されている。半導体チップ１６は、集積回路
を備えている。この集積回路の信号線路は、通常、半導
体チップ１６の裏面１９を接地面としたマイクロストリ
ップ線路で構成されている。そして、半導体チップ１６
と配線基板１２の配線層５１とはボンディングワイヤ５
２で電気的に接続される。そして、キャビティ部１０上
に金属製の蓋４０が被せられることで、半導体チップ１
６はキャビティ部１０内に封入される。
【０００４】
【発明が解決しようとする課題】図２に示された実装方
法では、半導体チップ１６をキャビティ部１０に埋め込
むために、又、半導体チップ１６と配線層５１とをボン
ディングワイヤでつなぐために、製造上、キャビティ部
１０の開口径Ｌを半導体チップ１６よりある程度大きく
する必要がある。その結果、高密度実装に適さなくな
る。また、ボンディングワイヤ５２は、比較的長く、高
周波集積回路を備えた半導体チップが実装された場合、
ボンディングワイヤの長さのために、高周波特性が劣化
し、マイクロ波又はミリ波領域では使用することができ
ない場合がある。
法では、半導体チップ１６をキャビティ部１０に埋め込
むために、又、半導体チップ１６と配線層５１とをボン
ディングワイヤでつなぐために、製造上、キャビティ部
１０の開口径Ｌを半導体チップ１６よりある程度大きく
する必要がある。その結果、高密度実装に適さなくな
る。また、ボンディングワイヤ５２は、比較的長く、高
周波集積回路を備えた半導体チップが実装された場合、
ボンディングワイヤの長さのために、高周波特性が劣化
し、マイクロ波又はミリ波領域では使用することができ
ない場合がある。
【０００５】また、集積回路の信号線路をマイクロスト
リップ線路で構成した場合、高周波特性を満足させるた
めに、信号線と接地されている半導体チップ裏面との距
離を近づけるのが望ましい。そのために、半導体チップ
の厚さを薄くする方法が利用されるが、製造上、半導体
チップの厚さを薄くするのは限界があるため、所望の高
周波特性を得ることが難しい。
リップ線路で構成した場合、高周波特性を満足させるた
めに、信号線と接地されている半導体チップ裏面との距
離を近づけるのが望ましい。そのために、半導体チップ
の厚さを薄くする方法が利用されるが、製造上、半導体
チップの厚さを薄くするのは限界があるため、所望の高
周波特性を得ることが難しい。
【０００６】また、集積回路の信号線路をマイクロスト
リップ線路で構成した場合、半導体チップの裏面に金属
製の蓋４０のような金属導体があると、集積回路が金属
導体から電磁的影響を受け、集積回路の高周波特性が劣
化する。そのため、半導体チップ表面１８から蓋４０ま
での距離を、十分大きく取る必要がある。しかし、十分
大きくした場合、配線基板１２も厚さを大きくする必要
が生じ、高密度実装に適さなくなる。
リップ線路で構成した場合、半導体チップの裏面に金属
製の蓋４０のような金属導体があると、集積回路が金属
導体から電磁的影響を受け、集積回路の高周波特性が劣
化する。そのため、半導体チップ表面１８から蓋４０ま
での距離を、十分大きく取る必要がある。しかし、十分
大きくした場合、配線基板１２も厚さを大きくする必要
が生じ、高密度実装に適さなくなる。
【０００７】本発明は、上記課題を解決すべくなされた
ものであり、所望の高周波特性を損なうことなく、高密
度実装が可能な半導体装置及び半導体チップの実装方法
を提供することを目的とする。
ものであり、所望の高周波特性を損なうことなく、高密
度実装が可能な半導体装置及び半導体チップの実装方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】第一の本発明は、半導体
装置であって、キャビティ部を備えた配線基板と、信号
線路がコプレーナ線路で構成された集積回路を備えた半
導体チップと、を有し、前記キャビティ部の底面上での
信号線路はコプレーナ線路で構成され、前記半導体チッ
プのコプレーナ線路と前記キャビティ部の底面上でのコ
プレーナ線路とが接続されるように、前記半導体チップ
を前記キャビティ部の底面にフリップチップ実装したこ
とを特徴とする。
装置であって、キャビティ部を備えた配線基板と、信号
線路がコプレーナ線路で構成された集積回路を備えた半
導体チップと、を有し、前記キャビティ部の底面上での
信号線路はコプレーナ線路で構成され、前記半導体チッ
プのコプレーナ線路と前記キャビティ部の底面上でのコ
プレーナ線路とが接続されるように、前記半導体チップ
を前記キャビティ部の底面にフリップチップ実装したこ
とを特徴とする。
【０００９】第二の本発明は、第一の本発明の半導体装
置であって、前記配線基板の信号線路は、信号層の両面
が第１の接地層と第２の接地層で挟まれたトリプレート
ストリップ線路で構成され、前記キャビティ部は前記第
１の接地層を貫きその底面が前記信号層と同一層になる
ように設けられ、前記キャビティ部の底面内のコプレー
ナ線路は、前記信号層から引き出された信号線が同一平
面上の接地線で囲まれていることを特徴とする。
置であって、前記配線基板の信号線路は、信号層の両面
が第１の接地層と第２の接地層で挟まれたトリプレート
ストリップ線路で構成され、前記キャビティ部は前記第
１の接地層を貫きその底面が前記信号層と同一層になる
ように設けられ、前記キャビティ部の底面内のコプレー
ナ線路は、前記信号層から引き出された信号線が同一平
面上の接地線で囲まれていることを特徴とする。
【００１０】第三の本発明は、半導体チップの実装方法
であって、信号線路がコプレーナ線路で構成された集積
回路を備えた半導体チップを、キャビティ部を備え該キ
ャビティ部の底面上での信号線路はコプレーナ線路で構
成された配線基板のキャビティ部の底面に、前記半導体
チップのコプレーナ線路と前記キャビティ部の底面上で
のコプレーナ線路とが接続されるように、フリップチッ
プ実装したことを特徴とする。
であって、信号線路がコプレーナ線路で構成された集積
回路を備えた半導体チップを、キャビティ部を備え該キ
ャビティ部の底面上での信号線路はコプレーナ線路で構
成された配線基板のキャビティ部の底面に、前記半導体
チップのコプレーナ線路と前記キャビティ部の底面上で
のコプレーナ線路とが接続されるように、フリップチッ
プ実装したことを特徴とする。
【００１１】第四の本発明は、第三の発明に係る半導体
チップの実装方法であって、前記配線基板の信号線路
は、信号層の両面が第１の接地層と第２の接地層で挟ま
れたトリプレートストリップ線路で構成され、前記キャ
ビティ部は前記第１の接地層を貫きその底面が前記信号
層と同一層になるように設けられ、前記キャビティ部の
底面内のコプレーナ線路は、前記信号層から引き出され
た信号線が同一平面上の接地線で囲まれていることを特
徴とする。
チップの実装方法であって、前記配線基板の信号線路
は、信号層の両面が第１の接地層と第２の接地層で挟ま
れたトリプレートストリップ線路で構成され、前記キャ
ビティ部は前記第１の接地層を貫きその底面が前記信号
層と同一層になるように設けられ、前記キャビティ部の
底面内のコプレーナ線路は、前記信号層から引き出され
た信号線が同一平面上の接地線で囲まれていることを特
徴とする。
【００１２】本発明においては、半導体チップが配線基
板のキャビティ部底面にフリップチップ実装されてい
る。フリップチップ実装では、半導体チップと配線基板
との接続はバンプで行われる。バンプは、電気的な接続
線路としては短いため、高周波特性の劣化を最小限に抑
えることができる。
板のキャビティ部底面にフリップチップ実装されてい
る。フリップチップ実装では、半導体チップと配線基板
との接続はバンプで行われる。バンプは、電気的な接続
線路としては短いため、高周波特性の劣化を最小限に抑
えることができる。
【００１３】また、半導体チップと配線基板をボンディ
ングする必要がないため、キャビティ部の開口径をボン
ディング余裕分だけ小さくすることができ、高密度実装
が可能である。
ングする必要がないため、キャビティ部の開口径をボン
ディング余裕分だけ小さくすることができ、高密度実装
が可能である。
【００１４】また、半導体チップ上の集積回路は、信号
線路がコプレーナ線路で構成されているので、その半導
体チップ裏面に金属導体が近づいても電磁的影響は少な
い。よって、半導体チップを配線基板へ実装後に被せる
蓋と半導体チップとの距離を多く取る必要がなく、キャ
ビティ部の深さを半導体チップが納まる程度まで浅くす
ることが可能である。従って、半導体装置全体の厚さを
小さくすることができ、高密度実装が可能となり、高周
波特性の劣化を最小限に抑えることができる。
線路がコプレーナ線路で構成されているので、その半導
体チップ裏面に金属導体が近づいても電磁的影響は少な
い。よって、半導体チップを配線基板へ実装後に被せる
蓋と半導体チップとの距離を多く取る必要がなく、キャ
ビティ部の深さを半導体チップが納まる程度まで浅くす
ることが可能である。従って、半導体装置全体の厚さを
小さくすることができ、高密度実装が可能となり、高周
波特性の劣化を最小限に抑えることができる。
【００１５】また、配線基板の信号線路がトリプレート
ストリップ線路であるため、電磁的雑音のシールド性が
よく、信号線に対して他のシールド手段を設ける必要が
ない。
ストリップ線路であるため、電磁的雑音のシールド性が
よく、信号線に対して他のシールド手段を設ける必要が
ない。
【００１６】また、配線基板のキャビティ部は、その底
面がトリプレートストリップ線路の信号層と同一層にな
るように設けられている。従って、キャビティ部底面の
信号線を配線基板のスルーホール内を通さず、キャビテ
ィ部底面からそのまま配線基板内へ通すことができる。
その結果、信号線の長さが短くて良く、半導体装置の高
周波特性の劣化を防ぐことが可能である。
面がトリプレートストリップ線路の信号層と同一層にな
るように設けられている。従って、キャビティ部底面の
信号線を配線基板のスルーホール内を通さず、キャビテ
ィ部底面からそのまま配線基板内へ通すことができる。
その結果、信号線の長さが短くて良く、半導体装置の高
周波特性の劣化を防ぐことが可能である。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。
実施形態という）を、図面に従って説明する。
【００１８】図１（ａ）に本実施形態の半導体装置の平
面図が示されており、図１（ｂ）には図１（ａ）のＡＢ
線での断面図が示されている。半導体装置１００は、キ
ャビティ部１０を備えた多層の配線基板１２と、キャビ
ティ部１０の底面１４に実装された半導体チップ１６か
ら構成されている。
面図が示されており、図１（ｂ）には図１（ａ）のＡＢ
線での断面図が示されている。半導体装置１００は、キ
ャビティ部１０を備えた多層の配線基板１２と、キャビ
ティ部１０の底面１４に実装された半導体チップ１６か
ら構成されている。
【００１９】配線基板１２は多層配線基板である。そし
て、上部より、接地層２２、高周波信号配線層２４、接
地層２６が、それぞれ絶縁層２８，４２，４４，４６を
介して形成されている。キャビティ部１０は、絶縁層２
８，接地層２２，絶縁層４２をそれぞれ貫き、高周波信
号配線層２４にその底面１４が達するように設けられて
いる。
て、上部より、接地層２２、高周波信号配線層２４、接
地層２６が、それぞれ絶縁層２８，４２，４４，４６を
介して形成されている。キャビティ部１０は、絶縁層２
８，接地層２２，絶縁層４２をそれぞれ貫き、高周波信
号配線層２４にその底面１４が達するように設けられて
いる。
【００２０】半導体チップ１６は、その表面１８に形成
された複数のバンプ２０により、キャビティ部１０の底
面１４にフリップチップ実装されている。図１（ａ）お
よび図１（ｂ）は、説明のため、半導体チップ１６が露
出された状態にあるが、実際には、図１（ｃ）に示され
るように、キャビティ部１０上に蓋１７を被せること
で、半導体チップ１６がキャビティ部１０に封入され
る。
された複数のバンプ２０により、キャビティ部１０の底
面１４にフリップチップ実装されている。図１（ａ）お
よび図１（ｂ）は、説明のため、半導体チップ１６が露
出された状態にあるが、実際には、図１（ｃ）に示され
るように、キャビティ部１０上に蓋１７を被せること
で、半導体チップ１６がキャビティ部１０に封入され
る。
【００２１】バンプ２０は、半導体チップ１６と配線基
板１２とを電気的に接続する接続線路である。バンプ２
０の高さは、数１０μｍ程度であるため、電気的接続線
路としては短い。従って、半導体装置１００の高周波特
性の劣化を最小限に抑えることができる。
板１２とを電気的に接続する接続線路である。バンプ２
０の高さは、数１０μｍ程度であるため、電気的接続線
路としては短い。従って、半導体装置１００の高周波特
性の劣化を最小限に抑えることができる。
【００２２】本実施形態の半導体装置においては、半導
体チップ１６の信号線路と配線基板１２の信号線路と
が、それぞれ半導体装置の高周波特性の劣化を最小限に
するように構成されている。次に、半導体チップ１６と
配線基板１２の信号線路について説明する。
体チップ１６の信号線路と配線基板１２の信号線路と
が、それぞれ半導体装置の高周波特性の劣化を最小限に
するように構成されている。次に、半導体チップ１６と
配線基板１２の信号線路について説明する。
【００２３】図３に、半導体チップ１６の表面１８の様
子が示されている。半導体チップ１６の中央部に集積回
路３０が形成されている。電源端子３１より集積回路３
０の内部に電源電圧が供給される。集積回路３０の信号
は、信号線３２，３３で集積回路３０外へ引き出されて
いる。信号線３２，３３は、周囲を接地線３４，３５，
３６で囲まれたコプレーナ線路となっている。半導体チ
ップ１６の表面１９には、複数のバンプ２０が形成され
ている。このバンプ２０で、後述するように、半導体チ
ップ１６の集積回路３０と配線基板１２とは電気的に接
続される。
子が示されている。半導体チップ１６の中央部に集積回
路３０が形成されている。電源端子３１より集積回路３
０の内部に電源電圧が供給される。集積回路３０の信号
は、信号線３２，３３で集積回路３０外へ引き出されて
いる。信号線３２，３３は、周囲を接地線３４，３５，
３６で囲まれたコプレーナ線路となっている。半導体チ
ップ１６の表面１９には、複数のバンプ２０が形成され
ている。このバンプ２０で、後述するように、半導体チ
ップ１６の集積回路３０と配線基板１２とは電気的に接
続される。
【００２４】このように、本実施形態の半導体チップ１
６は、表面に形成された集積回路３０の信号線を配線基
板１２と接続するための信号線路が、コプレーナ線路で
構成されている。尚、本実施形態の半導体チップ１６
は、信号線は信号線３２と３３の２本であるが、２本に
限定したものはなく、多数の信号線を有していても良
い。
６は、表面に形成された集積回路３０の信号線を配線基
板１２と接続するための信号線路が、コプレーナ線路で
構成されている。尚、本実施形態の半導体チップ１６
は、信号線は信号線３２と３３の２本であるが、２本に
限定したものはなく、多数の信号線を有していても良
い。
【００２５】図４（ａ）に、本実施形態の配線基板１２
の平面図が図示されており、図４（ｂ）には、配線基板
１２の断面図が示されている。配線基板１２は、前述し
たように多層配線基板である。キャビティ部１０が設け
られていない部分は、高周波信号配線層２４が接地層２
２，２６に挟まれたトリプレートストリップ線路となっ
ている。従って、配線基板１２のキャビティ部１０以外
の部分では、電磁的な雑音に対するシールド性が高く、
信号線に対して他のシールド手段を設ける必要がない。
の平面図が図示されており、図４（ｂ）には、配線基板
１２の断面図が示されている。配線基板１２は、前述し
たように多層配線基板である。キャビティ部１０が設け
られていない部分は、高周波信号配線層２４が接地層２
２，２６に挟まれたトリプレートストリップ線路となっ
ている。従って、配線基板１２のキャビティ部１０以外
の部分では、電磁的な雑音に対するシールド性が高く、
信号線に対して他のシールド手段を設ける必要がない。
【００２６】一方、キャビティ部１０の底面１４上に
は、高周波信号配線層２４から信号線１３２，１３３が
引き出されている。そして、この信号線１３２，１３３
の周囲１３５は接地面となっている。従って、キャビテ
ィ部１０の底面１４上での信号線路は、コプレーナ線路
で構成されている。
は、高周波信号配線層２４から信号線１３２，１３３が
引き出されている。そして、この信号線１３２，１３３
の周囲１３５は接地面となっている。従って、キャビテ
ィ部１０の底面１４上での信号線路は、コプレーナ線路
で構成されている。
【００２７】図１（ａ）に示されているように、キャビ
ティ部１０の底面１４の信号線１３２，１３３には、半
導体チップ１６の信号線３２，３３がバンプを介して電
気的に接続される。信号線１３２，１３３と信号線３
２，３３の接続は、コプレーナ線路同士の接続となるた
め、高周波特性に対して良好な接続となる。
ティ部１０の底面１４の信号線１３２，１３３には、半
導体チップ１６の信号線３２，３３がバンプを介して電
気的に接続される。信号線１３２，１３３と信号線３
２，３３の接続は、コプレーナ線路同士の接続となるた
め、高周波特性に対して良好な接続となる。
【００２８】また、信号線１３２，１３３は、配線基板
１２の高周波信号配線層２４と同一層にあるので、配線
基板１２内のスルーホールへ通すことなく、高周波信号
配線層２４に配線されている。従って、基板内の信号線
をスルーホールで配線する方法と比較して、信号線の長
さを短くすることができ、高周波特性の劣化を防ぐこと
ができる。
１２の高周波信号配線層２４と同一層にあるので、配線
基板１２内のスルーホールへ通すことなく、高周波信号
配線層２４に配線されている。従って、基板内の信号線
をスルーホールで配線する方法と比較して、信号線の長
さを短くすることができ、高周波特性の劣化を防ぐこと
ができる。
【００２９】図１（ｃ）に示されているように、半導体
チップ１６がフリップチップ実装された後、封止するた
めに金属製の蓋１７が被せられる。本実施形態では、集
積回路の信号線路がコプレーナ線路で構成されているの
で、半導体チップ１６の裏面に蓋１７が近づいても電磁
的に受ける影響は少ない。そのため、蓋１７を半導体チ
ップ１６に触れない程度まで近づけることが可能であ
り、底面１４から蓋１７までの高さを低くすることがで
きる。その結果、半導体装置１００の高さも全体的に低
くすることができ、高密度の実装が可能となる。
チップ１６がフリップチップ実装された後、封止するた
めに金属製の蓋１７が被せられる。本実施形態では、集
積回路の信号線路がコプレーナ線路で構成されているの
で、半導体チップ１６の裏面に蓋１７が近づいても電磁
的に受ける影響は少ない。そのため、蓋１７を半導体チ
ップ１６に触れない程度まで近づけることが可能であ
り、底面１４から蓋１７までの高さを低くすることがで
きる。その結果、半導体装置１００の高さも全体的に低
くすることができ、高密度の実装が可能となる。
【００３０】なお、図５に示すように、キャビティ部１
０を段差がついた部分を有する形状にして、蓋１７を段
差部に載置してもよい。
０を段差がついた部分を有する形状にして、蓋１７を段
差部に載置してもよい。
【００３１】
【発明の効果】以上説明したように、本発明において
は、信号線路がコプレーナ線路で構成された半導体チッ
プを、配線基板のキャビティ部底面にフリップチップ実
装する。キャビティ部底面の信号線路もコプレーナ線路
であるため、高周波特性の劣化を防ぐことができる。ま
た、配線基板のキャビティ部以外の部分は、信号線路が
トリプレートストリップ線路で構成されているので、電
磁的雑音に対する信号線のシールド性もよく、高周波特
性の良好な半導体装置を提供することが可能である。
は、信号線路がコプレーナ線路で構成された半導体チッ
プを、配線基板のキャビティ部底面にフリップチップ実
装する。キャビティ部底面の信号線路もコプレーナ線路
であるため、高周波特性の劣化を防ぐことができる。ま
た、配線基板のキャビティ部以外の部分は、信号線路が
トリプレートストリップ線路で構成されているので、電
磁的雑音に対する信号線のシールド性もよく、高周波特
性の良好な半導体装置を提供することが可能である。
【図１】 本実施形態のフリップチップ実装した半導体
装置の平面図および断面図である。
装置の平面図および断面図である。
【図２】 従来の配線基板内のキャビティ部に搭載され
た半導体チップの断面図である。
た半導体チップの断面図である。
【図３】 本実施形態の信号線路がコプレーナ線路で構
成された半導体チップの平面図である。
成された半導体チップの平面図である。
【図４】 本実施形態の配線基板の信号線路が示された
平面図および断面図である。
平面図および断面図である。
【図５】 他の実施形態の半導体装置の断面図である。
１０ キャビティ部、１２ 配線基板、１４ 底面、１
６ 半導体チップ、２０ バンプ、２２，２６ 接地
層、２４ 高周波信号配線層、３２，３３，１３２，１
３３ 信号線、１００ 半導体装置。
６ 半導体チップ、２０ バンプ、２２，２６ 接地
層、２４ 高周波信号配線層、３２，３３，１３２，１
３３ 信号線、１００ 半導体装置。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 301
H01P 5/08
Claims (4)
- 【請求項１】 キャビティ部を備えた配線基板と、 信号線路がコプレーナ線路で構成された集積回路を備え
た半導体チップと、を有し、前記キャビティ部の底面上での信号線路はコプレーナ線
路で構成され、前記半導体チップのコプレーナ線路と前
記キャビティ部の底面上でのコプレーナ線路とが接続さ
れるように、 前記半導体チップを前記キャビティ部の底
面にフリップチップ実装したことを特徴とする半導体装
置。 - 【請求項２】 請求項１に記載の半導体装置であって、 前記配線基板の信号線路は、信号層の両面が第１の接地
層と第２の接地層で挟まれたトリプレートストリップ線
路で構成され、前記キャビティ部は前記第１の接地層を
貫きその底面が前記信号層と同一層になるように設けら
れ、前記キャビティ部の底面内のコプレーナ線路は、前
記信号層から引き出された信号線が同一平面上の接地線
で囲まれていることを特徴とする半導体装置。 - 【請求項３】 信号線路がコプレーナ線路で構成された
集積回路を備えた半導体チップを、キャビティ部を備え
該キャビティ部の底面上での信号線路はコプレーナ線路
で構成された配線基板のキャビティ部の底面に、前記半
導体チップのコプレーナ線路と前記キャビティ部の底面
上でのコプレーナ線路とが接続されるように、フリップ
チップ実装したことを特徴とする半導体チップの実装方
法。 - 【請求項４】 請求項３に記載の半導体チップの実装方
法であって、 前記配線基板の信号線路は、信号層の両面が第１の接地
層と第２の接地層で挟まれたトリプレートストリップ線
路で構成され、前記キャビティ部は前記第１の接地層を
貫きその底面が前記信号層と同一層になるように設けら
れ、前記キャビティ部の底面内のコプレーナ線路は、前
記信号層から引き出された信号線が同一平面上の接地線
で囲まれていることを特徴とする半導体チップの実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6891599A JP3410673B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及び半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6891599A JP3410673B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及び半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269382A JP2000269382A (ja) | 2000-09-29 |
| JP3410673B2 true JP3410673B2 (ja) | 2003-05-26 |
Family
ID=13387439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6891599A Expired - Fee Related JP3410673B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及び半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410673B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299501A (ja) * | 2001-03-29 | 2002-10-11 | Denso Corp | モノリシックミリ波集積回路およびその製造方法 |
| EP1374304A1 (en) * | 2001-04-06 | 2004-01-02 | Tarja Juhola | High frequency integrated circuit (hfic) microsystems assembly and method for fabricating the same |
| JP4982237B2 (ja) * | 2007-04-19 | 2012-07-25 | 日本無線株式会社 | 高周波回路 |
| JPWO2011007507A1 (ja) * | 2009-07-17 | 2012-12-20 | 日本電気株式会社 | 半導体パッケージ用基板および半導体パッケージ用基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2978533B2 (ja) * | 1990-06-15 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP2794971B2 (ja) * | 1991-03-25 | 1998-09-10 | 三菱電機株式会社 | 高周波用半導体装置 |
| JP2790033B2 (ja) * | 1993-04-07 | 1998-08-27 | 松下電器産業株式会社 | 半導体装置 |
| JP3357435B2 (ja) * | 1993-11-24 | 2002-12-16 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1999
- 1999-03-15 JP JP6891599A patent/JP3410673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269382A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679965B2 (ja) | 半導体チップパッケージ | |
| US6770822B2 (en) | High frequency device packages and methods | |
| US6967392B2 (en) | Seal ring structure for radio frequency integrated circuits | |
| US5401912A (en) | Microwave surface mount package | |
| JP2004023096A (ja) | ヒートシンク装置 | |
| JP4215495B2 (ja) | 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板 | |
| JP2002016175A (ja) | スティフナ付きｔａｂテープ及びそれを用いた半導体装置 | |
| CN110556365A (zh) | 用于集成电路晶片的匹配电路 | |
| JPH10112517A (ja) | 電子部品収納用パッケージ | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| US4947235A (en) | Integrated circuit shield | |
| JP3410673B2 (ja) | 半導体装置及び半導体チップの実装方法 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3409767B2 (ja) | 高周波回路基板 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JPH1168029A (ja) | 半導体装置 | |
| JPH11163217A (ja) | 半導体装置 | |
| US20230246010A1 (en) | Electronic component module, and method of manufacturing electronic component module | |
| TWI841992B (zh) | 半導體封裝電磁屏蔽結構及其製造方法 | |
| JPH08274248A (ja) | 超広帯域集積回路装置 | |
| JP4467115B2 (ja) | 高周波用部品の接続構造 | |
| JP2661570B2 (ja) | 高周波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |