JP3500335B2 - 高周波回路装置 - Google Patents

高周波回路装置

Info

Publication number
JP3500335B2
JP3500335B2 JP26369799A JP26369799A JP3500335B2 JP 3500335 B2 JP3500335 B2 JP 3500335B2 JP 26369799 A JP26369799 A JP 26369799A JP 26369799 A JP26369799 A JP 26369799A JP 3500335 B2 JP3500335 B2 JP 3500335B2
Authority
JP
Japan
Prior art keywords
high frequency
substrate
ground electrode
circuit pattern
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26369799A
Other languages
English (en)
Other versions
JP2001085569A (ja
Inventor
正明 石田
紀夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26369799A priority Critical patent/JP3500335B2/ja
Priority to EP00119475A priority patent/EP1085594B1/en
Priority to DE60043636T priority patent/DE60043636D1/de
Priority to US09/662,869 priority patent/US6621162B1/en
Publication of JP2001085569A publication Critical patent/JP2001085569A/ja
Application granted granted Critical
Publication of JP3500335B2 publication Critical patent/JP3500335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロ波やミリ波
帯などで使用される高周波回路装置に関する。
【０００２】
【従来の技術】従来の高周波回路装置について図３を参
照して説明する。符号３１は、たとえば金属ケースの底
部を構成する基台で、基台３１上に、高周波回路部分３
２および直流回路部分３３が実装されている。
【０００３】高周波回路部分３２は、キャリアプレート
３２１およびキャリアプレート３２１上の中央に配置さ
れたＭＭＩＣやＦＥＴなど高周波信号を処理する高周波
部品３２２、高周波部品３２２の周囲に配置された高周
波基板３２３などから構成されている。高周波基板３２
３の表面には、高周波信号を伝送するストリップ線路な
どの回路パターン３２４が形成され、高周波基板３２３
の裏面には接地電極３２５が形成されている。高周波基
板３２３は、その接地電極３２５部分がキャリアプレー
ト３２１と接合されている。高周波部品３２２と回路パ
ターン３２４間はワイヤＷで接続され、回路パターン３
２４と接地電極３２５間はスルーホール３２６で電気的
に接続されている。
【０００４】直流回路部分３３は、直流基板３３１およ
び直流基板３３１上に配置されたコンデンサチップや抵
抗などの直流部品３３２、直流基板３３１の表面に形成
された回路パターン３３３、直流基板３３１の裏面に形
成された接地電極３３４などから構成されている。直流
基板３３１は、その接地電極３３４部分が基台３１と接
合されている。直流基板３３１の表面に形成された回路
パターン３３３と裏面に形成された接地電極３３４間は
スルーホール３３５で電気的に接続されている。
【０００５】上記した構成の場合、高周波回路部分３２
および直流回路部分３３はそれぞれ別々に形成され、ま
た、高周波回路部分３２の回路パターン３２４と直流回
路部分３３の回路パターン３３３は、たとえば金線のワ
イヤＷによって電気的に接続されている。
【０００６】次に、従来の他の高周波回路装置について
図４を参照して説明する。
【０００７】符号４１は、たとえば金属ケースの底部を
構成する基台で、基台４１上に多層基板４２が配置され
ている。多層基板４２は、上から順に位置する第１ない
し第３の複数の基板４２１、４２２、４２３などから構
成されている。第１基板４２１上には、中央にＭＭＩＣ
やＦＥＴなどの高周波部品４３が配置され、その両側に
コンデンサチップ、抵抗などの直流部品４４が配置さ
れ、さらに、高周波信号や直流信号を伝送する回路パタ
ーン４５が形成されている。
【０００８】第１基板４２１と第２基板４２２との間、
および、第２基板４２２と第３基板４２３との間には、
たとえば直流信号を伝送する回路パターン４６、４７が
設けられている。第３基板４２３の裏面には接地電極４
８が形成され、接地電極４８の部分が基台４１に接合さ
れている。
【０００９】高周波部品４３と回路パターン４５はワイ
ヤＷで電気的に接続され、各回路パターン４５〜４７ど
うし、あるいは、回路パターン４５〜４７と接地電極４
８間はそれぞれスルーホール４９を介して適宜接続され
ている。
【００１０】
【発明が解決しようとする課題】図３で説明した従来の
高周波回路装置は、装置全体の面積が大きくなると、バ
イアス電圧を供給するための線路長が長くなり大型化す
る。また、高周波部品などを電磁シールドするためのパ
ッケージやシールド板が必要とされ、量産化や低価格化
が困難になっている。
【００１１】図４で説明した従来の高周波回路装置は、
高周波信号や直流信号を伝送する回路パターンが形成さ
れる基板を多層化している。このため、集積度が上がり
小型化できる。しかし、高周波部品が上層に構成されて
いるため、高周波部品の電力増幅用素子などが発生した
熱を放熱させる場合、熱は放熱性の悪い複数の基板を経
て基台に伝達される。そのため、良好な放熱特性が得ら
れない。
【００１２】本発明は、上記した欠点を解決し、小型化
や量産性にすぐれ、放熱特性が良好な高周波回路装置を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の高周波回路装置
は、積層した複数の基板の各面のうち第１の面に直流信
号を伝送する直流用回路パターンが形成され、前記第１
の面よりも下層に位置する第２の面に高周波信号を伝送
する高周波用回路パターンが形成され、一番下に位置す
る基板裏面に接地電極が形成され、かつ、その一部に前
記接地電極が露出する空間が設けられた多層基板と、こ
の多層基板の前記接地電極と接合された金属基台と、前
記多層基板の前記空間内に露出した前記接地電極上に配
置された高周波部品とを具備している。
【００１４】
【発明の実施の形態】本発明の実施形態について図１を
参照して説明する。符号１１は、たとえば半導体素子な
どを気密に封止するための金属ケースの底部を構成する
基台で、基台１１上に多層基板１２が配置されている。
多層基板１２は、たとえば上から順に位置する第１ない
し第３の複数の基板１２１、１２２、１２３などから構
成されている。多層基板１２の一番下に位置する基板１
２３の裏面にはたとえば全体に接地電極１３が設けられ
ている。多層基板１２の一部に、複数の基板１２１、１
２２、１２３部分などが除去された空間１４が設けら
れ、空間１４内では接地電極１３が露出している。多層
基板１２は、その接地電極１３部分が基台１１に接合さ
れている。
【００１５】多層基板１２の表面、たとえば一番上に位
置する第１基板１２１上には、コンデンサチップや抵抗
など複数の直流部品１５が配置され、また、直流の電気
信号を伝送するための直流用回路パターン１６が形成さ
れている。第１基板１２１の裏面あるいは第２基板１２
２の表面にも直流の電気信号を伝送する直流用回路パタ
ーン１７が形成されている。第２基板１２２の裏面ある
いは第３基板１２３の表面には、高周波信号を伝送する
高周波用回路パターン１８が形成されている。なお、各
回路パターン１６〜１８どうし、および、各回路パター
ン１６〜１８と接地電極１３間はスルーホール１９を介
して、適宜、電気的に接続されている。
【００１６】多層基板１２の空間１４内に位置する接地
電極１３上には、ＭＭＩＣやＦＥＴなど高周波信号を処
理する高周波部品２０が配置され、高周波部品２０と高
周波用回路パターン１８はワイヤＷで接続されている。
空間１４の開口部分は金属製シールド板２１で覆われ、
高周波部品２０を電磁シールドしている。この場合、シ
ールド板２１の周辺は、たとえば、一番上に位置する基
板１２１上に形成され、接地された回路パターン部分に
接続されている。
【００１７】上記した高周波回路装置を組み立てる場
合、たとえば直流部品１５や高周波部品２０などを所定
位置に配置した多層基板１２の接地電極１３部分が基台
１１上に接合される。その後、多層基板１２を囲む壁
（図示せず）の開口部分を蓋（図示せず）で覆い、高周
波部品２０などを気密に封止する。
【００１８】上記した構成によれば、多層基板を用い、
複数の基板それぞれの面のうち、所定の面に直流信号を
伝送する直流用回路パターンを設け、これよりも下層に
位置する基板面に高周波信号を伝送する高周波用回路パ
ターンを形成している。また、直流用回路パターンどう
し、あるいは、直流用回路パターンと高周波用回路パタ
ーンとの間、あるいは、直流用回路パターンや高周波用
回路パターンと接地用電極との間を、それぞれスルーホ
ールによって電気的に接続している。
【００１９】この場合、接続のための付加部品が不要と
なり、小型化でき、量産性も向上する。また、直流用回
路パターンや高周波用回路パターンなどが重畳して配置
されているため集積度が上がり、より一層の小型化が可
能となる。また、高周波部品が基台と接する接地電極上
に配置され、高周波部品と基台との間に基板が存在しな
いため、高周波部品が発生する熱が効率よく基台に伝達
され、良好な放熱特性が得られる。
【００２０】次に、本発明の他の実施形態について図２
を参照して説明する。図２では、図１に対応する部分に
は同一の符号を付し、重複する説明は一部省略する この実施形態では、多層基板１２の一部を貫通させて空
間１４が形成されている。この場合、基台１１に接合さ
れた多層基板１２の空間１４内では基台１１が露出し、
露出した基台１１上に高周波用部品２０が直接実装され
ている。このため、高周波用部品２０が発生する熱は基
台１１に直接伝達され、図３の構成よりも良好な放熱特
性が得られる。
【００２１】なお、上記の各実施形態において、高周波
用回路パターンが形成される基板面を挟んで位置する基
板面、たとえばその上下に位置する２つの基板面全体に
導電層を形成し、この導電層を接地すれば、高周波回路
部分における電磁シールド性が向上する。
【００２２】上記した実施形態では、多層基板を３層で
形成している。しかし、この発明は、基板が３層の場合
に限らず、複数層で形成した場合に対し適用できる。
【００２３】
【発明の効果】本発明によれば、小型化や量産性にすぐ
れ、放熱特性が良好な高周波回路装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための断面図であ
る。
【図２】本発明の他の実施形態を説明するための断面図
である。
【図３】従来例を説明するための断面図である。
【図４】他の従来例を説明するための断面図である。
【符号の説明】
１１…基台 １２…多層基板 １２１…多層基板を構成する第１基板 １２２…多層基板を構成する第２基板 １２３…多層基板を構成する第２基板 １３…接地用電極 １４…多層基板の空間 １５…直流部品 １６…直流用回路パターン １７…直流用回路パターン １８…高周波用回路パターン １９…スルホール ２０…高周波部品 ２１…シールド板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−291521（ＪＰ，Ａ) 特開 平６−112351（ＪＰ，Ａ) 特開 平１−13755（ＪＰ，Ａ) 実開 平５−20401（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 301 H01L 25/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 積層した複数の基板の各面のうち第１の
    面に直流信号を伝送する直流用回路パターンが形成さ
    れ、前記第１の面よりも下層に位置する第２の面に高周
    波信号を伝送する高周波用回路パターンが形成され、一
    番下に位置する基板裏面に接地電極が形成され、かつ、
    その一部に前記接地電極が露出する空間が設けられた多
    層基板と、この多層基板の前記接地電極と接合された金
    属基台と、前記多層基板の前記空間内に露出した前記接
    地電極上に配置された高周波部品とを具備した高周波回
    路装置。
  2. 【請求項２】 高周波部品が配置された空間の開口部分
    を覆う金属製シールド板を設けた請求項１記載の高周波
    回路装置。
  3. 【請求項３】 多層基板の上面に直流回路部品が配置さ
    れた請求項１記載の高周波回路装置。
JP26369799A 1999-09-17 1999-09-17 高周波回路装置 Expired - Fee Related JP3500335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26369799A JP3500335B2 (ja) 1999-09-17 1999-09-17 高周波回路装置
EP00119475A EP1085594B1 (en) 1999-09-17 2000-09-15 High frequency circuit apparatus
DE60043636T DE60043636D1 (de) 1999-09-17 2000-09-15 Hochfrequenzvorrichtung
US09/662,869 US6621162B1 (en) 1999-09-17 2000-09-15 High frequency circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26369799A JP3500335B2 (ja) 1999-09-17 1999-09-17 高周波回路装置

Publications (2)

Publication Number Publication Date
JP2001085569A JP2001085569A (ja) 2001-03-30
JP3500335B2 true JP3500335B2 (ja) 2004-02-23

Family

ID=17393089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26369799A Expired - Fee Related JP3500335B2 (ja) 1999-09-17 1999-09-17 高周波回路装置

Country Status (4)

Country Link
US (1) US6621162B1 (ja)
EP (1) EP1085594B1 (ja)
JP (1) JP3500335B2 (ja)
DE (1) DE60043636D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05105198A (ja) * 1991-10-14 1993-04-27 Mitsubishi Electric Corp ランデブードツキング用光学センサー装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110049A (ja) 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP4388284B2 (ja) * 2003-01-31 2009-12-24 アイ電子株式会社 高周波回路用パッケージ及びその実装構造
US6917265B2 (en) 2003-05-22 2005-07-12 Synergy Microwave Corporation Microwave frequency surface mount components and methods of forming same
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
JP4664670B2 (ja) * 2004-12-24 2011-04-06 株式会社東芝 半導体装置
JP4690938B2 (ja) * 2006-05-16 2011-06-01 株式会社東芝 高周波素子モジュール
JP5333776B2 (ja) * 2007-03-08 2013-11-06 日本電気株式会社 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
JP5477157B2 (ja) * 2010-05-17 2014-04-23 富士電機株式会社 半導体装置
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
JP5851439B2 (ja) * 2013-03-07 2016-02-03 株式会社東芝 高周波半導体用パッケージ
JP2016096300A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 プリント回路板
JP6373779B2 (ja) * 2015-03-12 2018-08-15 株式会社東芝 高周波半導体装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
JP6440917B1 (ja) * 2018-04-12 2018-12-19 三菱電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4873566A (en) * 1985-10-28 1989-10-10 American Telephone And Telegraph Company Multilayer ceramic laser package
US5136271A (en) 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5307240A (en) * 1992-12-02 1994-04-26 Intel Corporation Chiplid, multichip semiconductor package design concept
JPH07321140A (ja) * 1994-05-19 1995-12-08 Toshiba Corp 半導体装置
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
US5796165A (en) 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP2950290B2 (ja) * 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
JPH11238846A (ja) * 1998-02-20 1999-08-31 Rohm Co Ltd 半導体装置
US5973928A (en) * 1998-08-18 1999-10-26 International Business Machines Corporation Multi-layer ceramic substrate decoupling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05105198A (ja) * 1991-10-14 1993-04-27 Mitsubishi Electric Corp ランデブードツキング用光学センサー装置

Also Published As

Publication number Publication date
DE60043636D1 (de) 2010-02-25
JP2001085569A (ja) 2001-03-30
EP1085594B1 (en) 2010-01-06
US6621162B1 (en) 2003-09-16
EP1085594A2 (en) 2001-03-21
EP1085594A3 (en) 2003-01-08

Similar Documents

Publication Publication Date Title
JP3500335B2 (ja) 高周波回路装置
JP3538045B2 (ja) Ｒｆ回路モジュール
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
EP0595346B1 (en) Composite microwave module assembly and its connection structure
JP3051011B2 (ja) パワ−モジュ−ル
JPH1074795A (ja) 半導体装置およびその製造方法
JP2005026263A (ja) 混成集積回路
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP3031323B2 (ja) 半導体装置とその製造方法
JP2001127237A (ja) 高周波モジュール
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
JPH0730215A (ja) 混成集積回路装置
JP3715120B2 (ja) ハイブリッドモジュール
JPH0575313A (ja) 混成集積回路装置
JP2677213B2 (ja) 半導体集積回路装置
WO2023053762A1 (ja) モジュール
JPH02271656A (ja) 多層化マイクロ波集積回路
JP2809316B2 (ja) 電子部品搭載用基板
JP3648252B2 (ja) 熱伝導特性を有する表面実装型パッケージ
JPH09252191A (ja) 回路基板装置
JP2000133765A (ja) 高周波集積回路装置
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP2555993B2 (ja) 半導体装置
JPH03179796A (ja) ハイブリッド集積回路
JP3640463B2 (ja) Ｍｍｉｃパッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees