JPH07321140A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07321140A
JPH07321140A JP6129641A JP12964194A JPH07321140A JP H07321140 A JPH07321140 A JP H07321140A JP 6129641 A JP6129641 A JP 6129641A JP 12964194 A JP12964194 A JP 12964194A JP H07321140 A JPH07321140 A JP H07321140A
Authority
JP
Japan
Prior art keywords
conductive metal
metal layer
leads
semiconductor substrate
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6129641A
Other languages
English (en)
Inventor
Hiroyuki Kozono
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6129641A priority Critical patent/JPH07321140A/ja
Priority to US08/443,449 priority patent/US5532514A/en
Publication of JPH07321140A publication Critical patent/JPH07321140A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 高周波領域で動作する半導体装置の従来の構
造を変えること無く特性インピーダンスを整合する電源
線を提供する。 【構成】 半導体基板１が搭載されたキャビティ部以外
の表面に導電性金属層１１を形成する。基板周辺部に先
端が基板に向うよう固定された複数のリードの先端部又
は金属層と基板主面上の電極とをワイヤ３５，３６で接
続する。リードから選んだ電源線３４は先端を金属層に
接続し、これはワイヤにより主面の電極に接続される。
金属層を電源層にして電源系のインダクタンスを低減し
て、電源系、グランドとの距離を全ての信号線に対し一
定として整合を取ることが出来る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば、３００ＭＨｚ
〜１ＧＨｚで使用する製造が簡単な高周波特性に優れた
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの集積回路が形成され
た半導体装置は、セラミックなどのパッケージに収容さ
れている。図１６は、従来の半導体装置の平面図、図１
７は、そのＡ−Ａ′線に沿う部分の断面図である。シリ
コン半導体などの半導体基板１は、窒化アルミニウムな
どのセラミック基板からなる基板搭載部２の中央部分の
キャビティ部９に接合されている。例えば、Ｎｉ４２ｗ
ｔ％を含むＦｅ合金からなるリードフレームから形成さ
れたリード３が基板搭載部２の周辺部にガラスなどの絶
縁性シール材４によって接合されている。リード３は、
半導体基板１とは間隔をおいて対向している。そしてＡ
ｕ線やＡｌ線などのボンディングワイヤ５でリード３の
先端部（インナーリード）と半導体基板１の表面上の接
続電極（図示せず）とを接続する。そしてこれらのリー
ド３は各種電源線や信号線として用いられる。
【０００３】リード群３の内、基板搭載部１の角部から
中央部分に沿って配置されているリード８は、通常リー
ドフレームの支持体であるので、半導体装置が完成して
もリードとしては用いられず、フローティング状態にあ
る。したがって角部にはリード配線を施さないのが一般
的である。基板搭載部２は、リード３を接合したシール
材４と同じ材料でキャップ６に接合される。キャップ６
は、凹状部を有し、基板搭載部２と接合する主面が凹状
になっており、凹状部には半導体基板１、リード３のイ
ンナーリード部及びボンディングワイヤ５が配置され、
これらは密封されている。キャップ材は、基板搭載部と
同じ窒化アルミニウムなどのセラミックからなる。そし
て、基板搭載部２の中央部分のキャビティ部９に搭載さ
れた半導体基板１は、エポキシ樹脂などの導電性接着剤
７によって接合されている。
【０００４】
【発明が解決しようとする課題】近年半導体装置は、高
周波での使用が多くなっている。前述した従来の半導体
装置は、電源線にリードフレームから形成したリードを
使用しているためインダクタンスが大きくノイズが増大
する。又、前記リードのみを半導体基板に形成された集
積回路の伝送路としているために、これを３００ＭＨｚ
以上の周波数帯で使用する場合、共振を防ぐためには、
最低でも４本に１本は接地（ＧＮＤ）する必要がある。
したがって、この場合では本来必要なリード本数の１．
２５倍のリードが必要になる。さらに、５００ＭＨｚ以
上になると伝送特性も考慮して特性インピーダンスの整
合を取らなければならない。したがって、２本に１本は
ＧＮＤにする必要が生じ、必要な本数の倍のリードが必
要となる。さらに、電源線、とくに、ＧＮＤとなるリー
ドとの間に信号線が数本入るが、ＧＮＤから信号線まで
の距離が様々であり、かつ、非対称であるため周波数が
３００ＭＨｚを越えると共振し、インピーダンス整合を
とることもできない。
【０００５】本発明は、このような事情によりなされた
もので、高周波領域での動作が可能な半導体装置の従来
の構造を変えること無く特性インピーダンスの整合がな
される電源線を提供することを目的にしている。また、
集積回路が形成された半導体基板裏面から電位をとる構
造をシールド効果をも含めた形で容易に実現することを
目的にしている。
【０００６】
【課題を解決するための手段】本発明は、リードの下或
いは半導体基板の下もしくはリードと半導体基板の下に
電源層となる導電性金属層を形成し、電源線となるリー
ドは導電性接着材を介して導電性金属層に電気的に接続
する構造になっている。即ち、本発明の半導体装置は、
集積回路が形成された半導体基板と、主面中央に前記半
導体基板が収容されたキャビティ部を備えた基板搭載部
と、前記基板搭載部主面の前記キャビティ部以外の表面
に形成されている導電性金属層と、前記基板搭載部主面
の周辺部に、前記キャビティ部に載置された前記半導体
基板に先端が対向するように支持固定された複数のリー
ドと、前記リードの先端部もしくは前記導電性金属層と
前記半導体基板主面の接続電極とを接続するボンディン
グワイヤと、前記半導体基板、前記ボンディングワイヤ
及び前記リードの前記先端部を少なくとも被覆するキャ
ップとを備え、電源線を前記リードの中から形成しこの
電源線は先端部を前記導電性金属層に電気的に接続し、
この導電性金属層は前記ボンディングワイヤによって前
記半導体基板の接続電極に電気的に接続されていること
を特徴としている。
【０００７】前記基板搭載部は多角形を有し、この基板
搭載部の角部から中央部分に形成された前記キャビティ
部までの間に電源線となる前記リードが配置されてお
り、このリードの先端は、前記導電性金属層に接合され
ているようにしても良い。前記キャップの前記半導体基
板と対向する主面には、少なくとも前記リードを被覆す
るように導電性金属層が形成され、前記基板搭載部は多
角形を有し、この基板搭載部の角部から前記キャビティ
部までの間に電源線となる前記リードが配置されてお
り、このリードの先端は、前記基板搭載部の導電性金属
層及びキャップの導電性金属層に接合されているように
しても良い。前記キャップの前記半導体基板と対向する
主面には、少なくとも前記リードを被覆するように導電
性金属層が形成され、かつ、前記キャビティ部の底面上
には電源層が形成され、さらに、前記基板搭載部は多角
形を有し、この基板搭載部の角部から前記キャビティ部
までの間に電源線となる前記リードが配置されており、
このリードの先端は、前記基板搭載部の導電性金属層及
びキャップの導電性金属層に接合され、かつ、前記電源
層に電気的に接続されているようにしても良い。
【０００８】前記キャップの前記半導体基板と対向する
主面には、少なくとも前記リードを被覆するように導電
性金属層が形成され、かつ、前記キャビティ部の底面上
には電源層が形成され、さらに前記基板搭載部は多角形
を有し、この基板搭載部の角部から前記キャビティ部ま
での間に電源線となる前記リードが配置されており、こ
のリードは前記キャビティ部まで延在し、その先端は、
前記キャップの導電性金属層及び前記電源層に接合され
ているようにしても良い。
【０００９】
【作用】前述の導電性金属層を電源層にすることによ
り、電源系のインダクタンスを低減するとともに電源
系、特に、グランド（ＧＮＤ）との距離を全ての信号線
に対して一定とすることによりパッケージ全体での使用
周波数のバラツキを無くし、インピーダンス整合を取る
ことができる。また、半導体基板の裏面に電源層を形成
することにより、半導体基板裏面から電極を取る構造の
半導体装置に適用することができる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図３を参照して第１の実施例を説
明する。図１は、パッケージングされた半導体装置の平
面図であり、その内部を説明するためにキャップ（セラ
ミックキャップ）及びシール材の表示は省略する。図２
は、図１のＡ−Ａ′線に沿う部分の断面図、図３は、図
１のＢ−Ｂ′線に沿う部分の断面図である。図に示すよ
うに基板搭載部１０は、窒化アルミニウムやアルミナな
どのセラミック基板から構成されている。この実施例で
は、基板搭載部１０は４角形であるが、本発明では、そ
の形状には拘らない。５角形や６角形などの多角形でも
良く、極端に言えば円形でも良い。そして、基板搭載部
１０の半導体基板１が搭載される主面中央部分にはキャ
ビティ部１２が形成されている。半導体基板１は、半田
やエポキシ樹脂などの導電性接着材１３によってキャビ
ティ部１２内に固着されている。基板搭載部１０の主面
周辺部には、導電性金属層１１が真空蒸着やスパッタリ
ングなどで堆積されている。キャビティ部１２には形成
されていない。導電性金属層１１としてはＷ／Ｎｉ／Ａ
ｕ膜が用いられる。
【００１１】この発明に用いられる導電性金属層の材料
は、前記積層膜以外にＭｏ膜、Ｐｄ膜などを用いること
ができる。一方、基板搭載部１０主面周辺部には、リー
ド３１、３２、３４が各辺毎に複数配列され、ガラスな
どのシール材３３で固定されている。これらリードの先
端は半導体基板１の中心を向いている。そしてリード３
１の先端と半導体基板１表面の接続電極（図示せず）と
は、Ａｕ線、Ａｌ線、Ｃｕ線などのボンディングワイヤ
３５で接続されている（図２参照）。基板搭載部１０の
角部から中央部分に向かって配置されているリード３２
は、リードフレームの支持体であるので、半導体装置が
完成してもリードとしては用いず、フローティング状態
にある。基板搭載部１０は、リード３１、３２、３４を
接合したシール材３３でキャップ２０に接合される。キ
ャップ２０は、凹状部を有し、基板搭載部１０と接合す
る主面が凹状になっており、凹状部には半導体基板１、
リード３１のインナーリード部及びボンディングワイヤ
３５等が配置され、これらは密封されている。キャップ
材は、基板搭載部１０と同じ窒化アルミニウムなどのセ
ラミックスを用いる。
【００１２】図３に示すようにリード列のリード３４
は、電源線として用いられる。この場合は、従来のよう
に半導体基板１上の接続電極にボンディングワイヤで電
気的に接続するのではなく、その先端部分を折曲げ加工
し、基板搭載部１０主面の周辺部に形成された接地され
ている導電性金属層１１に直接半田などの導電性接着材
１４で接続される。この様に導電性金属層１１を電源層
として利用するので、電源系のインダクタンスを低減す
るとともに電源系、特に、グランドとの距離を全ての信
号線に対して一定とすることによりパッケージ全体での
使用周波数のバラツキを無くし、インピーダンス整合を
取ることができる。また、電源層は広いのでその任意の
場所に電源層との接続部を設定することができる。図３
の左側の電源線３４は、半導体基板１との距離を他のリ
ード３１より長くし、したがって、リード長を短くして
いる。逆に必要ならリード長を長くしても良い。また、
右側の電源線３４は、他のリード３１とほぼ同じ長さに
しているので半導体基板１とその先端との間の距離はリ
ード３１の先端と半導体基板１との距離とほぼ等しくし
ている。この様に電源線配置の自由度は大きくなる。導
電性金属層１１から半導体基板１主面の接続電極（図示
せず）への電気的接続にはＡｌ線などのボンディングワ
イヤ３６を用いる。
【００１３】次に、ガラスなどのシ−ル材３３を基板搭
載部１０の周辺領域のリード載置部に塗布し、その上に
リードフレームを載置する。リードフレームのリード３
４は導電性金属層１１に直接半田付けなどで接続するの
で、その先端部分は、折曲げ加工を施しておく。製造工
程を簡略化するために金属板からプレス工程でリードフ
レームを形成するときに予めリードの折曲げ加工を行っ
ておく。さらに、再度シール材３３を塗布し、キャップ
をその上に載せて加熱加圧してパッケージングを行う。
【００１４】次に、図４乃至図６を参照して第２の実施
例を説明する。図４は、パッケージングされた半導体装
置の平面図であり、その内部を説明するためにキャップ
及びシール材の表示は省略する。図５は、図４のＡ−
Ａ′線に沿う部分の断面図、図６は、図４のＢ−Ｂ′線
に沿う部分の断面図である。図に示すように基板搭載部
１０は、窒化アルミニウムなどの４角形のセラミック基
板から構成されている。基板搭載部１０の半導体基板１
が搭載される主面中央部分にはキャビティ部１２が形成
されている。半導体基板１はエポキシ樹脂などの導電性
接着材１３によってキャビティ部１２内に固着されてい
る。基板搭載部１０の主面周辺部には導電性金属層１１
が真空蒸着などで堆積されている。キャビティ部１２に
は形成されていない。導電性金属層１１としてはＷ／Ｎ
ｉ／Ａｕ膜が用いられる。基板搭載部１０主面周辺部に
は、リード３１、３２、３４が各辺毎に複数配列され、
ガラスなどのシール材３３で固定されている。これらリ
ードの先端は半導体基板１の中心を向いている。そし
て、リード３１の先端と半導体基板１表面の接続電極
（図示せず）とは、Ａｌ線などのボンディングワイヤ３
５で接続されている（図６参照）。
【００１５】また、リード列のリード３４は、電源線と
して用いられる。この場合は、従来のように半導体基板
１上の接続電極にボンディングワイヤで電気的に接続す
るのではなく、その先端部分を折り曲げ加工し、基板搭
載部１０主面の周辺部に形成された接地されている導電
性金属層１１に直接半田などの導電性接着材１４で接続
される。導電性金属層１１から半導体基板１主面の接続
電極（図示せず）への電気的接続には、Ａｌ線などのボ
ンディングワイヤ３６を用いる。さらに、基板搭載部１
０の角部から中央部分に向かって配置されているリード
３２は、リードフレームの支持体として従来はフローテ
ィング状態であったが、この実施例では、図５に示すよ
うにその先端を導電性金属層１１に導電性接着材１４で
接着し、これを電源線として利用する。基板搭載部１０
は、リード３１、３２、３４を接合したシール材３３で
キャップ２０に接合される。キャップ２０は、凹状部を
有し、基板搭載部１０と接合する主面が凹状になってお
り、凹状部には半導体基板１、リード３１、３２、３４
のインナーリード部及びボンディングワイヤ３５、３６
等が配置され、これらは密封されている。キャップ材
は、基板搭載部１０と同じ窒化アルミニウムなどのセラ
ミックスを用いる。この様に導電性金属層１１を電源層
として利用するので、電源系のインダクタンスを低減す
るとともに電源系、特に、グランドとの距離を全ての信
号線に対して一定とすることによりパッケージ全体での
使用周波数のバラツキを無くし、インピーダンス整合を
取ることができる。
【００１６】次に、図７乃至図９を参照して第３の実施
例を説明する。図７は、パッケージングされた半導体装
置の平面図であり、その内部を説明するためにキャップ
及びシール材の表示は省略する。図８は、図７のＡ−
Ａ′線に沿う部分の断面図、図９は、図７のＢ−Ｂ′線
に沿う部分の断面図である。図に示すように基板搭載部
１０は、窒化アルミニウムなどの４角形のセラミック基
板から構成されている。基板搭載部１０の半導体基板１
が搭載される主面中央部分にはキャビティ部１２が形成
されている。半導体基板１はエポキシ樹脂などの導電性
接着材１３によってキャビティ部１２内に固着されてい
る。基板搭載部１０の主面周辺部には第１の導電性金属
層１１が真空蒸着などで堆積されているが、キャビティ
部１２には堆積されていない。第１導電性金属層１１と
してはＷ／Ｎｉ／Ａｕ膜が用いられる。基板搭載部１０
主面周辺部には、リード３１、３２、３４が各辺毎に複
数配列され、ガラスなどのシール材３３で固定されてい
る。これらリードの先端は半導体基板１の中心を向いて
いる。そして、リード３１の先端と半導体基板１表面の
接続電極（図示せず）とはボンディングワイヤ３５で接
続されている（図８参照）。
【００１７】また、リード３４は電源線として用いられ
る。リードの先端部分を折り曲げ加工し、基板搭載部１
０主面の周辺部に形成され、接地された第１の導電性金
属層１１に直接半田などの導電性接着材１４で接続され
る。第１の導電性金属層１１から半導体基板１主面の接
続電極への電気的接続には、ボンディングワイヤ３６を
用いる。基板搭載部１０はリード３１、３２、３４を接
合したシール材３３でキャップ２０に接合される。キャ
ップ２０は凹状部を有し、基板搭載部１０と接合する主
面が凹状になっており、凹状部には半導体基板１、リー
ド３１、３２、３４のインナーリード部及びボンディン
グワイヤ３５、３６等が配置され、これらは密封されて
いる。この実施例では、キャップ２０の凹状部内面に第
２の導電性金属層２１を形成することに特徴がある。
【００１８】さらに、基板搭載部１０の角部から中央部
分に向かって配置されているリード３２は、リードフレ
ームの支持体として従来はフローティング状態であった
が、この実施例では、図８に示すように、キャップ側に
折り曲げ、さらに基板搭載部側に折り返して、半田など
の導電性接着材２２で第２の導電性金属層２１に接続す
ると共に、その先端を第１の導電性金属層１１に導電性
接着材１４で接着し、これを電源線として利用する。こ
のリード３２により第１及び第２の導電性金属層１１、
２１は電気的に接続される。キャップ２０に堆積させた
導電性金属層２１は、全面に形成せず、リードが配置さ
れている上にのみ形成しても良い。この様に導電性金属
層１１を電源層として利用するので、電源系のインダク
タンスを低減するとともに電源系、特に、グランドとの
距離を全ての信号線に対して一定とすることによりパッ
ケージ全体での使用周波数のバラツキを無くし、インピ
ーダンス整合を取ることができる。そして、キャップに
第２の導電性金属層が施されているので信号線を構成す
るリードが第１及び第２の導電性金属層で構成する電源
層に挟まれる構造となり、さらに、周波数特性を向上さ
せる。
【００１９】次に、図１０乃至図１２を参照して第４の
実施例を説明する。図１０はパッケージングされた半導
体装置の平面図であり、その内部を説明するためにキャ
ップ及びシール材の表示は省略する。図１１は図１０の
Ａ−Ａ′線に沿う部分の断面図、図１２は図１０のＢ−
Ｂ′線に沿う部分の断面図である。図に示すように基板
搭載部１０は、窒化アルミニウムなどの４角形のセラミ
ック基板から構成されている。基板搭載部１０の半導体
基板１が搭載される主面中央部分にはキャビティ部１２
が形成されている。半導体基板１はエポキシ樹脂などの
導電性接着材１３によってキャビティ部１２内に固着さ
れている。基板搭載部１０の主面周辺部には第１の導電
性金属層１１が真空蒸着などで堆積され、キャビティ部
１２の底面上には第３の導電性金属層１５が形成されて
いる。したがって、半導体基板１は第３の導電性金属層
１５の上に搭載されており、半導体基板は、裏面から電
極をとる構造になっている。第１及び第３の導電性金属
層１１、１５としては、例えば、Ｗ／Ｎｉ／Ａｕ膜が用
いられる。基板搭載部１０主面周辺部には、リード３
１、３２、３４が各辺毎に複数配列され、ガラスなどの
シール材３３で固定されている。
【００２０】これらリードの先端は半導体基板１の中心
を向いている。そして、リード３１の先端と半導体基板
１表面の接続電極（図示せず）とはボンディングワイヤ
３５で接続されている（図１０参照）。またリード３４
は電源線として用いられる。リード３４の先端部分を折
り曲げ加工し、基板搭載部１０主面の周辺部に形成さ
れ、接地された第１の導電性金属層１１に直接半田など
の導電性接着材１４で接続される。第１の導電性金属層
１１から半導体基板１主面の接続電極への電気的接続に
は、ボンディングワイヤ３６を用いる。基板搭載部１０
は、リード３１、３２、３４を接合したシール材３３で
キャップ２０に接合される。キャップ２０は凹状部を有
し、基板搭載部１０と接合する主面が凹状になってお
り、凹状部には半導体基板１、リード３１、３２、３４
のインナーリード部及びボンディングワイヤ３５、３６
等が配置され、これらは密封されている。この実施例で
は、キャップ２０の凹状部内面に第２の導電性金属層２
１を形成すること及び基板搭載部１０のキャビティ部１
２内に第３の導電性金属層１５を形成することに特徴が
ある。キャップ２０に堆積させた導電性金属層２１は、
全面に形成せず、リードが配置されている上にのみ形成
しても良い。
【００２１】さらに、基板搭載部１０の角部から中央部
分に向かって配置されているリード３２は、図１１に示
すように、キャップ側に折り曲げ、さらに基板搭載部側
に折り返して、半田などの導電性接着材２２で第２の導
電性接着材２１に接着する。そして、このリード３２の
先端とキャビティ部１２底部の第３の導電性金属層１５
とをボンディングワイヤ３７で接続し、これを電源線と
して利用する。このリード３２により第２及び第３の導
電性金属層は電気的に接続される。この様に、これら導
電性金属層を電源層として利用するので、電源系のイン
ダクタンスを低減するとともに電源系、特にグランドと
の距離を全ての信号線に対して一定とすることによりパ
ッケージ全体での使用周波数のバラツキを無くし、イン
ピーダンス整合を取ることができる。そして、キャップ
に第２の導電性金属層が施されているので信号線を構成
するリードが第１乃至第３の導電性金属層で構成する電
源層に挟まれる構造となり、さらに、周波数特性を向上
させる。
【００２２】次に、図１３乃至図１５を参照して第５の
実施例を説明する。図１３はパッケージングされた半導
体装置の平面図であり、その内部を説明するためにキャ
ップ及びシール材の表示は省略する。図１４は図１３の
Ａ−Ａ′線に沿う部分の断面図、図１５は図１３のＢ−
Ｂ′線に沿う部分の断面図である。図に示すように基板
搭載部１０は窒化アルミニウムなどの４角形のセラミッ
ク基板から構成されている。基板搭載部１０の半導体基
板１が搭載される主面中央部分にはキャビティ部１２が
形成されている。半導体基板１はエポキシ樹脂などの導
電性接着材１３によってキャビティ部１２内に固着され
ている。基板搭載部１０の主面周辺部には第１の導電性
金属層１１が真空蒸着などで堆積され、キャビティ部１
２の底面上には第３の導電性金属層１５が形成されてい
る。したがって半導体基板１は、第３の導電性金属層１
５の上に搭載されており、半導体基板は裏面から電極を
とる構造になっている。第１及び第３の導電性金属層１
１、１５としては、例えば、Ｗ／Ｎｉ／Ａｕ膜が用いら
れる。第１乃至第３の導電性金属層は、すべて同じ材料
及び形成方法を用いても良い。基板搭載部１０主面周辺
部には、リード３１、３２、３４が各辺毎に複数配列さ
れ、ガラスなどのシール材３３で固定されている。
【００２３】これらリードの先端は半導体基板１の中心
を向いている。そして、リード３１の先端と半導体基板
１表面の接続電極（図示せず）とはボンディングワイヤ
３５で接続されている（図１３参照）。またリード３４
は電源線として用いられる。リード３４の先端部分を折
り曲げ加工し、基板搭載部１０主面の周辺部に形成さ
れ、接地された第１の導電性金属層１１に直接半田など
の導電性接着材１４で接続される。第１の導電性金属層
１１から半導体基板１主面の接続電極への電気的接続に
は、ボンディングワイヤ３６を用いる。基板搭載部１０
は、リード３１、３２、３４を接合したシール材３３で
キャップ２０に接合される。キャップ２０は凹状部を有
し、基板搭載部１０と接合する主面が凹状になってお
り、凹状部には半導体基板１、リード３１、３２、３４
のインナーリード部及びボンディングワイヤ３５、３６
等が配置され、これらは密封されている。この実施例で
は、キャップ２０の凹状部内面に第２の導電性金属層２
１を形成すること及び基板搭載部１０のキャビティ部１
２内に第３の導電性金属層１５を形成することに特徴が
ある。キャップ２０に堆積させた導電性金属層２１は、
全面に形成せず、リードが配置されている上にのみ形成
しても良い。
【００２４】さらに、基板搭載部１０の角部から中央部
分に向かって配置されているリード３２は、図１４に示
すように、他のリード３１、３４より先端が延びてお
り、半導体基板１に近づいている。そして、リード３２
はキャップ側に折り曲げ、さらに基板搭載部側に折り返
して、半田などの導電性接着材２２で第２の導電性金属
層２１に接着される。そして、このリード３２の先端
は、キャビティ部１２底部の第３の導電性金属層１５ま
で延在しているので、リード３２先端を折り曲げて第３
の導電性金属層１５と接触させ、導電性接着材１６で固
着する。そしてこれを電源線として利用する。このリー
ド３２により第２及び第３の導電性金属層は電気的に接
続される。
【００２５】この様に、これら導電性金属層を電源層と
して利用するので、電源系のインダクタンスを低減する
とともに電源系、特にグランドとの距離を全ての信号線
に対して一定とすることによりパッケージ全体での使用
周波数のバラツキを無くし、インピーダンス整合を取る
ことができる。そして、キャップに第２の導電性金属層
が施されているので信号線を構成するリードが第１乃至
第３の導電性金属層で構成する電源層に挟まれる構造と
なり、さらに、周波数特性を向上させる。また基板搭載
部角部に配置されたリードは、他のリードよりキャビテ
ィ部方向に突出しているので、直接キャビティ部底部に
形成した第３の導電性金属層に接続することができる。
従って、キャビティ部へのワイヤボンディングによるク
リアランスを取らずにすみ、その結果半導体装置の小型
化を進めることができる。
【００２６】次に、第５の実施例を参照して他の実施例
を説明する。この例ではパッケージ内の構造は図１３乃
至図１５と同じであるが、基板搭載部１０のキャビティ
部１２に形成した電源層として第３の導電性金属層１５
を用いずに導電性エポキシ樹脂のような硬化前は流動性
がある材料を用いることに特徴がある。このような材料
を用いることにより、リード３２は導電性接着材１６を
用いることなく、電気的に接合することができる。
【００２７】
【発明の効果】以上、本発明では、電源系を金属層とす
ることによりインダクタンスを低減しノイズを小さくで
きる。さらに電源系と信号系とを異なる層にし、金属層
と信号系リードとの距離をリードの材料であるリードフ
レームのプレス工程での曲げにより任意の距離に保ち、
かつ、対称性を持たせることにより、例えば、３００Ｍ
Ｈｚ〜１ＧＨｚでの周波数帯でも容易に使用することが
できる。また、インピーダンス整合をとることが容易に
なる。以上のことが可能になる結果、リード毎に使用で
きる周波数が決定されないので、設計での自由度がな
く、パッケージ内での使用周波数バラツキが少ない。ま
た、簡単な工程で電源系を２層とする構造も可能になる
ので半導体基板裏面から電極をとり、かつ、シールド効
果を持たせることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】図１のＡ−Ａ′線に沿う部分の断面図。
【図３】図１のＢ−Ｂ′線に沿う部分の断面図。
【図４】第２の実施例の半導体装置の平面図。
【図５】図４のＡ−Ａ′線に沿う部分の断面図。
【図６】図４のＢ−Ｂ′線に沿う部分の断面図。
【図７】第３の実施例の半導体装置の平面図。
【図８】図７のＡ−Ａ′線に沿う部分の断面図。
【図９】図７のＢ−Ｂ′線に沿う部分の断面図。
【図１０】第４の実施例の半導体装置の平面図。
【図１１】図１０のＡ−Ａ′線に沿う部分の断面図。
【図１２】図１０のＢ−Ｂ′線に沿う部分の断面図。
【図１３】第５の実施例の半導体装置の平面図。
【図１４】図１３のＡ−Ａ′線に沿う部分の断面図。
【図１５】図１３のＢ−Ｂ′線に沿う部分の断面図。
【図１６】従来の半導体装置の平面図。
【図１７】図１６のＡ−Ａ′線に沿う部分の断面図。
【符号の説明】
１ 半導体基板 １１、１５、２１ 導電性金属層 １２ 基板搭載部キャビティ部 １３、１４、１６、２２ 導電性接着材 ２０ キャップ ３１、３２、３４ リード ３３ シール材 ３５、３６、３７ ボンディングワイヤ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成された半導体基板と、 主面中央に前記半導体基板が収容されたキャビティ部を
    備えた基板搭載部と、 前記基板搭載部主面の前記キャビティ部以外の表面に形
    成されている導電性金属層と、 前記基板搭載部主面の周辺部に、前記キャビティ部に載
    置された前記半導体基板に先端が対向するように支持固
    定された複数のリードと、 前記リードの先端部もしくは前記導電性金属層と前記半
    導体基板主面の接続電極とを接続するボンディングワイ
    ヤと、 前記半導体基板、前記ボンディングワイヤ及び前記リー
    ドの前記先端部を少なくとも被覆するキャップとを備
    え、 電源線を前記リードの中から形成し、この電源線は先端
    部を前記導電性金属層に電気的に接続し、この導電性金
    属層は前記ボンディングワイヤによって前記半導体基板
    の接続電極に電気的に接続されていることを特徴とする
    半導体装置。
  2. 【請求項２】 前記基板搭載部は多角形を有し、この基
    板搭載部の角部から中央部分に形成された前記キャビテ
    ィ部までの間に電源線となる前記リードが配置されてお
    り、このリードの先端は、前記導電性金属層に接合され
    ていることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記キャップの前記半導体基板と対向す
    る主面には、少なくとも前記リードを被覆するように導
    電性金属層が形成され、前記基板搭載部は多角形を有
    し、この基板搭載部の角部から前記キャビティ部までの
    間に電源線となる前記リードが配置されており、このリ
    ードの先端は、前記基板搭載部の導電性金属層及びキャ
    ップの導電性金属層に接合されていることを特徴とする
    請求項１に記載の半導体装置。
  4. 【請求項４】 前記キャップの前記半導体基板と対向す
    る主面には、少なくとも前記リードを被覆するように導
    電性金属層が形成され、かつ、前記キャビティ部の底面
    上には電源層が形成され、さらに、前記基板搭載部は多
    角形を有し、 この基板搭載部の角部から前記キャビティ部までの間に
    電源線となる前記リードが配置されており、このリード
    の先端は、前記基板搭載部の導電性金属層及びキャップ
    の導電性金属層に接合され、かつ、前記電源層に電気的
    に接続されていることを特徴とする請求項１に記載の半
    導体装置。
  5. 【請求項５】 前記キャップの前記半導体基板と対向す
    る主面には、少なくとも前記リードを被覆するように導
    電性金属層が形成され、かつ、前記キャビティ部の底面
    上には電源層が形成され、さらに、前記基板搭載部は多
    角形を有し、この基板搭載部の角部から前記キャビティ
    部までの間に電源線となる前記リードが配置されてお
    り、このリードは前記キャビティ部まで延在し、その先
    端は、前記キャップの導電性金属層及び前記電源層に接
    合されていることを特徴とする請求項１に記載の半導体
    装置。
JP6129641A 1994-05-19 1994-05-19 半導体装置 Pending JPH07321140A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6129641A JPH07321140A (ja) 1994-05-19 1994-05-19 半導体装置
US08/443,449 US5532514A (en) 1994-05-19 1995-05-18 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6129641A JPH07321140A (ja) 1994-05-19 1994-05-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH07321140A true JPH07321140A (ja) 1995-12-08

Family

ID=15014540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6129641A Pending JPH07321140A (ja) 1994-05-19 1994-05-19 半導体装置

Country Status (2)

Country Link
US (1) US5532514A (ja)
JP (1) JPH07321140A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730991B1 (en) * 1996-06-11 2004-05-04 Raytheon Company Integrated circuit chip package
JP3364404B2 (ja) * 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
US6414383B1 (en) * 1999-07-16 2002-07-02 Agere Systems Guardian Corp. Very low magnetic field integrated circuit
JP3500335B2 (ja) * 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP4692708B2 (ja) * 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
SE533579C2 (sv) * 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
KR20160036945A (ko) * 2014-09-26 2016-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
GB2555289B (en) * 2015-06-10 2020-09-23 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
US11784102B2 (en) 2020-07-29 2023-10-10 UTAC Headquarters Pte. Ltd. Hermetic semiconductor packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249457A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 半導体装置
JPH0831490B2 (ja) * 1991-03-21 1996-03-27 株式会社住友金属セラミックス ガラス封止型セラミックパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture

Also Published As

Publication number Publication date
US5532514A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
US5382829A (en) Packaged microwave semiconductor device
EP1458086B1 (en) Piezoelectric Oscillator
US5083189A (en) Resin-sealed type IC device
KR100328143B1 (ko) 계층화된 도전 평면을 갖는 리드 프레임
JPH07321140A (ja) 半導体装置
JP2002135080A (ja) 弾性表面波装置及びその製造方法
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
JPH0680746B2 (ja) マイクロ波用チツプキヤリヤ
JPH0818390A (ja) 弾性表面波装置
JP3743427B2 (ja) 電磁波シールド型半導体装置
JPH04293245A (ja) ガラス封止型セラミックパッケージ
JP7392919B2 (ja) 半導体装置
JP2920066B2 (ja) 半導体装置及びその製造方法
JPH0993077A (ja) 素子複合搭載回路基板
JPH1050879A (ja) 表面実装型電子部品
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JPH08293571A (ja) パッケージおよびそれを用いた半導体集積回路装置
JPS605055B2 (ja) 半導体装置
JP3742692B2 (ja) ノイズフィルタ
JPS634662A (ja) 電子回路装置
JPH05211279A (ja) 混成集積回路
JPH09139458A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지
JPH11205080A (ja) 弾性表面波装置
JPH06112337A (ja) 半導体装置用パッケージ