KR100328143B1 - 계층화된 도전 평면을 갖는 리드 프레임 - Google Patents

계층화된 도전 평면을 갖는 리드 프레임 Download PDF

Info

Publication number
KR100328143B1
KR100328143B1 KR1019960702084A KR19960702084A KR100328143B1 KR 100328143 B1 KR100328143 B1 KR 100328143B1 KR 1019960702084 A KR1019960702084 A KR 1019960702084A KR 19960702084 A KR19960702084 A KR 19960702084A KR 100328143 B1 KR100328143 B1 KR 100328143B1
Authority
KR
South Korea
Prior art keywords
lead
conductive layer
leads
pad
die
Prior art date
Application number
KR1019960702084A
Other languages
English (en)
Other versions
KR960706194A (ko
Inventor
사탸 칠라라
샤람 모스타파자데
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR960706194A publication Critical patent/KR960706194A/ko
Application granted granted Critical
Publication of KR100328143B1 publication Critical patent/KR100328143B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

계층화된 도전 평면을 갖는 개시된 리드 프레임은 반도체 장치에 사용된다. 리드 프레임은 각각 리드팁을 갖는 복수의 긴 리드와 복수의 짧은 리드를 포함한다. 도전층들은 긴 리드에 긴 리드의 팁을 덮지 않도록 부착되고 짧은 리드에 대해 방사상으로 안쪽에 있다. 도전층들은 접착 절연층에 의해 긴 리드와 서로로부터 절연된다. 바람직한 실시예에서, 상부 도전층은 하부 도전층보다 작은 폭을 갖고 내부 및 외부 돌출부를 저부 도전층상에서 노출하도록 배치된다. 노출된 외부 돌출부는 더 짧은 리드로의 본딩을 가능하게 한다. 더 짧은 리드의 사용은 리드에서의 인덕턴스의 양을 감소시킨다. 도전층들은 또한 캐패시터로서 역할을 할 수도 있다. 본 발명의 일 실시예에서 짧은 리드를 접지 및 / 또는 전원 리드에 대응할 수도 있다. 감소된 인덕턴스와 증가된 캐패시턴스는 전원 및 접지 리드에서 볼 수 있는 임피던스를 낮춘다. 이것은 반도체가 더 고속으로 동작하고 더 적은 전력을 소비하도록 한다.

Description

계층화된 도전 평면을 갖는 리드 프레임
발명의 배경
본 발명은 일반적으로 집적회로 패키징에 사용하는 리드 프레임에 관한 것으로, 특히 하나 이상의 계충화된 도전 평면을 갖는 리드 프레임에 관한 것이다.
제 1 도를 참조하여 설명하면, 종래의 리드 프레임 (10) 은 일반적으로 다이 패드 (17), 다이 패드 지지 아암 (15), 다이를 에워싸는 리드팁 (12) 을 갖는 리드 (11) 를 포함한다. 종래의 리드 프레임 제조에서 다이 패드 (17), 지지 아암 (15)과 긴 리드 (11) 및 리드팁 (12) 은 전형적으로 단일 금속 스트립으로부터 형성된다. 리드 형성 단계는 에칭공정 혹은 스템핑 공정 어느 하나일 수 있다. 이들 공정에서 리드 (11) 사이의 영역은 스템핑 혹은 에칭을 통해 제거된다. 리드 (11) 와 리드팁 (12) 사이의 영역을 통상 슬롯 (14) 이라 한다. 에칭공정에서, 리드, 다이 패드 혹은 지지 아암의 패턴 마스크가 금속 스트립 위에 놓인다. 그런 다음 노출 영역을 에칭제거하여 리드사이에 슬롯 (14) 을 만든다. 스템핑 공정은 통상 리드사이의 슬롯(14), 다이 패드 (17) 및 지지 아암 (15) 을 스탬프하는 것으로 이루어진다. 각 슬롯 (14) 의 형태로 형상화된 다수 스탬프 툴 펀치가 슬롯 (14) 을 천공한다.
지지 아암 (15) 은 다이 패드로부터 연장하여 취급시 다이 패드를 지지한다. 집적회로는 리드 프레임 (10) 의 중심에 있는 다이 패드 (17) 상에 놓인다. 리드(11), 다이 패드 (17) 및 지지 아암 (15) 이 형성된 후, 리드 프레임 (10) 은 강화 및 리드 및 지지 아암상의 스트레스를 완화하기 위해 어닐링될 수도 있다. 이것에 리드팁 (12) 을 도전재로 플레이팅하는 것이 후속될 수도 있다. 플레이팅은 또한 리드가 집적회로에 접속될 때 본딩 와이어로의 더 나은 본딩을 가능하게 한다.
그런 다음 리드는 취급시 리드가 움직이는 것을 방지하기 위해 접착 스트립으로 테이프될 수도 있다. 접착 스트립은 리드를 가로질러 위치되는 단상 프레임 스타일 스트립일 수도 있다. 대안으로 일조의 리드를 가로질러 위치된 별개의 스트립을 사용할 수 있다. 전자는 테이프가 수축 혹은 팽창하여 리드의 이동을 야기할 때 허용도를 개선한다. 그런 다음 리드 프레임(10) 은 리드팁 (12) 을 다이 패드 (17) 로 부터 분리하기 위해 절단될 수도 있다.
절단 후, 리드 프레임은 패키지 된다. 집적회로가 다이 패드 (17) 상에 배치되어 본딩 와이어로 리드팁 (12) 에 결합된다. 그런 다음 리드 프레임 (20) 의 내부 부분이 캡슐화 재료로 캡슐화된다. 그런 다음 전체 리드 프레임 (22) 을 지지했던 여분의 금속이 절단제거되어 긴 리드 (11) 는 서로로부터 분리된다. 최종 제품은 패키지된 반도체 장치이다.
종래의 리드 프레임이 갖는 문제점은 리드의 주파수 응답이다. 리드의 길이는 전원 및 접지 리드에 인덕턴스를 유도한다. 접지 및 전원 리드가 길수록 인덕턴스는 증가된다. 이 인덕턴스는 반도체 패키지에서의 전력 소비량을 증가시킨다. 길이는 또한 전원 및 접지 리드를 근접 리드로부터의 노이즈에 영향받기 쉽도록 만든다. 증가된 인덕턴스는 리드 프레임과 접속된 집적회로가 전력 상승 및 하강에 영향받기 쉽도록 만든다. 이 인덕턴스는 내외부 노이즈를 감소시키려는 노력을 방해한다. 접지 및 전원핀 양단에 배치된 감결합 캐패시터는 이러한 문제점을 완화하기 위해 종종 사용된다. 이 감결합 캐패시터는 전원 공급 및 근접 장치로부터의 노이즈를 제거하고 갑작스런 전력 상승 및 하강에 대해 보호하는데 도움을 준다. 많은 수의 핀을 갖는 반도체 패키지는 2 내지 3 개의 감결합 캐패시터를 필요로 할 수도 있다. 이들 캐패시터는 대규모 집적회로를 이용하는 제품에 큰 비용 요인이다.
이상적으로, 전원 및 접지 리드의 주파수 응답은 저역 통과 필터이어야 한다. 전원 및 접지 리드에서의 인덕턴스를 감소시키고 전원 및 접지 리드사이의 캐패시턴스를 증가시키는 것에 의해 주파수 응답이 개선될 수 있다. 개선된 주파수 응답은 반도체 패키지가 고속으로 동작하도록 한다. 또한, 감소된 임피던스는 전력 소비를 저감한다.
Mallik 등에게 허여된 미국 특허 제 4,891,687 호는 다층 모우드 플라스틱 집적회로 패키지를 사용하여 전원 및 접지 리드에서 인덕턴스를 감소시키고 캐패시턴스를 증가시키는 효과를 갖는 소형 패키지를 얻는 것을 개시한다. Mallik 은 다이 패드를 포함하지 않는 다른식의 통상의 리드 프레임의 리드에 결합된 특정 탭을 갖는 한 쌍의 복잡한 도전층의 사용을 교시한다. Mallik 에서 교시된 특정탭은 도전층이 정확하게 리드 프레임에 부착되어 탭이 리드 프레임상의 특정 리드와 정렬하는 것을 또한 필요로 한다. 그런 다음 그 탭은 비교적 비용이 드는 비표준 본딩 기술을 사용하여 결합되어야 한다. Mallik 은 또한 집적회로가 하부 도전층상에 직접 배치되는 것을 필요로 한다.
발명의 요약
본 발명은 전원 및 접지 리드에서 인덕턴스를 감소시키고 전원과 접지 리드사이의 캐패시턴스를 증가시키는 다수의 층을 갖는 리드 프레임을 제공한다. 본 발명의 효과는 도면을 참조하는 다층 리드 프레임에 대한 다음 설명에 의하면 당업자에게 명확히 이해될 것이다. 일 실시예에서 다층 리드프레임은 각각 리드팁을 갖는 긴 리드, 리드 패드를 갖는 짧은 리드, 다이영역 및 전기 절연층을 갖는 긴 리드 위에 배치된 전원, 접지 혹은 신호층일 수도 있는 추가의 도전층을 포함한다. 긴 리드의 리드팁과 리드 패드는 노출을 유지하여 리드팁이 다이 영역에 위치한 집적회로 다이에 전기적으로 연결될 수도 있고 리드 패드는 도전층에 전기적으로 연결될 수도 있다. 짧은 리드는 도전층의 방사상 외방 위치에서 종단한다. 절연층은 도전층과 긴 리드 사이에 끼워져 긴 리드를 도전층으로부터 전기적으로 절연시킨다. 짧은 리드 길이가 더 짧을 수록 짧은 리드에서 인덕턴스의 양을 낮춘다.
일 실시예에서 예를 들어 전원 및 접지층에 대응할 수도 있는 한쌍의 도전층이 사용될 수도 있다. 도전층은 그들 사이의 전기 절연층과 함께 적층된다. 제 2 도전층은 제 1 도전층보다 폭이 작고 제 1 도전층상에 배치된다. 이것은 제 1 도전층의 노출된 내부 돌출부 및 외부 돌출부를 남긴다. 내부 돌출부는 집적회로 다이의 관련 본딩 패드에 전기적으로 접속된다. 외부 돌출부는 대응하는 짧은 리드의 리드 패드에 전기적으로 접속된다. 제 2 도전층은 또한 관련 본딩 패드와 리드 패드에 전기적으로 접속된다. 전기 접속부는 종래의 본딩 와이어로 만들어질 수도 있다. 한 층에 접속된 본딩 패드와 리드 패드는 그들이 접속된 층에 대응한다. 예를들어, 제 1 도전층이 접지 평면층이면 접지 평면층에 접속된 본딩 패드와 짧은 리드는 각각 접지 패드와 접지 리드이다. 따라서, 도전층들은 평면도체로서 역할을 한다.
일 실시예에서, 도전층들은 접지 및 전원 평면에 대응할 수도 있다. 전원 및 접지 평면을 절연체에 의해 분리시킴으로써 전원과 접지 평면간의 캐패시턴스를 증가시킨다. 따라서, 짧은 리드가 인덕턴스를 감소시키고 도전층들이 전원 및 접지 리드에서 캐패시턴스를 증가시킨다. 감소된 인덕턴스와 증가된 캐패시턴스는 전원 및 접지 리드에서의 임피턴스를 감소시킨다. 이것은 짧은 리드를 갖는 도전층들을 갖는 리드 프레임을 사용하는 반도체 장치의 속도 및 전력 소비를 개선한다.
본 발명은 첨부한 도면을 참조하는 다음 설명으로부터 분명해질 것이다.
제 1 도는 종래 리드 프레임의 개략 평면도.
제 2 도는 본 발명의 일 실시예에 따른 다층 리드 프레임의 개략 평면도.
제 3 도는 본딩 와이어 접속부를 강조한 집적회로 다이를 갖는 다층 리드 프레임의 일 실시예의 캡슐화된 영역의 개략 확대 평면도.
제 4 (a) 도는 절연층들에 의해 분리된 다수의 도전층들을 도시하는 다층 리드 프레임의 일 실시예에 대한 개략 단면도.
제 4 (b) 도는 본딩 와이어를 갖는 리드 프레임애 결합된 집적회로를 갖는 제 4 (a) 도에 도시한 다층 리드 프레임의 실시예에 대한 개략 단면도.
제 5 도는 유전층을 갖는 다층 리드 프레임의 개략 단면도.
바람직한 실시예에 대한 상세한 설명
먼저 제 2 도를 참조하여 설명하면, 본 발명의 일 실시예를 상술한다. 다층 리드 프레임 (10') 에 대한 이 실시예에는 다수의 긴 리드 (11') 와 복수의 짧은 리드 (111) 가 있다. 긴 리드 (11') 는 리드팁 (12') 을 갖고 짧은 리드 (111) 는 리드 패드 (112) 에서 종단한다. 도시한 실시예에서, 리드 패드는 단지 짧은 리드의 팁이다. 그들은 어떤 적합한 팁 형상도 사용될 수도 있지만 어떤 특별한 형상을 갖지 않는다. 짧은 리드의 팁을 여기서 리드 패드라고 하여 본 명세서에서 긴 리드의 팁 (리드팁이라 함) 과 짧은 리드의 팁 (리드 패드라고 함) 의 구분을 명료하게 한다. 다이 패드 (17') 와 다이 패드 지지 아암 (15') 이 이 특정 실시예에 도시된다. 물론, 대안적 실시예에서, 다이 패드 (17') 와 다이 패드 지지 아암 (15') 은 생략될 수도 있고 집적회로 다이는 다른 주지의 기술을 사용하여 리드 프레임의 중심에 있는 다이 영역에 배치될 수도 있다. 리드팁과 다이 패드 지지 아암 (15') (12') 위에 배치되는 제 1 도전층이 다이 영역을 에워싼다. 제 1 도전층 (118) 은 이것이 리드팁 (12') 을 덮지 않도록 긴 리드 (11') 와 지지 아암 (15') 위에 배치된다. 제 1 도전층 (118) 은 짧은 리드 (111) 의 리드 패드 (112) (보다 다이 패드에 더 가깝게) 내측에 방사상으로 배치되어 (리드 패드를 포하하여) 전체 짧은 리드(112) 를 노출시킨다. 짧은 리드는 인덕턴스를 감소시키고 도전층들은 도전층 (들) 에 접속된 리드 사이의 캐패시턴스를 증가시킨다.
제 2 도전층은 제 1 도전층 (118) 의 상부에 적층되고 제 1 도전층보다 작은 폭을 갖는다. 이러한 적층은 제 1 도전층 (118) 의 내부 돌출부 (118a) 와 외부 돌출부 (118b) 가 노출되도록 배치된다. 내부 돌출부 (118a) 는 이것이 다이 패드 (17') 상에 배치된 집적회로 상의 관련 본딩 패드에 전기적으로 접속되기 위한 적당한 크기로 된다. 외부 돌출부 (118b) 는 관련 짧은 리드 (111) 의 리드 패드 (112) 에 전기적으로 접속될 수도 있도록 하는 크기로 된다. 도시한 실시예에서, 전기 접속부는 와이어 본딩에 의해 만들어질 수 있으므로, 돌출부들은 그들로 종래의 본딩 와이어를 와이어 본딩할 수 있는 적당한 크기로 된다. 예를 들어, 대략 15 밀 보다 큰 돌출부 포기 적당하지만, 어떤 경우 더 작은 돌출부가 구비될 수도 있다. 제 2 도전층 (119) 도 이것을 집적회로 상의 관련 본딩 패드와 관련 짧은 리드 (111) 의 리드 패드 (112) 에 전기적으로 접속할 수 있는 적당한 크기로 된다.
제 2 도에 도시한 특정 실시예는 도전층들 (118, 119) 을 실질적으로 직사각형링으로 도시한다. 그러나, 도전층들 (118, 119) 은 다른 실시예에서 많은 형상과 형태를 가질 수도 있다. 예를 들어, 도전층들 (118, 119) 은 도전층들 (118, 119) 이 다이 패드 (17') 를 에워싸는 육각형, 혹은 타원형 링 혹은 함께 연결된 이산 스트립일 수도 있다. 또한, 도전층들 (118, 119) 은 세그먼트, 반원형 혹은 편자형상등으로 형성될 수도 있다.
리드 패드 (112), 리드팁 (12'), 다이 패드 (17'), 지지 아암 (15'), 및 도전층들 (118, 119) 은 캡슐화 영역 (20') 내에 위치된다. 다층 리드 프레임의 캡슐화 영역 (20') 이 패키지 시 캡슐화된 후, 다층 리드 프레임 (22') 의 여분의 부분은 절단 제거되어 리드 (11', 111) 는 서로 및 지지 아암 (15)으로 부터 분리된다.
제 2 도에 도시한 다층 리드 프레임 실시예의 캡슐화 영역 (20') 의 확대도가 집적회로 다이 (217) 가 다이 패드 (17') 상에 배치된 상태로 제 3 도에 도시된다. 도시된 실시예에서, 다이 (217) 는 상부 표면 둘레 부근에 열로 배치된 본딩 패드 (212) 를 갖는다. 본딩 패드(212) 는 다이 (217) 상의 신호, 전원 및 접지 트레이스를 외계에 전기적으로 연결하기 위해 사용된다. 특히, 도시된 실시예에서, 본딩 와이어 (204) 는 특정 본딩 패드 (212) 를 리드 프레임(10') 상의 관련 리드팁 (12') 에 전기적으로 연결하기 위해 사용된다. 본딩 패드를 리드팁에 전기적으로 접속하기 위해 종래의 와이어 본딩 공정이 사용될 수 있다. 그러나, TAB 본딩과 같은 다른 종래의 전기 접속 기술도 본 발명과 관련하여 사용될 수도 있음은 물론이다.
도시한 실시예에서, 집적회로 다이 (217) 상의 접지에 대응하는 모든 본딩 패드 (212)는 제 1 도전층 (118) 에 접속된다. 즉, 제 1 도전층 (118) 은 실효적으로 접지 평면을 형성한다. 마찬가지로, 다이 (217) 상의 전원에 대응하는 모든 본딩 패드는 제 2 도전층 (119) 에 접속된다. 즉, 제 2 도전층 (119) 은 실효적으로 전원 평면을 형성한다. 그런 다음 본딩 와이어(204) 는 리드 패드 (112) 를 통하여 도전층들 (118, 119) 을 관련 짧은 리드 (111) 에 접속한다. 물론, 접지 및 전원으로의 도전층들 (118, 119) 의 지정은 바뀔 수 있다. 설명한 구조에서는 접지 및 전원 각각으로의 접속을 필요로 하는 다이상의 본딩 패드의 수에 정확하게 대응하는 접지 및 전원 리드의 수에 대한 필요가 없음은 물론이다. 또한, 짧은 리드 (112) 가 평면 도전층들 (118, 119) 에 접속되기 때문에, 대응하는 본딩 패드 (들) (212) 로의 접속은 도전 평면(118 혹은 119) 에 따라 어디에서든지 행해질 수 있다. 즉,전원 및 접지 리드의 위치는 관련 본딩 패드 (212) 의 위치와 정렬하여 대응할 필요가 없다. 예를 들어 제 3 도에 도시한 실시예에서, 짧은 리드 (111a) 의 하나는 리드 프레임의 저부로부터 3 번째 리드이다. 그러나, 가장 가까운 대응 전원 본딩 패드 (212a) 는 다이의 저부로 부터 5 번째이다. 즉 리드 배정은 집적 회로상의 본딩 패드 배정과 무관하게 행해질 수 있다.
다음 제 4 (a) 도를 참조하여 설명하면 제 2 도에 도시한 다층 리드 프레임의 단면도가 도시된다. 도전층들 (118, 119) 은 서로 나란하고 각각 절연층 (120, 121) 에 의해 서로로부터 및 리드 (11', 111) 로 부터 전기적으로 분리된다. 특히, 제 1 도전층 (118) 은 전기 절연 접착층 (120)에 의해 긴 리드 (11') 와 지지 아암 (15') 에 고정된다. 제 2 도전층 (119) 은 절연층(121) 에 의해 제 1 도전층 (118) 에 고정된다. 양면 접착 테이프 혹은 비도전성 에폭시와 같은 적당한 접착 절연재가 절연층 형성을 위해 사용될 수도 있다.
도전층 (118. 119) 은 서로 나란히 형성되고 절연층 (120) 에 의해 분리되므로, 도전층(118, 119) 에 연결된 리드 사이의 캐패시턴스는 증가된다. 이 캐패시턴스는 절연층 (120) 이 또한 유전체라면 더욱 증가될 수 있다. 제 5 도는 유전체 접착제 (122) 를 이용하는 대안적인 실시예를 도시한다.
다이가 실질적인 양의 열을 발생하는 어플리케이션에서, 도전층 (118, 119) 은 또한 열의 분배를 돕도록 사용될 수도 있다. 그런 실시예에서, 양호한 열전도 특성을 갖는 절연 접착제가 절연층 (120, 121) 에 사용될 수도 있다.
설명한 다층 리드 프레임은 반도체 장치 패키징에 사용된다. 처음에, 집적회로 다이(217) 는 리드 프레임의 다이 영역내에 배치되고 이것에 부착되어 종래의 기술을 사용하여 (도시된 실시예에서의 다이 부착 패드) 를 지지한다. 다이 (217)상의 본딩 패드는 와이어 본딩 혹은 다른 적당한 기술에 의해 리드 프레임의 관련 리드 및 적당한 도전층 (118, 119)에 전기적으로 접속된다. 그런다음 도전층 (118, 119) 은 적당한 짧은 리드에 전기적으로 접속된다. 캡슐화 및 절단후, 최종 반도체 장치 패키지가 제조된다. 다층 리드 프레임을 사용하는 반도체는 짧은 리드를 갖는 다층 리드 프레임의 증가된 캐패시턴스와 감소된 인덕턴스에 기인하여 개선된 속도 및 전력 소비를 제공하는 개선된 리드 주파수 응답을 나타낸다. 본 발명은 플라스틱 및 세라믹으로부터 금속 까지의 다양한 캡슐화 재료를 사용하는 듀얼인 라인 핀, 리드 칩 캐리어, 쿼드 플랫 팩 및 핀 그리드 어레이 패키지와 같은, 그러나 이에 한정되지 않는, 모든 형태의 반도체 장치 패키지에 적용된다.
본 발명에 따른 적당한 리드 프레임 제조 방법은 각각 리드팁을 갖는 복수의 긴 리드와 각각 금속 스트립으로부터 리드 패드에 종단하는 복수의 짧은 리드를 형성하는 것을 포함한다. 이것은 에칭 혹은 스탭핑에 의해 행해질 수도 있다. 스템핑이 행해질때, 리드 (11', 111) 는 어닐링될 수도 있다. 어닐링은 형성된 리드 (11', 111) 를 갖는 금속 스트립을 가열하여 강화하거나 리드 (11', 111) 상의 스트레스를 완화한다. 그런 다음 리드팁 (12') 및 리드 패드 (212) 는 더 나은 본딩 표면을 제공하기 위해 도전 코딩으로 플레이트될 수도 있다. 그런 다음 제 1 도전층 (118) 은 절연층 (120) 을 형성하는 절연 접착 테이프를 사용하여 리드팁 (12') 혹은 리드 패드 (212) 를 덮지 않고 긴 리드 (11') 를 가로질러 적소에 부착된다.그런 다음 제 1 도전층(118) 보다 작은 폭을 갖는 제 2 도전층 (119) 이 절연층 (121) 을 형성하는 절연 테이프로 제 1 도전층 (118) 의 상면에 부착된다. 제 2 도전층 (119) 은 제 1 도전층 (118) 의 내부 돌출부(118a) 및 외부 돌출부 (118b) 를 노출시키도록 제 1 도전층 (118) 위에 배치된다. 그런 다음 리드 프레임은 구조 지지를 제공했던 리드 프레임 (22') 의 부분을 제거하여 리드 (11', 111) 를 서로로부터 분리하기 위해 전단 (전형적으로 캡슐화 후에) 될 수도 있다. 대량 생산을 촉진하기 위해, 복수의 리드 프레임이 단일 금속 스트립으로 부터 형성될 수도 있다.
설명한 다층 리드 프레임을 사용하는 반도체 장치를 제조하는 일 실시예에서, 집적회로 다이 (217) 는 다층 리드 프레임상의 중심에 위치한 다이 영역내에 배치된다. 다이 (217) 상의 접지 및 전원 본딩 패드는 적당한 도전층 (118, 119) 에 전기적으로 연결된다. 예를 들면, 제 1 도전층 (118) 이 접지 평면일 때, 접지 본딩 패드 (212) 는 제 1 도전층의 내부 돌출부(118a) 에 와이어 본딩된다. 그런다음 제 1 도전층 (118) 의 외부 돌출부 (118b) 는 짧은 접지 리드의 리드 패드 (112) 에 와이어 본딩된다. 마찬가지로, (이 예에서 전원 평면의 형태를 취하는) 제 2 도전층 (119) 은 짧은 전원 리드 (111) 의 리드 패드 (112) 뿐만 아니라 더 이상의 전원 본딩 패드 (212) 에 전기적으로 연결된다. 리드팁 (12') 은 또한 다이 (217) 의 관련 본딩 패드 (212) 에 전기적으로 연결된다. 그런 다음 캡슐화 영역 (20') 은 종래의 캡슐화 재료로 캡슐화 된다.
본 발명의 여러 실시예를 상술하였지만, 본 발명은 본 발명의 사상과 범위를 벗어남이 없이 기타 많은 특정 형태로 구현될 수도 있다. 특히, 도전 및 절연층은여러 다른 형태 및 재료로 형성될 수 있다. 도전층은 반드시 금속 원소가 아닌 도전재의 어떤 형태일 수 있다. 또한 3 개 이상의 도전층이 전술한 방식으로 적용될 수 있고 혹은 단일 도전층이 본 발명의 특별한 변형으로 구현될 수도 있다. 도전층은 접지 및 전원 지정에 제한될 필요가 없다. 다른 실시예는 도전층이 클럭 신호, 혹은 다른 신호 유형을 전하게 할 수도 있다. 본 발명은 다이를 다양한 리드 및 도전층에 전기적으로 연결하기 위한 본딩 와이어의 사용과 관련하여 주로 설명되었다. 그러나, TAB (Tape Automated Bonding) 과 같은 다른 본딩 기술을 이용하는 혼성 방법이 또한 사용될 수 있다. 미래의 개발이 본 발명의 이점을 또한 용이하게 포함할 수 있음은 물론이다. 그러므로, 본 예들은 제한적이 아닌 예시적인 것으로 해석되어야 하고, 본 발명은 상술한 설명에 제한되지 않고 다음의 특허청구의 범위 내에서 변형될 수도 있다.

Claims (22)

  1. 각각 다이 영역을 면하는 리드팁을 갖는 복수의 긴 리드와, 각각 본딩에 적합한 리드 패드에서 종단하는 복수의 짧은 리드를 포함하고, 상기 리드 패드는 상기 리드팁보다 상기 다이 영역으로 부터 떨어져 있는 복수의 리드,
    상기 리드 패드와 상기 리드팁 사이애 위치되고, 상기 리드팁이 노출되어 상기 리드팁이 와이어 본딩에 의해 상기 다이 영역에 수용된 다이상의 복수의 본딩 패드에 전기적으로 연결되는 제 1 도전층,
    상기 제 1 도전층과 상기 긴 리드 사이에 끼워져 상기 긴 리드를 상기 제 1 도전 층으로 부터 전기적으로 절연시키는 제 1 전기 절연층을 구비하고,
    제 1 조의 상기 짧은 리드는 상기 다이상에 상기 복수의 본딩 패드의 제 1 조의 본딩 패드에 상기 제 1 조의 짧은 리드를 상기 제 1 도전층에 와이어 본딩하고, 상기 제 1 도 전층을 상기 제 1 조의 본딩 패드에 와이어 본딩하는 것에 의해 전기적으로 연결되는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 제 1 도전층상에 위치되고, 상기 제 1 도전층보다 좁은 제 2 도전층,
    상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워져 상기 도전층들을 전기적으로 절연시키는 제 2 전기 절연층으로서, 상기 제 2 도전층과 상기 제 2 전기 절연층은 노출된 내부 및 외부 돌출부가 상기 제 2 도전층을 면하는 상기 제 1 도전층의 표면상에 형성되도록 위치되며, 상기 노출된 돌출부는 와이어 본딩을 수용하기에 적당한 크기로 되는 제 2 전기 절연층을 또한 구비하고,
    제 2 조의 상기 짧은 리드는 상기 다이상에 상기 복수의 본딩 패드의 제 2 조의 본딩 패드에 상기 제 2 조의 짧은 리드를 상기 제 2 도전층에 와이어 본딩하고, 상기 제 2 도 전층을 상기 제 2 조의 본딩 패드에 와이어 본딩하는 것에 의해 전기적으로 연결되는 것을 특징으로 하는 리드 프레임.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 도전층과 상기 제 1 및 제 2 전기 절연층은 링인 것을 특징으로 하는 리드 프레임.
  4. 제 2 항에 있어서, 상기 제 1 및 제 2 도전층과 상기 제 1 및 제 2 전기 절연층은 실질적으로 직사각형 링인 것을 특징으로 하는 리드 프레임.
  5. 제 2 항에 있어서, 상기 제 1 및 제 2 도전층과 상기 제 1 및 제 2 전기 절연층은 실질적으로 타원형 링인 것을 특징으로 하는 리드 프레임.
  6. 제 2 항에 있어서, 상기 제 1 및 제 2 전기 전연층은 각각 상기 제 1 도전층을 상기 리드 프레임에 및 상기 제 1 도전층을 상기 제 2 도전층에 본딩하기 적합한 접착제로 형성되는 것을 특징으로 하는 리드 프레임.
  7. 제 3 항에 있어서, 상기 제 1 및 제 2 도전층과 상기 제 1 및 제 2 전기 절연층은 스트립으로 이루어지는 것을 특징으로 하는 리드 프레임.
  8. 각각 리드팁을 갖는 복수의 긴 리드와, 각각 본딩에 적합한 리드 패드를 갖는 복수의 짧은 리드를 포함하고, 상기 긴 리드의 상기 리드팁은 다이 영역을 면하도록 배치되는 복수의 리드,
    상기 리드 패드와 상기 리드팁 사이에 위치되고, 상기 리드팁이 노출되어 상기 리드팁이 와이어 본딩에 의해 상기 수용된 다이상의 복수의 본딩 패드에 전기적으로 연결되는 제 1 도전층,
    상기 제 1 도전층과 상기 긴 리드 사이에 끼워져 상기 긴 리드를 상기 제 1 도전 층으로부터 전기적으로 절연시키는 제 1 전기 절연층,
    상기 제 1 도전층상에 위치되고, 상기 제 1 도전층보다 좁은 제 2도전층,
    상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워져 상기 도전층들을 전기적으로 절연시키는 제 2 전기 절연층으로서, 상기 제 2 도전층과 상기 제 2 전기 절연층은 노출된 내부 및 외부 돌출부가 상기 제 2 도전층을 면하는 상기 제 1 도전층의 표면상에 형성되도록 위치되는 제 2 전기 절연층을 구비하고,
    상기 제 1 도전층의 내부 돌출부는 상기 다이 영역에 위치한 집적회로의 관련 본딩 패드에 전기적으로 연결되고 제 1 도전층의 상기 외부 돌출부는 관련 리드 패드에 전기적으로 연결되고 제 2 도전층은 상기 다이 영역에 위치한 상기 집적회로의 관련 리드 패드 및 관련 본딩 패드에 전기적으로 연결되는 것을 특징으로 하는 리드 프레임.
  9. 제 8 항에 있어서. 상기 제 2 전기 절연 접착층은 유전체인 것을 특징으로 하는 리드 프레임.
  10. 제 8 항에 있어서, 상기 제 1 도전층과 상기 제 2 도전층 사이에 위치되고 상기 제 2 절연 접착층에 의해 분리되는 상기 제 2 도전층 형태로 형상된 유전층을 또한 구비하는 것을 특징으로 하는 리드 프레임.
  11. 제 8항에 있어서, 제 3 도전층과 제 3 전기 절연층을 또한 구비하고, 상기 제 3 도전층은 상기 제 2 도전층으로부터 계단화 되는 것을 특징으로 하는 리드 프레임.
  12. 청구항 제 2 기재의 리드 프레임,
    상기 다이 영역에 위치되고, 복수의 본딩 패드를 갖는 집적회로,
    선택된 집적회로 본딩 패드를 상기 리드 프레임의 관련 긴 리드에 전기적으로 연결하고 상기 제 1 및 제 2 도전층을 관련 짧은 리드와 관련 본딩 패드에 전기적으로 연결하는 다수의 본딩 와이어,
    상기 집적회로, 상기 본딩 와이어 및 상기 리드 프레임의 적어도 부분을 캡슐화하는 캡슐화 재료를 포함하는 것을 특징으로 하는 패키지된 반도체.
  13. 제 12 항에 있어서,
    상기 다이 영역에 위치한 다이 패드,
    상기 다이 패드를 지지하는 복수의 다이 패드 지지 아암을 또한 구비하고 상기 집적회로는 상기 다이 패드에 부착되는 것을 특징으로 하는 다층 반도체.
  14. 제 12 항에 있어서, 상기 다층 반도체는 쿼드 플랫 패키지로 구성되는 것을 특징으로 하는 다층 반도체.
  15. 제 12 항에 있어서, 상기 다층 반도체는 듀얼인 라인 패키지로 구성되는 것을 특징으로 하는 다층 반도체.
  16. 제 12 항에 있어서, 상기 다층 반도체는 리드 칩 캐리어 패키지로 구성되는 것을 특징으로 하는 다층 반도체.
  17. 제 12 항에 있어서, 상기 다층 반도체는 핀 그리드 어레이 패키지로 구성되는 것을 특징으로 하는 다층 반도체.
  18. 제 12 항에 있어서, 상기 캡슐화 재료는 플라스틱인 것을 특징으로 하는 다층 반도체.
  19. 제 12 항에 있어서, 상기 캡슐화 재료는 세라믹인 것을 특징으로 하는 다층 반도체.
  20. 금속 스트립으로부터 리드 프레임을 형성하는 방법에 있어서,
    상기 금속 스트립의 복수의 리드로서, 상기 리드는 다이 영역을 에워싸도록 배치되고 각각 리드팁을 갖는 복수의 긴 리드 및 각각 상기 금속 스트립으로부터 본딩에 적합한 리드 패드에 종단하는 복수의 짧은 리드를 포함하고, 상기 짧은 리드의 리드 패드는 상기 긴 리드의 리드 패드 보다 상기 다이 영역으로부터 떨어져 위치되는 복수의 리드를 형성하는 단계,
    절연 접착제를 사용하여 제 1 도전층을 상기 긴 리드에 상기 제 1 도전층이 상기 다이 영역과 상기 짧은 리드의 리드 패드 사이에 위치되고 상기 리드로부터 전기적으로 절연되도록 부착하는 단계,
    절연 접착제를 사용하여 제 2 도전층을 상기 제 1 도전층에 노출된 내부 돌출부 및 노출된 외부 돌출부가 상기 제 1 도전층상에 형성되고, 상기 제 2 도전층이 제 1 전기 절연층으로부터 전기적으로 절연되도록 부착하는 단계를 구비하고,
    상기 내부 및 외부 돌출부는 전기 접속 수단이 그에 결합되도록 적당한 크기로되어 상기 도전층들을 상기 짧은 리드와 상기 다이 영역에 위치된 다이에 전기적으로 연결하는 것을 특징으로 하는 금속 스트립으로부터 리드 프레임을 형성하는 방법.
  21. 제 20 항에 있어서, 상기 리드 형성 단계는 복수의 다이 패드 지지 아암에 의해 지지된 다이 패드를 또한 형성하는 것을 특징으로 하는 다층 리드 프레임 제조 방법.
  22. 청구항 제 20 항 기재의 방법을 사용하여 리드 프레임을 형성하는 단계,
    집적회로를 상기 다이 영역에 부착하는 단계,
    상기 리드 프레임의 각각의 리드팁을 상기 집적회로상의 복수의 대응 본딩 패드에 전기적으로 연결하는 단계,
    제 1 조의 상기 짧은 리드의 리드 패드를 상기 제 1 도전층의 상기 외부 돌출부에 전기적으로 연결하는 단계,
    상기 제 1 도전층의 내부 돌출부를 상기 집적회로상의 제 1 조의 본딩 패드에 전기적으로 연결하는 단계,
    제 2 조의 리드 패드를 상기 제 2 도전층에 전기적으로 연결하는 단계,
    제 2 조의 본딩 패드를 상기 제 2 도전층에 전기적으로 연결하는 단계,
    상기 리드 프레임과 상기 집적회로를 캡슐화 재료로부터 상기 복수의 리드의 단부만이 상기 리브팁을 대향하고 상기 리드 패드는 상기 캡슐화 재료로부터 돌출하도록 캡슐화하는 단계를 구비함을 특징으로 하는 반도체 제조 방법.
KR1019960702084A 1994-08-23 1995-08-23 계층화된 도전 평면을 갖는 리드 프레임 KR100328143B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/294,323 1994-08-23
US08/294,323 US5498901A (en) 1994-08-23 1994-08-23 Lead frame having layered conductive planes
US08/294323 1994-08-23
PCT/US1995/010785 WO1996007198A2 (en) 1994-08-23 1995-08-23 A lead frame having layered conductive planes

Publications (2)

Publication Number Publication Date
KR960706194A KR960706194A (ko) 1996-11-08
KR100328143B1 true KR100328143B1 (ko) 2002-06-26

Family

ID=23132913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960702084A KR100328143B1 (ko) 1994-08-23 1995-08-23 계층화된 도전 평면을 갖는 리드 프레임

Country Status (5)

Country Link
US (1) US5498901A (ko)
EP (1) EP0730781B1 (ko)
KR (1) KR100328143B1 (ko)
DE (1) DE69528960T2 (ko)
WO (1) WO1996007198A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871553B1 (ko) * 2015-11-24 2018-06-27 앰코테크놀로지코리아(주) 반도체 디바이스

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
US6297544B1 (en) * 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6130459A (en) * 1998-03-10 2000-10-10 Oryx Technology Corporation Over-voltage protection device for integrated circuits
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6229202B1 (en) 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
TW437024B (en) 2000-01-20 2001-05-28 Advanced Semiconductor Eng Ball grid array semiconductor package and its substrate
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6429536B1 (en) * 2000-07-12 2002-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6833611B2 (en) * 2000-07-12 2004-12-21 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6538313B1 (en) 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
US6686651B1 (en) * 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits
JP3998647B2 (ja) * 2004-02-12 2007-10-31 株式会社東芝 半導体チップおよび半導体チップのテスト方法
DE102005012642A1 (de) * 2005-03-18 2006-10-05 Dirks, Christian, Prof. Energiespeicher zur Stützung der Versorgungsspannung einer integrierten Schaltung
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
TWI381507B (zh) * 2009-09-18 2013-01-01 I Chiun Precision Ind Co Ltd Manufacturing method of lead frame
WO2016031206A1 (ja) 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JP2587805B2 (ja) * 1987-10-19 1997-03-05 新光電気工業株式会社 半導体装置
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
JPH0485836A (ja) * 1990-07-26 1992-03-18 Hitachi Ltd 半導体装置
US5194695A (en) * 1990-11-02 1993-03-16 Ak Technology, Inc. Thermoplastic semiconductor package
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH06120408A (ja) * 1992-10-02 1994-04-28 Ricoh Co Ltd 半導体集積装置用リードフレーム
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871553B1 (ko) * 2015-11-24 2018-06-27 앰코테크놀로지코리아(주) 반도체 디바이스

Also Published As

Publication number Publication date
DE69528960D1 (de) 2003-01-09
EP0730781B1 (en) 2002-11-27
DE69528960T2 (de) 2003-07-03
WO1996007198A3 (en) 1996-10-24
WO1996007198A2 (en) 1996-03-07
US5498901A (en) 1996-03-12
EP0730781A1 (en) 1996-09-11
KR960706194A (ko) 1996-11-08

Similar Documents

Publication Publication Date Title
KR100328143B1 (ko) 계층화된 도전 평면을 갖는 리드 프레임
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6054754A (en) Multi-capacitance lead frame decoupling device
US4796078A (en) Peripheral/area wire bonding technique
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5563446A (en) Surface mount peripheral leaded and ball grid array package
US5332864A (en) Integrated circuit package having an interposer
US6114756A (en) Interdigitated capacitor design for integrated circuit leadframes
USRE35496E (en) Semiconductor device and method of producing the same
KR940007649B1 (ko) 반도체 패키지
US5067005A (en) Semiconductor device
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH05326735A (ja) 半導体装置及びその製造方法
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
US10707153B2 (en) Semiconductor device having die pad
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JPH0645504A (ja) 半導体装置
JPH01137660A (ja) 半導体装置
KR19980078349A (ko) 반도체 패키지 및 그 제조방법
JPH06244313A (ja) 半導体パッケージ及び実装方法
JP3041849B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 14

EXPY Expiration of term