JPH0485836A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0485836A
JPH0485836A JP19846190A JP19846190A JPH0485836A JP H0485836 A JPH0485836 A JP H0485836A JP 19846190 A JP19846190 A JP 19846190A JP 19846190 A JP19846190 A JP 19846190A JP H0485836 A JPH0485836 A JP H0485836A
Authority
JP
Japan
Prior art keywords
power supply
inner lead
metal plate
bonding
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19846190A
Other languages
English (en)
Inventor
Hiromichi Suzuki
博通 鈴木
Hajime Hasebe
一 長谷部
Tokuji Toida
戸井田 徳次
Jun Nitta
新田 潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP19846190A priority Critical patent/JPH0485836A/ja
Publication of JPH0485836A publication Critical patent/JPH0485836A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、半導体ペレットの
外部端子(ポンディングパッド)、インナーリードの夫
々をワイヤで接続する半導体装置に適用して有効な技術
に関するものである。
〔従来の技術〕
ゲートアレイ、マイクロプロセッサ等の回路システムを
搭載した半導体ペレットを封止する樹脂封止型半導体装
置は、前記回路システムの高集積化に伴い、多ピン化(
多端子化)の傾向にある。通常、樹脂封止型半導体装置
は、半導体ペレットの外部端子、インナーリードの夫々
をボンディングワイヤで接続し、この半導体ペレット及
びインナーリートを樹脂で気密封止する。アウターリー
ドは、インナーリードに一体に接続され、樹脂の外部に
延在する。この種の樹脂封止型半導体装置は、半導体ペ
レット自体の大型化、前述の多ビン化等に基づき、外径
サイズ(パッケージサイズ)が大型化し、リードが細長
くなる。このような技術動向にある樹脂封止型半導体装
置は、リードの自己インダクタンス成分が増大し、ノイ
ズが緩和されないので、電気的特性の劣化を生じる。特
にノイズが問題となるのは、回路システムで使用される
基準電源(例えば接地電位0[V])、動作電源(例え
ば電源電位5 [V])等の電源である。また、樹脂封
止型半導体装置は、リードが細長くなると、半導体チッ
プに搭載された回路システムの動作で発生する熱の放出
経路において、熱抵抗が増大するので、放熱特性が劣化
する。
前述の問題点を解決するには、第5図(断面図)及び第
6図(平面図)に示すように、樹脂封止型半導体装置1
のインナーリード3B下に電源用金属板21を設けるこ
とが有効である。インナーリード3Bの一端側はタブ3
A上に接着層4を介在して搭載された半導体ペレット2
の外部端子2Bにボンディングワイヤ5で接続される。
インナーリード3Bの他端側はアウターリード3Cに一
体に構成され電気的に接続される。前記タブ3Aはタブ
吊りリード3Dで支持される。前記電源用金属板21は
インナーリード3Bのボンディングワイヤ5との接続面
の裏面側に絶縁性樹脂テープ22を介在して固着される
。絶縁性樹脂テープ22は例えばその両面に接着性を備
えたポリイミド系樹脂フィルムで形成される。電源用金
属板21は、インナーリード3Bが配置される面積にほ
ぼ対応する広い面積で構成され、インナーリード3B及
びアウターリード3Cと別の金属材料で構成される。電
源用金属板21は、半導体ペレット2側の一端側におい
て、半導体ペレット2の電源用外部端子2Bに接続され
る。この接続はボンディングワイヤ5を介して行われる
。電源用金属板21の半導体ペレット2側の一端側は、
半導体ペレット2の電源用外部端子2Bに対応した位置
において、周囲のインナーリード3Bの先端に比べて突
呂した形状でボンディング領域が構成される。つまり、
ボンディングの際に、ボンディング装置のボンディング
ツールとインナーリード3Bとの接触を回避できるルー
ルで構成される。また、電源用金属板21は、アウター
リード3C側の他端において、電源が印加されるインナ
ーリート3Bに接続される。この接続は同様にボンディ
ングワイヤ5を介して行われる。電源が印加されるイン
ナーリード3Bは、アウターリード3C側において、他
の信号が印加されるインナーリード3Bに対して短い形
状で形成される。つまり、同様に、ボンディングの際に
ボンディング装置のボンディングツールとインナーリー
ド3Bとの接触を回避できるルールで構成される。前記
半導体ペレット2、タブ3A、インナーリード3B及び
電源用金属板21は樹脂8で気密封止される。
なお、この種の電源用金属板を有する樹脂封止型半導体
装置については、例えば、日経マイクロデバイス、19
89年、6月号、第103頁乃至第109頁に記載され
る。
〔発明が解決しようとする課題〕
本発明者は、前述の樹脂封止型半導体装置の開発に先き
立ち、下記の問題点を見出した。
(1)前述の樹脂封止型半導体装置lは、インナーリー
ド3Bのボンディングワイヤ5との接続部下に絶縁性樹
脂テープ22を介在して電源用金属板21が設けられる
。前記絶縁性樹脂テープ22はインナーリード3B、電
源用金属板21の夫々に比べて柔軟性が高い。このため
、インナーリード3Bにボンディングワイヤ5をボンデ
ィングする際に。
ボンディング圧力が絶縁性樹脂テープ22で吸収され、
ボンダビリティが低下するので、樹脂封止型半導体装[
1のボンディング不良が多発する。
(2)前述の樹脂封止型半導体装置1はそれに搭載する
半導体ペレット2の品種が変ると電源を印加するインナ
ーリード3Bの位置が変更される。
この場合、電源用金属板21は半導体ペレット2の電源
用外部端子2Bと接続される領域が突出した形状で構成
され、又電源が印加されるインナーリード3Bは短い形
状で構成されるので、電源用金属板21.リードフレー
ムの夫々が電源の位置に合せて新しく開発する必要が生
じる。このため、半導体ペレット2の開発毎にリードフ
レーム及び電源用金属板21を開発する必要があるので
、樹脂封止型半導体装置1の開発コストが増大する。
本発明の目的は、電源用金属板を有する半導体装置にお
いて、ボンディング不良を低減することが可能な技術を
提供することにある。
本発明の他の目的は、電源用金属板を有する半導体装置
において、開発コストを低減することが可能な技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(1)半導体ペレットの外部端子、インナーリードの夫
々をワイヤで接続する半導体装置において、前記インナ
ーリードのうち、電源が印加されるインナーリードのワ
イヤとの接続面に、前記ワイヤとのボンディング領域を
除く領域に対向する位置に配置され、かつインナーリー
ドのワイヤに接続される側の一端、インナーリードのア
ウターリードと接続される側の他端の夫々にウェルド接
合された電源用金属板を構成する。
(2)前記手段(1)の電源用金属板は電源が印加され
る複数のインナーリード毎に配置され、この複数のイン
ナーリード毎に配置された電源用金属板の夫々は実質的
に同一形状で構成される。
〔作  用〕
上述した手段(1)によれば、前記電源が印加されるイ
ンナーリード、電源用金属板の夫々をワイヤの接続に変
えてウェルド接合(溶接)で接続し、この両者間のワイ
ヤでの接続に基づくボンダビリティの発生要因を廃止で
きると共に、前記電源が印加されるインナーリードのボ
ンディング領域下或はその周囲下に電源用金属板との接
続部や電源用金属板と絶縁分離を行う柔軟性を有する絶
縁性樹脂テープの存在を廃止したので、このインナーリ
ード、ワイヤの夫々のボンダビリティを向上し、ボンデ
ィング不良を低減できる。また、前記電源が印加される
インナーリード、電源用金属板の夫々をワイヤの接続に
変えてウェルド接合で接続し、ボンディングの際にボン
ディングツールとの接触を防止するために行われるイン
ナーリードの形状の変更を廃止したので、電源用金属板
の形状の変更によってのみ異なる品種の半導体ペレット
を搭載できる(電源が印加されるインナーリードの位置
が変更しても電源用金属板の形状の変更によって対応で
きる)。この結果、半導体ペレットの製品開発に伴い品
種が変更されても、インナーリードの形状を変更した新
しいリードフレームを開発することがなくなり、現存の
リードフレームを使用できるので、半導体装置の開発コ
ストを低減できる。
上述した手段(2)によれば、前記手段(1)の効果の
他に、1種類又は少ない数種類の電源用金属板を予じめ
用意するだけで、半導体ペレットの製品開発に伴い品種
が変更されても、インナーリードの形状を変更した新し
いリードフレーム、及び電源用金属板の形状を変更した
新しい電源用金属板を開発することがなくなり、現存の
リードフレーム、及び電源用金属板を使用できるので、
半導体装置の開発コストをより低減できる。
以下、本発明の構成について、QFPp造を採用する樹
脂封止型半導体装置に本発明を適用した一実施例を用い
て説明する。
なお、実施例を説明するための全図において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
〔発明の実施例〕
(実施例 I) 本発明の実施例IであるQFP構造を採用する樹脂封止
型半導体装置の構成を第1図(断面図)及び第2図(平
面図)で示す。
第1図及び第2図に示すように、QFP構造を採用する
樹脂封止型半導体装直重はタブ3A上に接着層4を介在
して半導体ペレット2を搭載する。
半導体ペレット2の外部端子2Bはボンディングワイヤ
5を介してインナーリード3Bの一端側に電気的に接続
される。前記半導体ペレット2、タブ3A、インナーリ
ード3B及びボンディングワイヤ5は樹脂8で気密封止
される。
前記半導体ペレット2は単結晶珪素基板2Aを主体とし
て構成される。単結晶珪素基板2Aの素子形成面(第1
図中上側表面)には図示しないが回路システムを形成す
る半導体素子が構成される。
単結晶珪素基板2Aの素子形成面上には前記外部端子2
Bが配列される。外部端子2Bは前記半導体素子間を電
気的に接続する配線例えばアルミニウム合金配線と同一
導電層で形成される。前記半導体素子上、前記配線の上
下、前記外部端子2B上等にはパッシベーション膜2C
が設けられる。
前記半導体ペレット2、タブ3Aの夫々を固着する接着
層4は例えばAgペースト層又はAu−5i共品合金層
を使用する。
前記半導体ペレット2の外部端子2B、インナーリード
3Bの一端側の夫々を接続するボンディングワイヤ5は
例えばAuワイヤ、Aflワイヤ、Cuワイヤ等を使用
する。ボンディングワイヤ5は例えば熱圧着に超音波振
動を併用したボンディング法でボンディングされる。
前記インナーリード3Bの他端側は前記アウターリード
3Cに一体に(電気的に)接続される。また、タブ3A
はタブ吊りリード3Dで支持される。
前記タブ3A、インナーリード3B、アウターリード3
C、タブ吊りリード3Dの夫々は同一のリードフレーム
3から切断及び成型される。第1図及び第2図に示すタ
ブ3A、インナーリード3B、アウターリード3C、タ
ブ吊りリード3Dの夫々は切断及び成型された後の形状
である。リードフレーム3は例えばFe−Ni合金(例
えば42[%コのNi含有)、Cu系合金等で形成され
る。
前記インナーリード3Bのうち、電源が印加されるイン
ナーリード3Bには電源用金属板7が設けられる。電源
用金属板7は、電源が印加されたインナーリード3Bの
ボンディングワイヤ5が接続される領域を除き、この領
域の表面に対向する位置(第1図中インナーリード3B
の上部)に配置される。電源用金属板7は、電源が印加
されるインナーリード3B上及びその周囲の他の信号が
印加されるインナーリード3B上を含む、インナーリー
ド3Bが配置された広い領域に配置される。
電源用金属板7は、半導体ベレット2側の一端側におい
で、他の領域よりも突出した形状で構成され、電源が印
加されるインナーリード3Bの一端側に接続される(第
2図中、−点鎖線で囲まれた領域)。この接続はウェル
ド接合つまり電気的及び機械的接合で行われる。同様に
、電源用金属板7は、アウターリード3B側の他端側に
おいて、他の領域よりも突出した形状で構成され、前記
電源が印加されるインナーリード3Bの他端側に接続さ
れる。この接続は同様にウェルド接合で行われる。
前記電源用金属板7は、インナーリード3B上に絶縁性
樹脂テープ(粘着テープ)6を介在し、インナーリード
3Bから若干前れた位置に対向して配置される。電源用
金属板7は、基本的に導電性を有する金属材料であれば
よいが、本実施例では接合性を高め、線膨張係数を合せ
る等の目的がらり−ドフレーム3と同一材料で形成する
この電源用金属板7は、電源が印加されるインナーリー
ド3Bに電気的に並列に接続され、このインナーリード
3Bの自己インダクタンスを低減し、電源ノイズを緩和
できる。電源としては例えば回路システムで使用される
基準電源(例えば接地電位0[V])、動作電源(例え
ば電源電位5[V])等である。また、電源用金属板7
は、インナーリード3Bの熱の放出経路での熱抵抗を低
減し、放熱特性を向上できる。熱は、半導体ペレット2
に搭載された回路システムの動作で発生し、ボンディン
グワイヤ5、インナーリート3B、アウターリード3C
の夫々を主体に介在して外部に放出される。
また、本実施例において、電源用金属板7は、第2図中
右側、左側の夫々に2分割され、基準電源、動作電源の
夫々に或は入力段回路用の基準電源、出力段回路用の基
準電源の夫々に印加される。
本発明は、この電源用金属板7の分割は要旨を変更する
ものではなく、電源用金属板7を分割しないで一体に(
リング形状に)構成してもよいし2,3分割、4分割等
前記以外の複数個に分割してもよい。
また、電源用金属板7、インナーリード3Bの夫々のウ
ェルド接合はマイクロ波溶接、点溶接、ろう接等、いず
れの溶接法で行ってもよい。すなわち、電源用金属板7
、インナーリード3の夫々の接続においては基本的にボ
ンディングワイヤ5で行わない。
前記絶縁性樹脂テープ6は例えば両面に粘着性を有する
ポリイミド系樹脂フィルムを使用する。
前記樹脂8は前述の半導体ペレット2等の他にインナー
リード3B上に配置された前述の電源用金属板7も含め
て気密封止される。樹脂8は、周知のトランスファモー
ルド技術で形成され、例えばフェノール硬化型エポキシ
系樹脂を使用する。
このように、半導体ペレット2の外部端子2B、インナ
ーリード3Bの夫々をボンディングワイヤ5で接続する
樹脂封止型半導体装[1において。
前記インナーリード3Bのうち、電源が印加されるイン
ナーリード3Bのボンディングワイヤ5との接続面に、
前記ボンディングワイヤ5とのボンディング領域を除く
領域に対向する位置に配置され、かつインナーリード3
Bのボンディングワイヤ5に接続される側の一端、イン
ナーリード3Bのアウターリード3Cと接続される側の
他端の夫々にウェルド接合された電源用金属板7を構成
する。この構成により、前記電源が印加されるインナー
リード3B、電源用金属板7の夫々をボンディングワイ
ヤ5の接続に変えてウェルド接合で接続し、この両者間
のボンディングワイヤ5での接続に基づくボンダビリテ
ィの発生要因を廃止できると共に、前記電源が印加され
るインナーリード3Bのボンディング領域下或はその周
囲下に電源用金属板7との接続部や電源用金属板7と絶
縁分離を行う柔軟性を有する絶縁性樹脂テープ6の存在
を廃止したので、このインナーリード3B、ボンディン
グワイヤ5の夫々のボンディングの際の圧力を確保して
ボンダビリティを向上し、ボンディング不良を低減でき
る。また、前記電源が印加されるインナーリード3B、
電源用金属板7の夫々をボンディングワイヤ5の接続に
変えてウェルド接合で接続し、ボンディングの際にボン
ディングツールとの接触を防止するために行われるイン
ナーリード3Bの形状の変更を廃止したので、電源用金
属板7の形状(接続する領域に形成される突出形状)の
変更によってのみ異なる品種の半導体ペレット2を搭載
できる(電源が印加されるインナーリード3Bの位置が
変更しても電源用金属板7の形状の変更によって対応で
きる)。この結果、半導体ペレット2の製品開発に伴い
品種が変更されても、インナーリード3Bの形状を変更
した新しいリードフレーム3を開発することがなくなり
、現存のリードフレーム3を使用できるので、樹脂封止
型半導体装Wt1の開発コストを低減できる。
(実施例■) 本実施例■は、インナーリード毎に電源用金属板を構成
し、樹脂封止型半導体装置の開発コストをより低減した
、本発明の第2実施例である。
本発明の実施例■であるQFP構造を採用する樹脂封止
型半導体装置の構成を第3図(平面図)で示す。
第3図に示すように、本実施例■のQFP構造を採用す
る樹脂封止型半導体装置1は電源が印加されるインナー
リード3B毎に電源用金属板7を設ける。電源用金属板
7は、前記実施例Iと実質的に同様に、電源が印加され
るインナーリード3Bに対向した位置に配置され、イン
ナーリード3Bの一端側、他端側の夫々にウェルド接合
される。
この電源用金属板7はインナーリード3Bと実質的に同
−幅寸法又はそれに近い幅寸法で構成される。また、電
源用金属板7は、他の電源用金属板7に対して実質的に
同一形状で構成され、電源が印加されるインナーリード
3Bの位置の変更があっても同一のものを使用できる。
このように、樹脂封止型半導体装W1において、電源用
金属板7を電源が印加される複数のインナーリード3B
毎に配置し、この複数のインナーリード3B毎に配置さ
れた電源用金属板7の夫々を実質的に同一形状で構成す
る。この構成により、前記実施例Iの効果の他に、1種
類又は少ない数種類の電源用金属板7を予じめ用意する
だけで。
半導体ペレット2の製品開発に伴い品種が変更されでも
、インナーリード3Bの形状を変更した新しいリードフ
レーム3、及び電源用金属板7の形状を変更した新しい
電源用金属板7を開発することがなくなり、現存のリー
ドフレーム3、及び電源用金属板7を使用できるので、
樹脂封止型半導体装置1の開発コストをより低減できる
(実施例■) 本実施例■は、インナーリードの自己インダクタンスを
より低減し、樹脂封止型半導体装置の電気的特性をより
向上した、本発明の第3実施例である。
本発明の実施例■であるQFP構造を採用する樹脂封止
型半導体装置の構成を第4図(平面図)で示す。
第4図に示すように、本実施例mのQFP構造を採用す
る樹脂封止型半導体装置1は電源が印加されるインナー
リード3B上に電源用金属板7、電源用金属板17の夫
々を順次積層した2層構造で構成される。電源用金属板
17は、電源用金属板7と同様に、絶縁性樹脂テープ1
6を介在して配置さ九、電源用金属板7にウェルド接合
される。
このように、樹脂封止型半導体装IEIにおいて、電源
が印加されるインナーリード3Bに2M構造の電源用金
属板7及び電源用金属板17を構成する。
この構成により、前記電源が印加されるインナーリード
3Bの自己インダクタンスをより低減できるので、樹脂
封止型半導体装N1の電気的特性を向上できる。また、
樹脂封止型半導体装置1の放熱効率を向上できる。
以上1本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変更し得ることは勿論である。
例えば、本発明は、5OJliI造、DIP構造、ZI
P構造等のいずれの樹脂封止型半導体装置にも適用でき
、又セラミック封止型半導体装置にも適用できる。
〔発明の効果〕
本願において開示された発明のうち、代表的なものの効
果を簡単に説明すれば、下記のとおりである。
半導体ペレットの外部端子、インナーリードの夫々をワ
イヤで接続し、前記インナーリードに電源用金属板を構
成する半導体装置において、ボンディング不良を低減で
きる。
また、前記半導体装置の開発コストを低減できる。
【図面の簡単な説明】
第1図は、本発明の実施例IであるQFP構造を採用す
る樹脂封止型半導体装置の構成を示す断面図、 第2図は、前記樹脂封止型半導体装置の平面図、第3図
は、本発明の実施例■であるQFP構造を採用する樹脂
封止型半導体装置の平面図、第4図は、本発明の実施例
■であるQFP構造を採用する樹脂封止型半導体装置の
断面図、第5図は、従来の樹脂封止型半導体装置の断面
図、 第6図は、前記樹脂封止型半導体装置の平面図である。 図中、1・・・樹脂封止型半導体装置、2・・・半導体
ペレット、3・・・リードフレーム、3B・・・インナ
ーリード、3C・・・アウターリード、5・・・ボンデ
ィングワイヤ、6,16・・・絶縁性樹脂テープ、7,
17・・電源用金属板、8・・・樹脂封止部である。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットの外部端子、インナーリードの夫々
    をワイヤで接続する半導体装置において、前記インナー
    リードのうち、電源が印加されるインナーリードのワイ
    ヤとの接続面に、前記ワイヤとのボンディング領域を除
    く領域に対向する位置に配置され、かつインナーリード
    のワイヤに接続される側の一端、インナーリードのアウ
    ターリードと接続される側の他端の夫々にウエルド接合
    された電源用金属板を構成したことを特徴とする半導体
    装置。 2、前記電源用金属板は電源が印加される複数のインナ
    ーリード毎に配置され、この複数のインナーリード毎に
    配置された電源用金属板の夫々は実質的に同一形状で構
    成されることを特徴とする請求項1に記載の半導体装置
JP19846190A 1990-07-26 1990-07-26 半導体装置 Pending JPH0485836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19846190A JPH0485836A (ja) 1990-07-26 1990-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19846190A JPH0485836A (ja) 1990-07-26 1990-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0485836A true JPH0485836A (ja) 1992-03-18

Family

ID=16391493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19846190A Pending JPH0485836A (ja) 1990-07-26 1990-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0485836A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996007198A3 (en) * 1994-08-23 1996-10-24 Nat Semiconductor Corp A lead frame having layered conductive planes
US6064863A (en) * 1996-11-18 2000-05-16 Nec Corporation Constitution of protrusible external and fixed internal antenna for radio portable remote terminal device
US7760098B2 (en) 2004-11-30 2010-07-20 Panasonic Corporation Portable terminal
WO2023162235A1 (ja) * 2022-02-28 2023-08-31 株式会社安川電機 金属線の接合方法、金属線の接合システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996007198A3 (en) * 1994-08-23 1996-10-24 Nat Semiconductor Corp A lead frame having layered conductive planes
US6064863A (en) * 1996-11-18 2000-05-16 Nec Corporation Constitution of protrusible external and fixed internal antenna for radio portable remote terminal device
US7760098B2 (en) 2004-11-30 2010-07-20 Panasonic Corporation Portable terminal
WO2023162235A1 (ja) * 2022-02-28 2023-08-31 株式会社安川電機 金属線の接合方法、金属線の接合システム

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
KR100361725B1 (ko) 멀티-다이반도체다이어셈블리및그제조방법
US6787889B2 (en) Multilevel leadframe for a packaged integrated circuit and method of fabrication
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
JPH05109975A (ja) 樹脂封止型半導体装置
JPH077121A (ja) 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
JPH02285646A (ja) 半導体装置
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US5796162A (en) Frames locking method for packaging semiconductor chip
JP2983620B2 (ja) 半導体装置及びその製造方法
JPS5992556A (ja) 半導体装置
JPH0485836A (ja) 半導体装置
JPH03132063A (ja) リードフレーム
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JPH0437050A (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JPH03163858A (ja) 樹脂封止型半導体装置
JPH02164056A (ja) 半導体装置
JP2663860B2 (ja) 樹脂封止型半導体装置
JPH05152495A (ja) 半導体装置
JPH05283445A (ja) 樹脂封止型半導体装置
JPH04306855A (ja) 樹脂封止型半導体装置及びその形成方法