JPH03132063A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH03132063A
JPH03132063A JP27114389A JP27114389A JPH03132063A JP H03132063 A JPH03132063 A JP H03132063A JP 27114389 A JP27114389 A JP 27114389A JP 27114389 A JP27114389 A JP 27114389A JP H03132063 A JPH03132063 A JP H03132063A
Authority
JP
Japan
Prior art keywords
plane
power supply
lead
semiconductor element
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27114389A
Other languages
English (en)
Inventor
Hiroyuki Sato
浩之 佐藤
Yutaka Yagi
八木 ▲ひろし▼
Kenichi Kubozono
久保薗 健一
Masahiro Fuse
正弘 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP27114389A priority Critical patent/JPH03132063A/ja
Publication of JPH03132063A publication Critical patent/JPH03132063A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、半導体素子のプラスチックパッケージに用い
て好適なリードフレームに関し、特に多数のピンを備え
た半導体素子の組立用リードフレームに関するものであ
る。
[従来の技術] 現在、半導体素子のパッケージはプラスチックパッケー
ジが主流となってきている。これは半導体素子のパッシ
ベーション技術が発達したことと、封止用樹脂の改良が
進んだこととにより、プラスチックパッケージ化が普及
し、低価格化をもたらしたことによる。第8図に示すよ
うにこのプラスチックパッケージは、半導体素子101
をダイパッド102に搭載し、かつ半導体素子101か
らインナーリード103へワイヤボンディング104さ
ね プラスチック106により封止したものである。
しかし、プラスチックパッケージにおいては、高速性、
放熱性などの改善が難しく、このため高速・多ピンデバ
イス向けのパッケージは、主に第9図のセラミックPG
A(pin  grid  arrey)がこれまで使
われている。このセラミックパッケージは半導体素子1
01をタイプくラド102上に搭載すると共に、半導体
素子101からインナーリード103ヘワイヤボンデイ
ング104され、 セラミック105により封止したも
のである。
しかしながら、このセラミックパッケージは高速性、放
熱性には優れているが、反面、ブラスツチクパッケージ
に比べて非常に高価であり、このため用途が限定されて
しまう。
ところで、半導体装置の組立用部材として用いられるリ
ードフレームとしては、第10図に示すような平面形状
をしており、半導体素子を取り付けるためのダイパッド
102と、その周辺に配設され上記半導体素子との結線
を行うためのインナーリード103と、このインナーリ
ード103に連続するアウターリード107とを備えて
いる。
そして、この様なリードフレームは、通常、 42合金
、銅系合金等の導電性にすぐ札 しかも強度が高い金属
板をフォトエツチング法やスタンピング法などにより、
上記ダイパッド102、インナーリード103及びアウ
ターリード107を−・体に有する形状に加工すること
により製造される。
しかしこのタイプは放熱性が悪く、消費電力は最大0.
6Wクラスである。
一方、近年半導体素子の高機能・高集積化により、入出
力(I 10)端子の数が増加するとともに、半導体素
子のサイズが増大しているが、一方では、電子機器の小
型化及び軽量化への要求が強く、そのために半導体用パ
ッケージのより一層の小型化ならびに同一サイズ内での
多ピン化が進行している。このために、 リードフレー
ムに対しても加工サイズの微細化が求められている。
しかしながら、フォトエツチング法及びスタンピング法
による加工には限界が存在し、微小ピッチの加工が無制
限にできるというわけではない。
現在のフォトエツチング法の技術では板厚の80%程度
の幅が、またスタンピング法では当該板厚程度の幅がそ
れぞれスリット加工の限界となっている。
また、半導体装置の組立においては、ワイヤボンディン
グ法による電気的接続が主に行われているが、インナー
リード103へのボンディングにあたっては、そのワイ
ヤ104の長さが制限されてしまう。つまり、ワイヤボ
ンディングがされたリードフレームをレジンによりモー
ルドする際、ワイヤ104が長すぎるとレジンによりワ
イヤ104が流されてしまい、このワイヤ104の流れ
により、隣合うワイヤ104どうしが接触して電極どう
しがショートしてしまうことがある。このため、ワイヤ
104の長さをショートしないような長さに厳格に制限
する必要がある。
更に、インナーリード103のピン数を増大させるため
には、上記のようにスリット加工に限界があることから
、ビン数が増加するとそれに応じてインナーリード10
3をダイパッド102から所定距離だけ離してインナー
リード形成可能領域を中心部から外側へ拡大しなければ
ならない。しかしながら、インナーリード形成可能な領
域を拡大すると、必然的にボンディングワイヤの長さを
長くしなければならなく、ここにおいても−上述したシ
ョートの問題が不可避的に生じることとなる。
このように、インナーリード形成可能領域の大きさは、
搭載する半導体素子及びダイパッドのサイズによって制
限さ江 従って各々の加工法による加工限界ピッチから
、インナーリードに°成され得る最大加工ピン数も自ず
と制限される。したがって、従来のリードフレームにお
いては、多ピン化は一定限度に制限されている。
[発明が解決しようとする課題] これまで高速で放熱性に優れたパッケージを必要とした
場合、第8図のセラミックPGAに頼るしかなく、前述
のように部品コスト・組立コストが高価であるなどの問
題点があった。
一方、LSIの高集積化が進んでくると、 1個の半導
体素子101に配置されるポンディングパッドの数は増
えて(る。従来のプラスチックパッケージにおいては、
第8図に示すように半導体素子101上の1つのボンデ
ィングバンドから1本のインナーリード103にワイヤ
ボンディング104されるため、電源及び接地用配線に
おいては、半導体素子101のポンディングパッドの数
とその位置に対応したインナーリード103を配設しな
ければならなく、電源及び接地用ピン数の増加を余儀な
くされている。しかしながら、電源及び接地用ピン数が
増加すると、前述のような半導体素子の高機能・高集積
化の要求に十分に応えることができないという問題が生
じる。
本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、半導体素子101に配置されるポンデ
ィングパッドの数が増えても、確実に対応することがで
きるようにして、半導体素子の高機能・高集積化の要求
に十分に応えることのできるリードフレームを提供する
ことである。
また本発明の他の目的は半導体素子のパッケージを安価
に製造することのできるようにするリードフレームを提
供することである。
[課題を解決するための手段コ 前述の課題を解決するために、本発明のリードフレーム
は、インナーリードの内側先端によって囲まれる空間内
に、搭載される半導体素子が配設されるようになってい
るリードフレームにおいて、fMI記空間の大きさが、
前記インナーリードの内側先端と前記半導体素子との間
に所定の間隙が形成されるように前記半導体素子の大き
さよりも大きく設定されており、前記間隙内に枠状金属
板が配設さね この枠状金属板に所定数の独立電極がこ
の枠状金属板と一体となすように設けられていることを
特徴としている。
また本発明は、前記独立電極は枠状に形成されていると
共に、前記べた状の金属板が接地用プレーンとして形成
されており、前記枠状の独立電極、前記電源用プレーン
及び前記接地用プレーンのそれぞれの外形寸法が、これ
らの順に小さく設定されていることを特徴としている。
更に本発明は、前記独立電極と前記電源用プレーンとの
間及び前記電源用プレーンと前記接地用プレーンとの間
にポリイミド系樹脂が介在していることを特徴としてい
る。
[作用コ このように構成された本発明のリードフレームにおいて
は、インナーリードと半導体素子との間に複数の独立し
た中間電極が設けられるようになる。したがって、イン
ナーリードと半導体素子との間をワイヤボンディングす
る際、この中間電極を介して行うことができるようにな
り、ボンディングワイヤの長さが短くても済むようにな
る。
また、前記枠状の独立電極、前記電源用プレーン及び前
記接地用プレーンのそれぞれの外形寸法が、これらの順
に小さく設定されることから、電源用プレーンの内外周
縁部と接地用プレーンの外周縁部及び中央部とにワイヤ
ボンディング領域が形成されるようになる。したがって
、電源・接地の接続は、半導体素子上の任意のポンディ
ングパッドから電極用プレーンまたは接地用プレーンの
ワイヤボンディング領域内の任意の場所ヘボンディング
できるようになる。これにより、電源・接地の場所にと
られれた配置をする必要がなく、電源・接地用のリード
をそれぞれ最低1本リードフレームの任意の場所に配設
すればよいようになる。
しかも、高集積化が進むことにより半導体素子上におい
て電源・接地用のポンディングパッドの数が増えたとし
ても、電源・接地用のリードの数が増えるようなことは
なくなる。このため、半導体素子の必要な電源ビンの数
よりも少ないピン数のパッケージが使え、超多ピン化に
対応することができるようになる。
さらに、接地プレーンは大きいべた状の金属板で形成さ
れているので、この接地プレーンは優れた放熱特性を有
するようになる。
さらに電源プレーンの電源ラインが比較的幅の広いもの
となり、また接地プレーンがべた状の金属板であるため
、電源から接地へ通り抜けるパッケージ内の電源系のイ
ンダクタンスは小さくなる。
しかも、また電源用プレーンと接地用プレーンとのu■
1は、ポリイミド系の接着フィルムが介在しているので
デカップリングコンデンサが形成されるようになる。し
たがって、このデカップリングコンデンサにより、゛駐
源雑音が吸収されるようになる。
更に中間配線パターンを形成する独立電極を設けている
ので、同一パッケージで、各種サイズの半導体チップや
各種パッド数の半導体チップに確実に対応できるように
なると共に、同一機能の半導体チップの小型化にも対応
することができるようになる。
[実施例コ 以下、図面に基づいて本発明の詳細な説明する。
第1図は本発明に係るリードフレームの一実施例の平面
図、第2図は第1図におけるTI−TI線に沿う断面図
、第3図はこの実施例に使用される信号・電源用金属フ
レームの平面図、第4図はこの実施例に使用される独立
電極用絶縁体フィルムの平面図、第5図はこの実施例に
使用される接地用プレーンの平面図である0図中、 1
はリードフレーム、2は信号・電源用金属フレーム、3
は電源用プレーン、4は独立電極用絶縁体フィルム、 
5は接地用プレーンで、ある。
第1図及び第2図に示すように、リードフレーム1は、
平板状の信号・電源用金属フレーム2と、電源用プレー
ン3と、独立電極用絶縁体フィルム4と、接地用プレー
ン5とを備えている。
第3図に示すように、信号・電源用金属フレーム2は、
アウターリード6、インナーリード7及び電源用プレー
ン3とを備えており、従来と同様に例えば42合金、銅
系合金等の導電性に優ねしかも強度が高い一連の金属板
からフォトエツチング法やスタンピング法等により形成
される。電源用プレーン3の中央部には半導体素子8よ
りも大きな矩形状の孔9が形成されている。
また第4図に示すように、独立電極用絶縁体フィルム4
は絶縁基材からなる矩形状に形成されたフィルム本体1
0を備えており、フィルム本体10の中央部には、電源
用プレーン3の矩形状孔9よりも大きな矩形状の孔11
が形成されている。
すなわち、フィルム本体10は枠状に形成されている。
また、フィルム本体10の外形の大きさは、電源用プレ
ーン3の大きさよりも小さく形成されており、したがっ
て独立電極用絶縁体フィルム4と電源用プレーン3とを
重ね合わせた場合、電源用プレーン13が内周側も外周
側も独立電極用絶縁体フィルム4より飛び出た形になる
。すなわち、第2図に示すように独立電極用絶縁体フィ
ルム4の内外周縁部と電源用プレーン3の内外周縁部と
は段(=fき構造となっている。この段付き構造により
、電源用プレーン3の内外周縁部上にはワイヤボンディ
ングに必要な領域a、  bが形成されるようになって
いる。
そしてフィルム本体10上には、内周側から外周側へ向
けてインナーリード7のピン数と同数の独立した電極1
2 a、  12 a、  ・・・を有する電極パター
ン12が形成されている。この電極パターン12を形成
するにあたっては、フィルム本体10上に銅箔をラミネ
ートし、その後、製版・フォトエツチングにより電極パ
ターン12を形成するようにしている。
第5図に示すように、接地用プレーン5は、銅合金など
の導電性の高い一連の金属からなるべた状の金属板で形
成されている。この接地用プレーン5は、半導体素子8
から出される熱を放熱するための機能と、半導体素子8
を搭載するための機能と、接地するための機能とを有し
ている。そして、第2図及び第7図に示すように、接地
用プレーン5の外形は、信号・電源用金属フレーム2に
重ねた場合、電源用プレーン3の外形よりも太きいが、
インナーリード7の内側先端周縁より小さく、そのイン
ナーリード7には重ならない大きさに設定されている。
したがって、電源用プレーン3と接地用プレーン5とを
重ね合わせたとき、電源用プレーン3の内周及び外周縁
部と接地用プレーン5の中央部及び外周縁部とは段付き
構造となる。この段付き構造により、接地用プレーン5
の中央部及び外周縁部上にはワイヤボンディングに必要
な領域c、  dが形成されるようになっている。
このように形成された独立電極用絶縁体フィルム4、信
号・電源用金属フレーム2、接地用プレーン5は、第2
図及び第6図に示すように重ね合わせられる。すなわち
、接地用プレーン5の上に耐熱性の接着フィルム■13
を用いて信号・電源用金属フレーム2と一体の電源用プ
レーン3を貼り合わせ、更に電源用プレーン3の上に耐
熱性の接着フィルム■14を用いて独立電極用絶縁体フ
ィルム4を貼着する。その場合、接着フィルム■14は
独立電極用絶縁体フィルム4と同形に形成さね また接
着フィルム■13は電源用プレーン3と同形に形成され
ている。こうして、この実施例におけるリードフレーム
1が形成される。そして、このリードフレーム1上面の
電源用プレーン3に囲まれる面上に、半導体素子8が固
定される。
このように半導体素子8が固定されたリードフレーム1
においては、前述のように電源用プレーン3の内外周縁
部上面と接地用プレーン5上面の、半導体素子8と電源
用プレーン3との間及び接地用プレーン5の外周縁部に
、それぞれワイヤボンディングが可能な領域a、  b
と領域c、  dとが形成される。
このリードフレーム1を用いて半導体装置を組み立てる
にあたっては、次のような方法が採られる。すなわち、
第2図及び第7図に示すように、まず信号系の接続につ
いては、半導体素子8上の信号用の電極パッド8a、8
a、  ・・・と独立電極用絶縁体フィルム4上の電極
パターン12の電極12aの内周縁部との間でワイヤボ
ンディング15を行い、次に電極パターン12の外周縁
部と信号用インナーリード7aとの間でワイヤボンディ
ング16を行うことにより電気的接続を行う。また電源
用の接続については、半導体素子8の電源用電極パッド
8bと電源用プレーン3のワイヤボンディング領域aと
の間でワイヤボンディング17を行い、また電源用プレ
ーン3のワイヤボンディング領域すと少なくとも1本の
電源用インナーリード7bとの間でワイヤボンディング
18を行うことにより、電気的接続を行う。更に接地用
の接続については、接地用の電極パッド8cと接地用プ
レーン5のワイヤボンディング領域Cとの間でワイヤボ
ンディング19を行い、また接地用プレーン5のワイヤ
ボンディング領域dと少なくとも1本の接地用インナー
リード7cとの間でワイヤボンディング20を行うこと
により、電気的接続を行う。
各電気的接続が終了した後、半導体素子の保護の目的で
プラスチックにより封止さね これにより、半導体装置
が組み立てられる。
このように構成されたこの実施例のリードフレーム1に
おいては、インナーリード7と半導体素子8との間に複
数の独立した中間電極12a、12a、  ・・・が設
けらね インナーリード7と半導体素子8との間をワイ
ヤボンディングする際、この中間電極12aを介して行
うことができるようになるので、ボンディングワイヤの
長さは短くできる。しかも、この独立電極用絶縁体フィ
ルム4の上に中間電極12aを設けるので、中間電極1
2aの数が多くなってもその加工は容易であり、多ピン
化が可能となる。そして、中間電極12a及びインナリ
ード7のリード数を半導体素子の最も多い電極数に対応
させて設定したリードフレームを形成することにより、
このリードフレームを電極数がこれより少ない種々の半
導体素子に共通して使用することができるようになる。
また、電源用プレーン3及び接地用プレーン5には、そ
れぞれワイヤボンディング領域a、  b。
c、  dが形成されるので、電源・接地の接続は、半
導体素子8上の任意のポンディングパッドからワイヤボ
ンディング領域a、  b、  c、  d内の任意の
場所ヘボンディングできると共に、ワイヤボンディング
領域a、  b、  c、  d内の任意の場所から電
源・接地用のリード7b、7cにボンディングできるよ
うになる。これにより、電源・接地の配置を場所にとら
れれた配置にする必要がなく、電源・接地用のリードを
それぞれ最低1本リードフレームの任意の場所に設けれ
ば済むようになる。
この結果、高集積化が進むことにより半導体素子8上に
おける電源・接地用のポンディングパッドの数が増えた
としても、電源・接地用のリードの数が増えるようなこ
とはなくなる。したがって、半導体素子8の必要な電源
ビンの数よりも少ないピン数のパッケージが使え、超多
ピン化に対応することができるようになる。しかも、電
源プレーン3はパッケージ内の半導体素子8周縁にわた
って電源パスを回した構造となることで、電流を均等配
分できる構造となる。
更に、接地プレーン5は大きいべた状の金属板で形成さ
れているので、この接地プレーン5は優れた放熱特性を
有するようになる。そして、この金属板の厚さ等の寸法
及び材質を適宜選択することにより、所望の放熱効果を
得ることができる。
更に、電源プレーン3の電源ラインが比較的幅の広く、
また接地プレーン5がべた状の金属板であるため、電源
から接地へ通り抜けるパッケージ内の電源系のインダク
タンスが小さくなる。したがって、電源バウンスによる
半導体素子の誤動作を防止することができる。また、電
源用プレーン3と接地用プレーン5との間は、ポリイミ
ド系の接着フィルムが介在しているのでデカップリング
コンデンサが形成されるようになる。したがって。
このデカップリングコンデンサにより、電源雑音を効果
的に吸収できるようになる。
更に、中間配線パターンである独立電極パターン12を
設けているので、同一パッケージで、各種サイズの半導
体チップや各種パッド数の半導体チップに確実に対応で
きるようになると共に、同一機能の半導体チップの小型
化にも対応することができるようになる。
なお、本発明は前述の実施例に限定されるものではなく
、種々の設計変更が可能である。
例えば前述の実施例においては、信号・電源用金属フレ
ーム2に電源用プレーン3を一体に形成するものとして
いるが、電源用プレーン3は必ずしも必要ではなく省略
することができる。その場合には、独立電極用絶縁体フ
ィルム4は接着フィルム14により接地用プレーン5に
直接貼着されるようになる。
[発明の効果コ 以上の説明から明らかなように、本発明によれば、多ピ
ン化が容易となると共に樹脂封止時におけるワイヤのな
がれを防止できるようになる。しかも、大きいべた状の
金属板からなる接地プレーンを設けることにより、優れ
た放熱特性が得られるようになる。したがって、半導体
パッケージを安価なプラスチックパッケージで容易に形
成することができると共に、このプラスチックパッケー
ジとしても、半導体素子に求められている高機能・高速
化に十分にかつ確実に対応することができるようになる
また、電源用プレーン及び接地用プレーンに、それぞれ
ワイヤボンディング領域を設けているので、電源、接地
用のリードを少な(できる。これにより、更に一層ピン
数が多い超多ピン化が可能となり、高集積化に確実に対
応できるようになる。
更に、接地用プレーンをべた状の構造にすることにより
電源系インダクタンスを極力抑えることができるので、
電源バウンスによる半導体素子の誤動作を防止すること
ができる。しかも、電源用プレーンと接地用プレーンと
の間に、ポリイミド系の接着フィルムを介在させてデカ
ップリングコンデンサを形成するようしているので、電
源雑音を効果的に吸収できるという効果も得られる。
更に、中間配線パターンである。独立電極用絶縁体フィ
ルムに配設された電極パターンを設けることにより、種
々のサイズの半導体チップや種々のパッド(@極)数の
半導体チップに対して、同一のパッケージで対応するこ
とができるようになる。また、今後ますます望まれる、
例えばICの小型化等の同一機能の半導体チップの小型
化にも、中間配線パターンを設ければ、同一パッケージ
で確実に対応できるようになる。
【図面の簡単な説明】
第1図は、本発明に係るリードフレームの一実施例の平
面図、第2図は第1図における■−■線に沿う断面図、
第3図はこの実施例に使用される信号・電源用金属フレ
ームの平面図、第4図は同じく独立電極用絶縁体フィル
ムの平面図、第5図は同じく接地用プレーンの平面図、
第6図はリードフレームの分解斜視図、第7図は半導体
装置の組立状態を説明する部分拡大図、第8図は従来の
プラスチックQFPの斜視図、第9図は従来のセラミッ
クPGAの斜視図、第10図は従来のリードフレームの
平面図である。 1・・・リードフレーム、2・・・信号・電源用金属フ
レーム、3・・・電源用プレーン、4・・・独立電極用
絶縁体フィルム、5・・・接地用プレーン、7・・・イ
ンナーリード、 8・・・半導体素子、 10・・・フ
ィルム本(4A12・・・電極パターン、 12a・・
・独立電極、 13・・・接着フィルム■、 14・・
・接着フィルム■第 図 2信号電υ4)1フレーム 第2図 5措党用プレーン 第3図 第4図 芽5図 第6図 第7図 蔀8図 第9図

Claims (5)

    【特許請求の範囲】
  1. (1)インナーリードの内側先端によって囲まれる空間
    内に、搭載される半導体素子が配設されるようになって
    いるリードフレームにおいて、前記空間の大きさが、前
    記インナーリードの内側先端と前記半導体素子との間に
    所定の間隙が形成されるように前記半導体素子の大きさ
    よりも大きく設定されており、前記間隙内に枠状金属板
    が配設され、この枠状金属板に所定数の独立電極がこの
    枠状金属板と一体となすように設けられていることを特
    徴とするリードフレーム。
  2. (2)前記枠状金属板は前記インナーリードと一体に形
    成された電源用プレーンであり、前記独立電極はこの電
    源用プレーンに絶縁性接着層を介して設けられているこ
    とを特徴とする請求項1記載のリードフレーム。
  3. (3)前記空間内にべた状の金属板が配設され、前記電
    源用プレーンはこのべた状の金属板に絶縁性接着層を介
    して設けられていることを特徴とする請求項2記載のリ
    ードフレーム。
  4. (4)前記独立電極は枠状に形成されていると共に、前
    記べた状の金属板が接地用プレーンとして形成されてお
    り、前記枠状の独立電極、前記電源用プレーン及び前記
    接地用プレーンのそれぞれの外形寸法が、これらの順に
    小さく設定されていることを特徴とする請求項3記載の
    リードフレーム。
  5. (5)前記絶縁性接着層はポリイミド系樹脂で形成され
    ていることを特徴とする請求項4記載のリードフレーム
JP27114389A 1989-10-18 1989-10-18 リードフレーム Pending JPH03132063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27114389A JPH03132063A (ja) 1989-10-18 1989-10-18 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27114389A JPH03132063A (ja) 1989-10-18 1989-10-18 リードフレーム

Publications (1)

Publication Number Publication Date
JPH03132063A true JPH03132063A (ja) 1991-06-05

Family

ID=17495922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27114389A Pending JPH03132063A (ja) 1989-10-18 1989-10-18 リードフレーム

Country Status (1)

Country Link
JP (1) JPH03132063A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521689A (ja) * 1991-07-17 1993-01-29 Hitachi Cable Ltd 多層リードフレーム
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH05109972A (ja) * 1991-06-06 1993-04-30 Internatl Business Mach Corp <Ibm> リードフレーム及び集積回路チツプのパツケージ・アセンブリ
DE4234700A1 (de) * 1991-10-15 1993-05-19 Gold Star Electronics Halbleiterkompaktanordnung
JPH0685157A (ja) * 1992-01-15 1994-03-25 Advanced Micro Devices Inc 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
WO2007010315A3 (en) * 2005-07-20 2007-04-19 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装
JP2013522894A (ja) * 2010-03-17 2013-06-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 回路装置、および、回路装置を含む車両用制御装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH05109972A (ja) * 1991-06-06 1993-04-30 Internatl Business Mach Corp <Ibm> リードフレーム及び集積回路チツプのパツケージ・アセンブリ
JPH0521689A (ja) * 1991-07-17 1993-01-29 Hitachi Cable Ltd 多層リードフレーム
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
DE4234700A1 (de) * 1991-10-15 1993-05-19 Gold Star Electronics Halbleiterkompaktanordnung
DE4234700B4 (de) * 1991-10-15 2007-10-18 Goldstar Electron Co., Ltd., Cheongju Gehäuste Halbleiteranordnung
JPH0685157A (ja) * 1992-01-15 1994-03-25 Advanced Micro Devices Inc 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装
JP4847525B2 (ja) * 2005-07-18 2011-12-28 クゥアルコム・インコーポレイテッド 集積回路の実装
WO2007010315A3 (en) * 2005-07-20 2007-04-19 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US8334583B2 (en) 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US8497158B2 (en) 2005-07-20 2013-07-30 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
JP2013522894A (ja) * 2010-03-17 2013-06-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 回路装置、および、回路装置を含む車両用制御装置

Similar Documents

Publication Publication Date Title
US5646831A (en) Electrically enhanced power quad flat pack arrangement
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6153924A (en) Multilayered lead frame for semiconductor package
US6504236B2 (en) Semiconductor die assembly having leadframe decoupling characters and method
US5394298A (en) Semiconductor devices
US20040262724A1 (en) [quad flat no-lead chip carrier]
JP2546195B2 (ja) 樹脂封止型半導体装置
JP2744685B2 (ja) 半導体装置
US5067005A (en) Semiconductor device
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH03132063A (ja) リードフレーム
JP2803656B2 (ja) 半導体装置
WO1996002943A1 (en) Thermally enhanced leadframe
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP2501950B2 (ja) 半導体装置
JP2555993B2 (ja) 半導体装置
JP2653504B2 (ja) 半導体装置
JPH03232265A (ja) リードフレーム
JPS5972755A (ja) 半導体装置
JPH06224369A (ja) 半導体装置
JPH03142862A (ja) リードフレーム
JPH04359464A (ja) 半導体装置
JP2944247B2 (ja) 半導体装置