JPH0563130A - リードフレームとその製造方法並びに半導体パツケージ - Google Patents
リードフレームとその製造方法並びに半導体パツケージInfo
- Publication number
- JPH0563130A JPH0563130A JP24660091A JP24660091A JPH0563130A JP H0563130 A JPH0563130 A JP H0563130A JP 24660091 A JP24660091 A JP 24660091A JP 24660091 A JP24660091 A JP 24660091A JP H0563130 A JPH0563130 A JP H0563130A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- layer
- thin film
- glass
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面実装型で軽量かつ安価に提供できる高速
ＬＳＩパッケージを実現できるリードフレームを目的と
し、インナーリードのファインピッチが可能で多ピン化
に対応でき、放熱性、低電源雑音特性にすぐれたリード
フレームとその製造方法並びにこのリードフレームを用
いた半導体パッケージの提供。 【構成】 周辺部に複数のリード用突起部２を有する接
地板層１から順に、ガラス絶縁材層３、リード５先端内
側の空間部分に各リード５から離間させかつ電源用リー
ド６と接続した方形枠状電源部層７を形成したリードフ
レーム層４、方形枠状電源部層の中央部を除いた所要部
分に成膜されたガラスまたはセラミックス薄膜からなる
絶縁材層８、Ａｌ薄膜配線またはＣｕ薄膜配線からなる
信号配線層９の各層が積層され一体化された構成。
ＬＳＩパッケージを実現できるリードフレームを目的と
し、インナーリードのファインピッチが可能で多ピン化
に対応でき、放熱性、低電源雑音特性にすぐれたリード
フレームとその製造方法並びにこのリードフレームを用
いた半導体パッケージの提供。 【構成】 周辺部に複数のリード用突起部２を有する接
地板層１から順に、ガラス絶縁材層３、リード５先端内
側の空間部分に各リード５から離間させかつ電源用リー
ド６と接続した方形枠状電源部層７を形成したリードフ
レーム層４、方形枠状電源部層の中央部を除いた所要部
分に成膜されたガラスまたはセラミックス薄膜からなる
絶縁材層８、Ａｌ薄膜配線またはＣｕ薄膜配線からなる
信号配線層９の各層が積層され一体化された構成。
Description
【０００１】
【産業上の利用分野】この発明は、多ピン化に対応でき
かつ高速性、放熱性、低電源雑音特性にすぐれた半導体
パッケージを提供するためのリードフレームに係り、接
地板層とリード先端内側の空間部分に方形枠状電源部層
を形成したリードフレーム層とを絶縁層のガラス薄膜に
てガラス溶着し、リードフレーム層と電源部層上にガラ
スまたはセラミックス薄膜を介して成膜したＡｌ薄膜配
線にてインナーリードを形成した多層構造からなり、イ
ンナーリードのファインピッチが可能で多ピン化に対応
でき、放熱性、低電源雑音特性にすぐれたリードフレー
ムとその製造方法並びにこのリードフレームを用いた半
導体パッケージ に関する。
かつ高速性、放熱性、低電源雑音特性にすぐれた半導体
パッケージを提供するためのリードフレームに係り、接
地板層とリード先端内側の空間部分に方形枠状電源部層
を形成したリードフレーム層とを絶縁層のガラス薄膜に
てガラス溶着し、リードフレーム層と電源部層上にガラ
スまたはセラミックス薄膜を介して成膜したＡｌ薄膜配
線にてインナーリードを形成した多層構造からなり、イ
ンナーリードのファインピッチが可能で多ピン化に対応
でき、放熱性、低電源雑音特性にすぐれたリードフレー
ムとその製造方法並びにこのリードフレームを用いた半
導体パッケージ に関する。
【０００２】
【従来の技術】近年、半導体素子の大集積化が急速に進
み、それに伴いリードフレームの多ピン化及びリードの
狭ピッチ化が要求されており、そこで小型 ・ 軽量で
かつ多ピン化に対応できる表面実装型のＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が半導体装置に用いら
れている。
み、それに伴いリードフレームの多ピン化及びリードの
狭ピッチ化が要求されており、そこで小型 ・ 軽量で
かつ多ピン化に対応できる表面実装型のＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が半導体装置に用いら
れている。
【０００３】また、半導体素子は小型軽量化とともに、
大容量化と高速作動性も要求されており、高速、多ピン
用途のパッケージにはセラミックＰＧＡ（ＰｉｎＧｒｉ
ｄＡｒｒａｙ）が用いられていた。このセラミックＰＧ
ＡはＱＦＰに比較して、多ピン化が容易で、放熱性がす
ぐれており、また多層構造で低雑音特性が得やすい等の
特徴がある。
大容量化と高速作動性も要求されており、高速、多ピン
用途のパッケージにはセラミックＰＧＡ（ＰｉｎＧｒｉ
ｄＡｒｒａｙ）が用いられていた。このセラミックＰＧ
ＡはＱＦＰに比較して、多ピン化が容易で、放熱性がす
ぐれており、また多層構造で低雑音特性が得やすい等の
特徴がある。
【０００４】今日ではラップトップコンピューターの高
速化と大容量化が進む中で、高速ＬＳＩに小型軽量化の
要請から表面実装型の軽量で安価なプラスチックＱＦＰ
が求められている。
速化と大容量化が進む中で、高速ＬＳＩに小型軽量化の
要請から表面実装型の軽量で安価なプラスチックＱＦＰ
が求められている。
【０００５】しかし、従来のプラスチックＱＦＰ用の単
層タイプのリードフレームは、上記の多ピン化に対応す
べく、リードの微細化がなされているが、リードの微細
化はリードの抵抗を高くし、それにより信号に歪みを生
じ、半導体素子の応答性が悪くなる等の問題点があっ
た。また、放熱性は熱伝導性のよい単層Ｃｕリードフレ
ームを用いたプラスチックＱＦＰでも約１Ｗ程度であ
り、消費電力が２〜３Ｗの高速ＭＰＵ（Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を搭載できない問題点が
あった。
層タイプのリードフレームは、上記の多ピン化に対応す
べく、リードの微細化がなされているが、リードの微細
化はリードの抵抗を高くし、それにより信号に歪みを生
じ、半導体素子の応答性が悪くなる等の問題点があっ
た。また、放熱性は熱伝導性のよい単層Ｃｕリードフレ
ームを用いたプラスチックＱＦＰでも約１Ｗ程度であ
り、消費電力が２〜３Ｗの高速ＭＰＵ（Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を搭載できない問題点が
あった。
【０００６】従来のプラスチックＱＦＰ用の単層タイプ
のリードフレームは、金属帯条にプレス加工等により所
要の配線パターンを形成しているが、半導体装置の小型
化により金属帯条も薄帯化されているため、強度等の問
題により、リードの微細化にも限界があった。そこで、
半導体素子を搭載するステージとリードフレームを別個
に設けて、絶縁物を介してステージをリードフレームに
担持させることにより、パッケージの破損低減、放熱性
の向上、多ピン化をはかることが提案（特開昭６３−３
１８７６３号公報）されている。
のリードフレームは、金属帯条にプレス加工等により所
要の配線パターンを形成しているが、半導体装置の小型
化により金属帯条も薄帯化されているため、強度等の問
題により、リードの微細化にも限界があった。そこで、
半導体素子を搭載するステージとリードフレームを別個
に設けて、絶縁物を介してステージをリードフレームに
担持させることにより、パッケージの破損低減、放熱性
の向上、多ピン化をはかることが提案（特開昭６３−３
１８７６３号公報）されている。
【０００７】また、平らな金属板からなる電源層や接地
層とリードフレームを絶縁性両面接着フィルム等を介し
て積層することにより、電源、接地の面積を大きくし
て、放熱性を向上させることが提案（特開昭６３−２４
６８５１号公報）されている。
層とリードフレームを絶縁性両面接着フィルム等を介し
て積層することにより、電源、接地の面積を大きくし
て、放熱性を向上させることが提案（特開昭６３−２４
６８５１号公報）されている。
【０００８】さらに、グランド用共通リードとリードフ
レームを積層させ、リードフレームに配列した多数本の
リードの内側空間部分に、電源用共通リードを設けて、
多数本のリードのうちの電源リードと接地リードの本数
を減らし、多ピン化することが提案（特開平１−９３１
５６号公報）されている。
レームを積層させ、リードフレームに配列した多数本の
リードの内側空間部分に、電源用共通リードを設けて、
多数本のリードのうちの電源リードと接地リードの本数
を減らし、多ピン化することが提案（特開平１−９３１
５６号公報）されている。
【０００９】
【発明が解決しようとする課題】上述した従来の多層タ
イプのリードフレームは、従来の単層タイプのリードフ
レームに比べて放熱性の向上や多ピン化を実現している
が、リード先端ピッチは０．３ｍｍ程度とその狭ピッチ
化には限界があり、より一層の多ピン化要求には対応は
できなかった。さらに高速ＬＳＩ用として必要な多ピン
化、高放熱性、低雑音特性の全てを満足するものが得ら
れない。
イプのリードフレームは、従来の単層タイプのリードフ
レームに比べて放熱性の向上や多ピン化を実現している
が、リード先端ピッチは０．３ｍｍ程度とその狭ピッチ
化には限界があり、より一層の多ピン化要求には対応は
できなかった。さらに高速ＬＳＩ用として必要な多ピン
化、高放熱性、低雑音特性の全てを満足するものが得ら
れない。
【００１０】また、出願人は、機械的強度並びに熱放散
性にすぐれた金属パッケージとして、基板とチップを被
包するキャップに低熱膨張合金を用い、基板の絶縁層と
して高融点ガラスを被着して、内部リードにＡｌまたは
Ｃｕ薄膜にて配置形成して外部リードとの接続を容易に
し、これら基板とキャップとを低融点ガラスにて一体化
した構成を提案（特開平２−３０３０５２号公報）し
た。しかし、電磁気的なシールド効果を有しすぐれた熱
放散性が得られるが、高速ＬＳＩ用として必要な多ピン
化、高放熱性、低雑音特性の全てを満足し、かつ安価に
提供することができない。
性にすぐれた金属パッケージとして、基板とチップを被
包するキャップに低熱膨張合金を用い、基板の絶縁層と
して高融点ガラスを被着して、内部リードにＡｌまたは
Ｃｕ薄膜にて配置形成して外部リードとの接続を容易に
し、これら基板とキャップとを低融点ガラスにて一体化
した構成を提案（特開平２−３０３０５２号公報）し
た。しかし、電磁気的なシールド効果を有しすぐれた熱
放散性が得られるが、高速ＬＳＩ用として必要な多ピン
化、高放熱性、低雑音特性の全てを満足し、かつ安価に
提供することができない。
【００１１】この発明は、高速ＬＳＩ用として最適なセ
ラミックＰＧＡに匹敵する特性を有し、かつ表面実装型
で軽量かつ安価に提供できる高速ＬＳＩ用半導体パッケ
ージを実現できるリードフレームを目的とし、特に、イ
ンナーリードのファインピッチが可能で多ピン化に対応
でき、放熱性、低電源雑音特性にすぐれたリードフレー
ムとその製造方法並びにこのリードフレームを用いた半
導体パッケージの提供を目的としている。
ラミックＰＧＡに匹敵する特性を有し、かつ表面実装型
で軽量かつ安価に提供できる高速ＬＳＩ用半導体パッケ
ージを実現できるリードフレームを目的とし、特に、イ
ンナーリードのファインピッチが可能で多ピン化に対応
でき、放熱性、低電源雑音特性にすぐれたリードフレー
ムとその製造方法並びにこのリードフレームを用いた半
導体パッケージの提供を目的としている。
【００１２】
【課題を解決するための手段】この発明は、周辺部に複
数のリード用突起部を有する接地板層と、リード先端内
側の空間部分に各リードから離間させかつ電源用リード
と接続した方形枠状電源部層を形成したリードフレーム
層とが、リードの一部及び上記方形枠状電源部層を覆う
ガラス絶縁材層で溶着積層され、また該接地板層の突起
部とリードフレーム層の接地用リードが接続され、さら
に該リードフレーム層上に方形枠状電源部層の中央部を
除いた所要部分にガラスまたはセラミックス薄膜からな
る絶縁材層を介在させてＡｌ薄膜配線またはＣｕ薄膜配
線からなる信号配線層が形成されインナーリードを構成
したことを特徴とするリードフレームである。
数のリード用突起部を有する接地板層と、リード先端内
側の空間部分に各リードから離間させかつ電源用リード
と接続した方形枠状電源部層を形成したリードフレーム
層とが、リードの一部及び上記方形枠状電源部層を覆う
ガラス絶縁材層で溶着積層され、また該接地板層の突起
部とリードフレーム層の接地用リードが接続され、さら
に該リードフレーム層上に方形枠状電源部層の中央部を
除いた所要部分にガラスまたはセラミックス薄膜からな
る絶縁材層を介在させてＡｌ薄膜配線またはＣｕ薄膜配
線からなる信号配線層が形成されインナーリードを構成
したことを特徴とするリードフレームである。
【００１３】また、この発明は、（１）周辺部に複数の
突起部を有する所要形状の接地板層を打ち抜き可能に形
成した接地板用金属板に、その少なくともチップとの接
地予定面にワイヤーボンデイング用薄膜を成膜し、さら
に上記接地予定面を除く所要面にガラス薄膜を設ける工
程と、または少なくとも半導体チップとの接地予定面に
ワイヤーボンデイング用薄膜を成膜する代わりに、予め
該薄膜をクラッドした接地板用金属板を用いて、所要面
にガラス薄膜を設ける工程と、（２）リード先端内側の
空間部分に各リードから離間させかつ電源用リードと接
続した方形枠状電源部層を有し打ち抜き可能に形成した
リードフレーム用金属板に、その方形枠状電源部とワイ
ヤーボンデイング予定面にワイヤーボンデイング用薄膜
を成膜し、さらに方形枠状電源部層の中央部を除いた所
要部分にガラスまたはセラミックス薄膜を設ける工程
と、（３）接地板用金属板上にリードフレーム用金属板
を載置し両者間のガラス薄膜にてガラス溶着して一体化
した後、前記のガラスまたはセラミックス薄膜上にＡｌ
薄膜配線またはＣｕ薄膜配線を成膜してインナーリード
を設け、かつ接地板のリード用突起部とリードフレーム
用金属板のリードとを接続する工程とからなることを特
徴とするリードフレームの製造方法である。
突起部を有する所要形状の接地板層を打ち抜き可能に形
成した接地板用金属板に、その少なくともチップとの接
地予定面にワイヤーボンデイング用薄膜を成膜し、さら
に上記接地予定面を除く所要面にガラス薄膜を設ける工
程と、または少なくとも半導体チップとの接地予定面に
ワイヤーボンデイング用薄膜を成膜する代わりに、予め
該薄膜をクラッドした接地板用金属板を用いて、所要面
にガラス薄膜を設ける工程と、（２）リード先端内側の
空間部分に各リードから離間させかつ電源用リードと接
続した方形枠状電源部層を有し打ち抜き可能に形成した
リードフレーム用金属板に、その方形枠状電源部とワイ
ヤーボンデイング予定面にワイヤーボンデイング用薄膜
を成膜し、さらに方形枠状電源部層の中央部を除いた所
要部分にガラスまたはセラミックス薄膜を設ける工程
と、（３）接地板用金属板上にリードフレーム用金属板
を載置し両者間のガラス薄膜にてガラス溶着して一体化
した後、前記のガラスまたはセラミックス薄膜上にＡｌ
薄膜配線またはＣｕ薄膜配線を成膜してインナーリード
を設け、かつ接地板のリード用突起部とリードフレーム
用金属板のリードとを接続する工程とからなることを特
徴とするリードフレームの製造方法である。
【００１４】さらに、この発明は、上記構成のリードフ
レームを主体とし、接地板層に固着した半導体チップと
ともに樹脂にて封着したことを特徴とする半導体パッケ
ージである。
レームを主体とし、接地板層に固着した半導体チップと
ともに樹脂にて封着したことを特徴とする半導体パッケ
ージである。
【００１５】また、この発明は、上記構成のリードフレ
ームを主体とし、接地板層の露出面を低融点ガラス封着
し、接地板に固着した半導体チップとインナーリードを
被包した金属キャップが低融点ガラスを介して封着した
ことを特徴とする半導体パッケージである。
ームを主体とし、接地板層の露出面を低融点ガラス封着
し、接地板に固着した半導体チップとインナーリードを
被包した金属キャップが低融点ガラスを介して封着した
ことを特徴とする半導体パッケージである。
【００１６】
【作用】この発明は、高速ＬＳＩ用リードフレームとし
て、多ピン化並びにリード先端ピッチの狭ピッチ化が可
能で、放熱性、低雑音特性、製造性のいずれにもすぐれ
た特性を示す構成からなるリードフレームを目的に、多
層リードフレーム構造について種々検討した結果、リー
ド先端内側の空間部分に各リードから離間させかつ電源
用リードと接続した方形枠状電源部層を形成したリード
フレーム層と接地板層とをガラス絶縁材層で溶着積層す
る構成により、多ピン化を図り放熱性、低雑音特性、製
造性を改善できること、さらに該基板上の所要部分にガ
ラスまたはセラミックス薄膜からなる絶縁材層を介在さ
せてＡｌ薄膜配線またはＣｕ薄膜配線からなるインナー
リードを設けた構成により、リード先端ピッチの狭ピッ
チ化が可能なことを知見し、この発明を完成した。
て、多ピン化並びにリード先端ピッチの狭ピッチ化が可
能で、放熱性、低雑音特性、製造性のいずれにもすぐれ
た特性を示す構成からなるリードフレームを目的に、多
層リードフレーム構造について種々検討した結果、リー
ド先端内側の空間部分に各リードから離間させかつ電源
用リードと接続した方形枠状電源部層を形成したリード
フレーム層と接地板層とをガラス絶縁材層で溶着積層す
る構成により、多ピン化を図り放熱性、低雑音特性、製
造性を改善できること、さらに該基板上の所要部分にガ
ラスまたはセラミックス薄膜からなる絶縁材層を介在さ
せてＡｌ薄膜配線またはＣｕ薄膜配線からなるインナー
リードを設けた構成により、リード先端ピッチの狭ピッ
チ化が可能なことを知見し、この発明を完成した。
【００１７】発明の好ましい実施態様この発明に用いる
方形枠状電源部を形成したリードフレーム層及び突起部
を有する接地板層の材料としては、Ｆｅ−Ｎｉ系合金
（４２Ｎｉ−Ｆｅ等）、Ｆｅ−Ｃｒ合金（１８Ｃｒ−Ｆ
ｅ）、Ｆｅ−Ｎｉ−Ｃｒ系合金（４２Ｎｉ−６Ｃｒ−Ｆ
ｅ等）等の公知の低熱膨張合金が使用できる。また、熱
放散性を考慮して、熱伝導性の良いＣｕ、Ｃｕ合金等を
中間層に配置した上記低熱膨張合金のクラッド材、例え
ば、インバー／Ｃｕ／インバー、コバール／Ｃｕ／コバ
ールを用いることもでき、さらに熱膨張を考慮してリー
ドフレーム層と接地板層は同材質にすることが好まし
い。また、上記リードフレーム層及び接地板層の厚み
は、半導体パッケージの小型化並びに放熱性等を考慮す
ると０．０５ｍｍ〜０．５ｍｍが好ましい。
方形枠状電源部を形成したリードフレーム層及び突起部
を有する接地板層の材料としては、Ｆｅ−Ｎｉ系合金
（４２Ｎｉ−Ｆｅ等）、Ｆｅ−Ｃｒ合金（１８Ｃｒ−Ｆ
ｅ）、Ｆｅ−Ｎｉ−Ｃｒ系合金（４２Ｎｉ−６Ｃｒ−Ｆ
ｅ等）等の公知の低熱膨張合金が使用できる。また、熱
放散性を考慮して、熱伝導性の良いＣｕ、Ｃｕ合金等を
中間層に配置した上記低熱膨張合金のクラッド材、例え
ば、インバー／Ｃｕ／インバー、コバール／Ｃｕ／コバ
ールを用いることもでき、さらに熱膨張を考慮してリー
ドフレーム層と接地板層は同材質にすることが好まし
い。また、上記リードフレーム層及び接地板層の厚み
は、半導体パッケージの小型化並びに放熱性等を考慮す
ると０．０５ｍｍ〜０．５ｍｍが好ましい。
【００１８】リードフレーム層のリード先端、接地板層
の半導体チップとの接地予定面、リードフレーム層の方
形枠状電源部層等のワイヤーボンディング予定位置には
ワイヤーボンディング用薄膜を成膜するが、薄膜材質と
しては予定したボンディングワイヤーの材質に応じてＡ
ｌ、Ｃｕ等の金属や合金膜を蒸着等の気相成膜方法にて
被膜したり、あるいは成膜したＡｌまたはＣｕ薄膜上に
ＡｕめっきなどのＡｕ薄膜を設けることによりワイヤー
ボンディングを確実に実施できる。例えば、Ａｌボンデ
ィングワイヤーを使用する場合には、予め所定のワイヤ
ーボンディング予定部にＡｌを成膜したり、Ａｕボンデ
ィングワイヤーを使用する場合には、該予定部にＣｕを
成膜した後にＡｕめっきを施してワイヤーボンディング
用薄膜を成膜することが好ましい。特に、突起部を有す
る接地板として、上記の低熱膨張合金の全面または一部
にボンディングワイヤーの材質に応じてＡｌまたはＣｕ
をクラッドしたものを用いるか、あるいは該クラッド面
上にＡｕめっきを施すことにより、ワイヤーボンディン
グ予定位置へのＡｌまたはＣｕ薄膜の成膜工程を省略す
ることができる。
の半導体チップとの接地予定面、リードフレーム層の方
形枠状電源部層等のワイヤーボンディング予定位置には
ワイヤーボンディング用薄膜を成膜するが、薄膜材質と
しては予定したボンディングワイヤーの材質に応じてＡ
ｌ、Ｃｕ等の金属や合金膜を蒸着等の気相成膜方法にて
被膜したり、あるいは成膜したＡｌまたはＣｕ薄膜上に
ＡｕめっきなどのＡｕ薄膜を設けることによりワイヤー
ボンディングを確実に実施できる。例えば、Ａｌボンデ
ィングワイヤーを使用する場合には、予め所定のワイヤ
ーボンディング予定部にＡｌを成膜したり、Ａｕボンデ
ィングワイヤーを使用する場合には、該予定部にＣｕを
成膜した後にＡｕめっきを施してワイヤーボンディング
用薄膜を成膜することが好ましい。特に、突起部を有す
る接地板として、上記の低熱膨張合金の全面または一部
にボンディングワイヤーの材質に応じてＡｌまたはＣｕ
をクラッドしたものを用いるか、あるいは該クラッド面
上にＡｕめっきを施すことにより、ワイヤーボンディン
グ予定位置へのＡｌまたはＣｕ薄膜の成膜工程を省略す
ることができる。
【００１９】この発明において、ガラス絶縁材層には、
封着用、接着用、絶縁用の公知のガラス、Ｐｂ系ガラス
等の低融点ガラスなどを適宜選定使用できる。低融点ガ
ラスは耐熱性及び耐湿性に優れていることから好まし
く、さらにチップからの発熱等を考慮すると、チップ、
リードフレーム層、接地板層との熱膨張係数差が小さ
く、機械的強度が高いことが望ましく、また後述するＡ
ｌまたはＣｕ薄膜配線との濡れ性が良いことが望まし
い。上記の低融点ガラス等の絶縁物層の厚みは、リード
フレームの薄型化や絶縁性を考慮すると１００μｍ〜３
００μｍが好ましく、リードフレームの大きさ、絶縁物
の種類等により適宜選定でき、より好ましくは２００μ
ｍ以上である。
封着用、接着用、絶縁用の公知のガラス、Ｐｂ系ガラス
等の低融点ガラスなどを適宜選定使用できる。低融点ガ
ラスは耐熱性及び耐湿性に優れていることから好まし
く、さらにチップからの発熱等を考慮すると、チップ、
リードフレーム層、接地板層との熱膨張係数差が小さ
く、機械的強度が高いことが望ましく、また後述するＡ
ｌまたはＣｕ薄膜配線との濡れ性が良いことが望まし
い。上記の低融点ガラス等の絶縁物層の厚みは、リード
フレームの薄型化や絶縁性を考慮すると１００μｍ〜３
００μｍが好ましく、リードフレームの大きさ、絶縁物
の種類等により適宜選定でき、より好ましくは２００μ
ｍ以上である。
【００２０】低熱膨張合金へのガラスの固着は、ガラス
粉末をスクリーン印刷や電着等により、所定の厚みに塗
布したのち焼成して一体化する等の公知の技術が採用で
きる。さらに、低熱膨張合金とガラスとの密着性を改善
するために、両者間に酸化被膜を介在させることが望ま
しく、特に低熱膨張合金がＣｒを含有する場合には、出
願人の先の提案（特開昭６３−４７９５５号公報）の如
く、低熱膨張合金の主面に熱処理によりＣｒ2Ｏ3を主体
とする酸化被膜を形成し、その後ガラスを被覆等の手段
を採用することができる。
粉末をスクリーン印刷や電着等により、所定の厚みに塗
布したのち焼成して一体化する等の公知の技術が採用で
きる。さらに、低熱膨張合金とガラスとの密着性を改善
するために、両者間に酸化被膜を介在させることが望ま
しく、特に低熱膨張合金がＣｒを含有する場合には、出
願人の先の提案（特開昭６３−４７９５５号公報）の如
く、低熱膨張合金の主面に熱処理によりＣｒ2Ｏ3を主体
とする酸化被膜を形成し、その後ガラスを被覆等の手段
を採用することができる。
【００２１】また、Ａｌ薄膜配線またはＣｕ薄膜配線と
の絶縁材として前述のガラスのほかＡｌ2Ｏ3などのセラ
ミックスを用いることができ、Ａｌ2Ｏ3を用いる場合
は、Ａｌ2Ｏ3をスパッタリングや蒸着等の気相成膜方法
により形成することができ、絶縁層が緻密なことから、
リードフレーム層上に形成する絶縁物層として好まし
い。その厚みは３μｍ〜２０μｍが好ましく、上記のガ
ラス絶縁材層よりも半導体パッケージを薄型化できる利
点がある。
の絶縁材として前述のガラスのほかＡｌ2Ｏ3などのセラ
ミックスを用いることができ、Ａｌ2Ｏ3を用いる場合
は、Ａｌ2Ｏ3をスパッタリングや蒸着等の気相成膜方法
により形成することができ、絶縁層が緻密なことから、
リードフレーム層上に形成する絶縁物層として好まし
い。その厚みは３μｍ〜２０μｍが好ましく、上記のガ
ラス絶縁材層よりも半導体パッケージを薄型化できる利
点がある。
【００２２】この発明において、Ａｌ薄膜配線及びＣｕ
薄膜配線は、リードフレーム層上に着設された絶縁材層
とリード先端上の所定位置にマスク処理を施した後、Ａ
ｌまたはＣｕを蒸着して成膜し、マスク材を除去して薄
膜配線を完成するほか、予めリード先端及び絶縁材全面
にＡｌまたはＣｕ薄膜を貼付したり、蒸着にて被着した
後、エッチング処理にて不要な部分を除去する方法等の
薄膜形成技術にて容易に精度よく被着することができ
る。上記のＡｌまたはＣｕ薄膜配線は蒸着やエッチング
等の薄膜形成技術が適用しやすく、また半導体素子との
ワイヤーボンディングも容易にできる利点がある。上記
のＡｌまたはＣｕの薄膜配線の厚みは、リード数等によ
り適宜決定すれば良いが、応答性や歪み等の電気特性を
考慮すれば３μｍ〜２０μｍが好ましい。また、ボンデ
ィングワイヤーにＡｕを用いる場合にはＣｕ薄膜配線上
にＡｕめっき等からなる薄膜配線を施すと良い。
薄膜配線は、リードフレーム層上に着設された絶縁材層
とリード先端上の所定位置にマスク処理を施した後、Ａ
ｌまたはＣｕを蒸着して成膜し、マスク材を除去して薄
膜配線を完成するほか、予めリード先端及び絶縁材全面
にＡｌまたはＣｕ薄膜を貼付したり、蒸着にて被着した
後、エッチング処理にて不要な部分を除去する方法等の
薄膜形成技術にて容易に精度よく被着することができ
る。上記のＡｌまたはＣｕ薄膜配線は蒸着やエッチング
等の薄膜形成技術が適用しやすく、また半導体素子との
ワイヤーボンディングも容易にできる利点がある。上記
のＡｌまたはＣｕの薄膜配線の厚みは、リード数等によ
り適宜決定すれば良いが、応答性や歪み等の電気特性を
考慮すれば３μｍ〜２０μｍが好ましい。また、ボンデ
ィングワイヤーにＡｕを用いる場合にはＣｕ薄膜配線上
にＡｕめっき等からなる薄膜配線を施すと良い。
【００２３】図面に基づく開示図１はこの発明によるリ
ードフレームの一実施例の積層状態を示す展開斜視説明
図である。図２のａ〜ｄはこの発明によるリードフレー
ムの製造工程を示す縦断説明図である。図３のａはこの
発明による樹脂封止型の半導体パッケージ であり、ｂ
は金属キャップ封止型の半導体パッケージである。以下
に図１及び図２に基づいてこの発明によるリードフレー
ムの構成並びに製造方法を詳述する。この発明によるリ
ードフレームは、図１に示す如く、周辺部に複数のリー
ド用突起部２を有する接地板層１から順に説明すると、
ガラス絶縁材層３、リード５先端内側の空間部分に各リ
ード５から離間させかつ電源用リード６と接続した方形
枠状電源部層７を形成したリードフレーム層４、方形枠
状電源部層の中央部を除いた所要部分に成膜されたガラ
スまたはセラミックス薄膜からなる絶縁材層８、Ａｌ薄
膜配線またはＣｕ薄膜配線からなる信号配線層９の各層
が後述する製造方法にて積層され一体化される。
ードフレームの一実施例の積層状態を示す展開斜視説明
図である。図２のａ〜ｄはこの発明によるリードフレー
ムの製造工程を示す縦断説明図である。図３のａはこの
発明による樹脂封止型の半導体パッケージ であり、ｂ
は金属キャップ封止型の半導体パッケージである。以下
に図１及び図２に基づいてこの発明によるリードフレー
ムの構成並びに製造方法を詳述する。この発明によるリ
ードフレームは、図１に示す如く、周辺部に複数のリー
ド用突起部２を有する接地板層１から順に説明すると、
ガラス絶縁材層３、リード５先端内側の空間部分に各リ
ード５から離間させかつ電源用リード６と接続した方形
枠状電源部層７を形成したリードフレーム層４、方形枠
状電源部層の中央部を除いた所要部分に成膜されたガラ
スまたはセラミックス薄膜からなる絶縁材層８、Ａｌ薄
膜配線またはＣｕ薄膜配線からなる信号配線層９の各層
が後述する製造方法にて積層され一体化される。
【００２４】なお、図１のリードフレーム層４はアウタ
ーリードを打ち抜き形成する前のセクションバー及びガ
イドレールと呼ばれるリードを支持するためのフレーム
部を有する例を示しており、以下の製造方法は所要帯材
に複数個取りする例を示す。また、ボンディングワイヤ
ーにはＡｌまたはＣｕを用いる場合を説明し、ワイヤー
にＡｕを用いる場合のボンディング予定位置に設ける薄
膜はＣｕ膜にさらにＡｕ膜を設けるとよい。
ーリードを打ち抜き形成する前のセクションバー及びガ
イドレールと呼ばれるリードを支持するためのフレーム
部を有する例を示しており、以下の製造方法は所要帯材
に複数個取りする例を示す。また、ボンディングワイヤ
ーにはＡｌまたはＣｕを用いる場合を説明し、ワイヤー
にＡｕを用いる場合のボンディング予定位置に設ける薄
膜はＣｕ膜にさらにＡｕ膜を設けるとよい。
【００２５】図２に示す如く、まず、４２Ｎｉ−Ｆｅ合
金等の低熱膨張合金からなる所要寸法の帯状接地板に、
例えば所要のマスキングを行った後エッチングにて、複
数個の接地板層１を形成し、マスキングを除去した後、
ワイヤーボンディング用薄膜としてＡｌ薄膜またはＣｕ
薄膜１０を少なくともボンディング予定位置に例えばス
パッタリングや蒸着にて成膜する。接地板層１には、リ
ードフレーム層４の接地用リードにスポット溶接等によ
り接続するための突起部２を周囲の所定位置に設けてあ
る。また、接地板層１はエッチング方法以外にプレス加
工にて形成することもできる。上記のスパッタリングや
蒸着形成の工程を省略するために、当該低熱膨張合金の
全面または所要部に、予めＡｌ等をクラッドした後、プ
レス加工や、エッチング処理等により接地板層１を形成
することもできる。
金等の低熱膨張合金からなる所要寸法の帯状接地板に、
例えば所要のマスキングを行った後エッチングにて、複
数個の接地板層１を形成し、マスキングを除去した後、
ワイヤーボンディング用薄膜としてＡｌ薄膜またはＣｕ
薄膜１０を少なくともボンディング予定位置に例えばス
パッタリングや蒸着にて成膜する。接地板層１には、リ
ードフレーム層４の接地用リードにスポット溶接等によ
り接続するための突起部２を周囲の所定位置に設けてあ
る。また、接地板層１はエッチング方法以外にプレス加
工にて形成することもできる。上記のスパッタリングや
蒸着形成の工程を省略するために、当該低熱膨張合金の
全面または所要部に、予めＡｌ等をクラッドした後、プ
レス加工や、エッチング処理等により接地板層１を形成
することもできる。
【００２６】さらにこの帯状接地板の各接地板層１には
例えばスクリーン印刷技術により、ガラス絶縁材層３が
半導体チップの載置位置を除く所要位置に成膜される。
スクリーン印刷に代えて電着法にて成膜することもでき
る。ガラス絶縁材層３のガラス材質は、接地板層及びリ
ードフレーム層材質や適用する半導体パッケージ種類等
に応じて選定した溶着温度等に適合する材質が選定され
る。
例えばスクリーン印刷技術により、ガラス絶縁材層３が
半導体チップの載置位置を除く所要位置に成膜される。
スクリーン印刷に代えて電着法にて成膜することもでき
る。ガラス絶縁材層３のガラス材質は、接地板層及びリ
ードフレーム層材質や適用する半導体パッケージ種類等
に応じて選定した溶着温度等に適合する材質が選定され
る。
【００２７】また、同様に４２Ｎｉ−Ｆｅ合金等の低熱
膨張合金からなる所要寸法の帯状リードフレーム基板
に、例えば所要のパターンを印刷して現像後にこれをエ
ッチング液にて処理して図１に示すごときリードフレー
ム層４を複数個形成する。すなわち、基板にはリード５
と電源用リード６が所要配置され、リード５先端内側の
空間部分に各リード５から離間させかつ電源用リード６
と接続した方形枠状電源部層７を形成してある。
膨張合金からなる所要寸法の帯状リードフレーム基板
に、例えば所要のパターンを印刷して現像後にこれをエ
ッチング液にて処理して図１に示すごときリードフレー
ム層４を複数個形成する。すなわち、基板にはリード５
と電源用リード６が所要配置され、リード５先端内側の
空間部分に各リード５から離間させかつ電源用リード６
と接続した方形枠状電源部層７を形成してある。
【００２８】また、リードフレーム層４のワイヤーボン
ディング予定位置にワイヤーボンディング用薄膜として
Ａｌ薄膜またはＣｕ薄膜１１をスパッタリングや蒸着に
て成膜する。
ディング予定位置にワイヤーボンディング用薄膜として
Ａｌ薄膜またはＣｕ薄膜１１をスパッタリングや蒸着に
て成膜する。
【００２９】さらに、方形枠状電源部層の中央部を除い
た所要部分に例えばスクリーン印刷技術により、ガラス
絶縁材層３と同様材質のガラス絶縁材を成膜した絶縁材
層８を設ける。ガラス絶縁材に代えて例えばＡｌ2Ｏ3薄
膜からなる絶縁材層８を設ける場合は、スパッタリング
や蒸着等により形成することができる。
た所要部分に例えばスクリーン印刷技術により、ガラス
絶縁材層３と同様材質のガラス絶縁材を成膜した絶縁材
層８を設ける。ガラス絶縁材に代えて例えばＡｌ2Ｏ3薄
膜からなる絶縁材層８を設ける場合は、スパッタリング
や蒸着等により形成することができる。
【００３０】次に治具を用いて上述の帯状接地板の上に
帯状リードフレーム基板を重ねて、予め選定された溶着
温度、時間等の条件にてガラス絶縁材層３をガラス溶着
して接地板層１とリードフレーム層４を積層する。
帯状リードフレーム基板を重ねて、予め選定された溶着
温度、時間等の条件にてガラス絶縁材層３をガラス溶着
して接地板層１とリードフレーム層４を積層する。
【００３１】積層後、リードフレーム層４上のリードの
所要位置と絶縁材層８上にインナーリードを形成するた
め、所定の配線パターンにマスク処理を施した後、Ａｌ
またはＣｕをスパッタリングあるいは蒸着し、再度マス
ク材を除去する方法により、Ａｌ薄膜配線またはＣｕ薄
膜配線からなる信号配線層９が形成される。また、予め
リード先端及び絶縁層８上全面にＡｌまたはＣｕ箔を貼
付したり、蒸着にて成膜した後、エッチング処理にて不
要な部分を除去する方法により形成することもできる。
所要位置と絶縁材層８上にインナーリードを形成するた
め、所定の配線パターンにマスク処理を施した後、Ａｌ
またはＣｕをスパッタリングあるいは蒸着し、再度マス
ク材を除去する方法により、Ａｌ薄膜配線またはＣｕ薄
膜配線からなる信号配線層９が形成される。また、予め
リード先端及び絶縁層８上全面にＡｌまたはＣｕ箔を貼
付したり、蒸着にて成膜した後、エッチング処理にて不
要な部分を除去する方法により形成することもできる。
【００３２】次いで接地板層１の接地用リード２とリー
ドフレーム層４のリードとをスポット溶接などの手段に
て接続することにより、この発明のリードフレーム２０
を得ることができる。得られたリードフレーム２０の中
心空間部の接地板層１上に、半導体チップ２１をろう材
や接着剤等で固着した後、方形枠状電源部層７、接地板
層１、信号配線層９のそれぞれの所定位置と、上記半導
体チップ２１の端子とをＡｌまたはＣｕからなるボンデ
ィングワイヤー２２を用いてそれぞれ接続する。
ドフレーム層４のリードとをスポット溶接などの手段に
て接続することにより、この発明のリードフレーム２０
を得ることができる。得られたリードフレーム２０の中
心空間部の接地板層１上に、半導体チップ２１をろう材
や接着剤等で固着した後、方形枠状電源部層７、接地板
層１、信号配線層９のそれぞれの所定位置と、上記半導
体チップ２１の端子とをＡｌまたはＣｕからなるボンデ
ィングワイヤー２２を用いてそれぞれ接続する。
【００３３】この発明によるリードフレーム２０を用い
て樹脂封止型パッケージを作成するには、図３のａに示
す如く、上記構成のリードフレーム２０を用い接地板層
１上に載置してワイヤーボンディングした半導体チップ
２１とともに樹脂３０にて封止することによりプラスチ
ックパッケージ３１を容易に製造できる。
て樹脂封止型パッケージを作成するには、図３のａに示
す如く、上記構成のリードフレーム２０を用い接地板層
１上に載置してワイヤーボンディングした半導体チップ
２１とともに樹脂３０にて封止することによりプラスチ
ックパッケージ３１を容易に製造できる。
【００３４】また、金属パッケージを作成するには、図
３のｂに示す如く、上記構成のリードフレーム２０の半
導体チップ２１を載置しない側の接地板層１の露出面全
面に絶縁用低融点ガラス層３２を被着し、リードフレー
ム層４のアウターリードを構成する部位の所要位置に封
着用低融点ガラス層３３を被着し、接地板層１上に半導
体チップ２１を載置、ワイヤーボンディングした後、半
導体チップ２１とインナーリード部を被包可能な金属キ
ャップ３４を低融点ガラス層３３上に載せて、ガラス封
着することにより金属パッケージ３５を容易に製造でき
る。
３のｂに示す如く、上記構成のリードフレーム２０の半
導体チップ２１を載置しない側の接地板層１の露出面全
面に絶縁用低融点ガラス層３２を被着し、リードフレー
ム層４のアウターリードを構成する部位の所要位置に封
着用低融点ガラス層３３を被着し、接地板層１上に半導
体チップ２１を載置、ワイヤーボンディングした後、半
導体チップ２１とインナーリード部を被包可能な金属キ
ャップ３４を低融点ガラス層３３上に載せて、ガラス封
着することにより金属パッケージ３５を容易に製造でき
る。
【００３５】
【実施例】４２Ｎｉ−Ｆｅ合金からなる厚み０．３５ｍ
ｍの帯状低熱膨張合金板を接地板用金属板として用い、
周辺部に複数の０．２ｍｍ×３ｍｍの突起部を有する所
要形状の接地板層（縦３０ｍｍ×横３０ｍｍ）部形状を
４個打ち抜き可能にエッチング手段にて形成した。さら
に各々接地板層の半導体チップとの接地予定面を露出さ
せるマスキング後、Ａｌ薄膜を５μｍ厚みに蒸着してマ
スキングを除去し、さらに上記接地予定面を除く所要面
に低融点Ｐｂガラス薄膜を０．２ｍｍ厚みに設けた。
ｍの帯状低熱膨張合金板を接地板用金属板として用い、
周辺部に複数の０．２ｍｍ×３ｍｍの突起部を有する所
要形状の接地板層（縦３０ｍｍ×横３０ｍｍ）部形状を
４個打ち抜き可能にエッチング手段にて形成した。さら
に各々接地板層の半導体チップとの接地予定面を露出さ
せるマスキング後、Ａｌ薄膜を５μｍ厚みに蒸着してマ
スキングを除去し、さらに上記接地予定面を除く所要面
に低融点Ｐｂガラス薄膜を０．２ｍｍ厚みに設けた。
【００３６】４２Ｎｉ−Ｆｅ合金からなる厚み０．１５
ｍｍの低熱膨張合金板をリードフレーム基板として用
い、リード先端内側の空間部分に各リードから離間させ
かつ電源用リードと接続した方形枠状電源部層を有する
リードフレーム（縦４０ｍｍ×横４０ｍｍ）を４個打ち
抜き可能にエッチング手段にて形成した。さらに、その
方形枠状電源部とワイヤーボンデイング予定面を露出さ
せるマスキング後、Ａｌ薄膜を５μｍ厚みに蒸着してマ
スキングを除去し、さらに方形枠状電源部層の中央部を
除いた所要部分にガラス薄膜を０．２ｍｍ厚みにスクリ
ーン印刷法にて設けた。
ｍｍの低熱膨張合金板をリードフレーム基板として用
い、リード先端内側の空間部分に各リードから離間させ
かつ電源用リードと接続した方形枠状電源部層を有する
リードフレーム（縦４０ｍｍ×横４０ｍｍ）を４個打ち
抜き可能にエッチング手段にて形成した。さらに、その
方形枠状電源部とワイヤーボンデイング予定面を露出さ
せるマスキング後、Ａｌ薄膜を５μｍ厚みに蒸着してマ
スキングを除去し、さらに方形枠状電源部層の中央部を
除いた所要部分にガラス薄膜を０．２ｍｍ厚みにスクリ
ーン印刷法にて設けた。
【００３７】接地板用金属板上にリードフレーム基板を
載置して、４５０℃×１５分の条件にてガラス溶着して
一体化した後、前記リードフレーム層のガラス薄膜上
に、マスキングと蒸着手段によりＡｌ薄膜配線を０．０
１ｍｍ厚みに成膜してインナーリードを設け、かつ接地
板層のリード用突起部とリードフレームとをスポット溶
接にて接続した。
載置して、４５０℃×１５分の条件にてガラス溶着して
一体化した後、前記リードフレーム層のガラス薄膜上
に、マスキングと蒸着手段によりＡｌ薄膜配線を０．０
１ｍｍ厚みに成膜してインナーリードを設け、かつ接地
板層のリード用突起部とリードフレームとをスポット溶
接にて接続した。
【００３８】次に、接地板層の中央部に高速ＬＳＩチッ
プを接着剤で固着載置したのち、半導体チップとＡｌ薄
膜配線、方形枠状電源部、接地板のそれぞれをＡｌワイ
ヤーでボンディングした。さらに、チップを搭載しワイ
ヤーボンディングを完了した各リードフレーム部をそれ
ぞれ樹脂封止したのち、不要なフレーム部を切除して切
離し、４個の樹脂封止型高速ＬＳＩパッケージを得た。
プを接着剤で固着載置したのち、半導体チップとＡｌ薄
膜配線、方形枠状電源部、接地板のそれぞれをＡｌワイ
ヤーでボンディングした。さらに、チップを搭載しワイ
ヤーボンディングを完了した各リードフレーム部をそれ
ぞれ樹脂封止したのち、不要なフレーム部を切除して切
離し、４個の樹脂封止型高速ＬＳＩパッケージを得た。
【００３９】上記樹脂封止型パッケージの放熱性を調べ
たところ、２Ｗ以上の消費電力に対し適合した。また、
電気特性を調べたところ、信号の歪みもなく、応答性も
極めて良好であった。従来の単層リードフレームに比べ
電源ノイズは１／２以下に低減できた。
たところ、２Ｗ以上の消費電力に対し適合した。また、
電気特性を調べたところ、信号の歪みもなく、応答性も
極めて良好であった。従来の単層リードフレームに比べ
電源ノイズは１／２以下に低減できた。
【００４０】
【発明の効果】この発明によるリードフレームは以下の
効果を有する。ＡｌまたはＣｕ薄膜配線層を有するこ
とにより、極めて微細な配線が実現でき、多ピン化が図
れ、高速ＬＳＩなどの高集積化半導体素子にも十分対応
できる。絶縁材層に低融点ガラスやＡｌ2Ｏ3を用いる
ことにより、金属パッケージ、セラミックスパッケージ
等に適用でき、特に絶縁層が緻密なＡｌ2Ｏ3を用いた場
合は厚みを薄くすることができ、半導体装置及びパッケ
ージを薄型化できる。多層構造にして方形枠状電源部
の面積を大きくしたことにより、配線が微細化されてい
るにもかかわらず、電源ノイズ、信号の歪み等は低くお
さえられ、応答性も極めて良好であり、高速性にも対応
できる。多層構造にして接地板の面積を大きくしたこ
とにより、２Ｗ以上に放熱性が向上し、消費電力が２〜
３Ｗの高速ＭＰＵも搭載できる。リードフレーム基板
に方形枠状電源部を備えたことにより、部品を製造する
工程が簡素化され、また、方形枠状電源部の任意の位置
にボンディングできることから、半導体素子からのボン
ディングが容易になり、さらにボンディングワイヤーを
短くしてその抵抗を減少させることができ、電源ノイ
ズ、信号の歪み等を低減できる。上記の効果を奏する
リードフレームを主体にパッケージ化することにより、
樹脂封止型及び金属キャップ封止型の半導体パッケージ
を製造性よくかつ安価に提供できる。
効果を有する。ＡｌまたはＣｕ薄膜配線層を有するこ
とにより、極めて微細な配線が実現でき、多ピン化が図
れ、高速ＬＳＩなどの高集積化半導体素子にも十分対応
できる。絶縁材層に低融点ガラスやＡｌ2Ｏ3を用いる
ことにより、金属パッケージ、セラミックスパッケージ
等に適用でき、特に絶縁層が緻密なＡｌ2Ｏ3を用いた場
合は厚みを薄くすることができ、半導体装置及びパッケ
ージを薄型化できる。多層構造にして方形枠状電源部
の面積を大きくしたことにより、配線が微細化されてい
るにもかかわらず、電源ノイズ、信号の歪み等は低くお
さえられ、応答性も極めて良好であり、高速性にも対応
できる。多層構造にして接地板の面積を大きくしたこ
とにより、２Ｗ以上に放熱性が向上し、消費電力が２〜
３Ｗの高速ＭＰＵも搭載できる。リードフレーム基板
に方形枠状電源部を備えたことにより、部品を製造する
工程が簡素化され、また、方形枠状電源部の任意の位置
にボンディングできることから、半導体素子からのボン
ディングが容易になり、さらにボンディングワイヤーを
短くしてその抵抗を減少させることができ、電源ノイ
ズ、信号の歪み等を低減できる。上記の効果を奏する
リードフレームを主体にパッケージ化することにより、
樹脂封止型及び金属キャップ封止型の半導体パッケージ
を製造性よくかつ安価に提供できる。
【図１】この発明によるリードフレームの一実施例の積
層状態を示す展開分解斜視説明図である。
層状態を示す展開分解斜視説明図である。
【図２】ａ〜ｄはこの発明によるリードフレームの製造
工程を示す縦断説明図である。
工程を示す縦断説明図である。
【図３】ａはこの発明による樹脂封止型の半導体パッケ
ージ であり、ｂは金属キャップ封止型の半導体パッケ
ージ である。
ージ であり、ｂは金属キャップ封止型の半導体パッケ
ージ である。
１ 接地板層 ２ 突起部 ３ ガラス絶縁材層 ４ リードフレーム層 ５ リード ６ 電源用リード ７ 方形枠状電源部層 ８ 絶縁材層 ９ 信号配線層 １０，１１ 薄膜 ２０ リードフレーム ２１ 半導体チップ ２２ ボンディングワイヤー ３０ 樹脂 ３１ プラスチックパッケージ ３２ 絶縁用低融点ガラス層 ３３ 封着用低融点ガラス層 ３４ 金属キャップ ３５ 金属パッケージ
Claims (5)
- 【請求項１】 周辺部に複数のリード用突起部を有する
接地板層と、リード先端内側の空間部分に各リードから
離間させかつ電源用リードと接続した方形枠状電源部層
を形成したリードフレーム層とが、リードの一部及び上
記方形枠状電源部層を覆うガラス絶縁材層で溶着積層さ
れ、また該接地板層の突起部とリードフレーム層の接地
用リードが接続され、さらに該リードフレーム層上に方
形枠状電源部層の中央部を除いた所要部分にガラスまた
はセラミックス薄膜からなる絶縁材層を介在させてＡｌ
薄膜配線またはＣｕ薄膜配線からなる信号配線層が形成
されインナーリードを構成したことを特徴とするリード
フレーム。 - 【請求項２】 周辺部に複数の突起部を有する所要形状
の接地板層を打ち抜き可能に形成した接地板用金属板
に、その少なくとも半導体チップとの接地予定面にワイ
ヤーボンデイング用薄膜を成膜し、さらに上記接地予定
面を除く所要面にガラス薄膜を設ける工程と、リード先
端内側の空間部分に各リードから離間させかつ電源用リ
ードと接続した方形枠状電源部層を有し打ち抜き可能に
形成したリードフレーム用金属板に、その方形枠状電源
部とワイヤーボンデイング予定面にワイヤーボンデイン
グ用薄膜を成膜し、さらに方形枠状電源部層の中央部を
除いた所要部分にガラスまたはセラミックス薄膜を設け
る工程と、接地板用金属板上にリードフレーム用金属板
を載置し両者間のガラス薄膜にてガラス溶着して一体化
した後、前記のガラスまたはセラミックス薄膜上にＡｌ
薄膜配線またはＣｕ薄膜配線を成膜してインナーリード
を設け、かつ接地板のリード用突起部とリードフレーム
用金属板のリードとを接続する工程とからなることを特
徴とするリードフレームの製造方法。 - 【請求項３】 少なくとも半導体チップとの接地予定面
にワイヤーボンデイング用薄膜を成膜する工程に代えて
予め該薄膜をクラッドした接地板用金属板を用いて、所
要面にガラス薄膜を設ける工程を特徴とする請求項２記
載のリードフレームの製造方法。 - 【請求項４】 周辺部に複数のリード用突起部を有する
接地板層と、リード先端内側の空間部分に各リードから
離間させかつ電源用リードと接続した方形枠状電源部層
を形成したリードフレーム層とが、リードの一部及び上
記方形枠状電源部層を覆うガラス絶縁材層で接着積層さ
れ、また該接地板層の突起部とリードフレーム層の接地
用リードが接続され、さらに該リードフレーム層上に方
形枠状電源部層の中央部を除いた所要部分にガラスまた
はセラミックス薄膜からなる絶縁材層を介在させてＡｌ
薄膜配線またはＣｕ薄膜配線からなる信号配線層が形成
されインナーリードを構成したリードフレームを主体と
し、接地板層に固着した半導体チップとともに樹脂にて
封着したことを特徴とする半導体パッケージ。 - 【請求項５】 周辺部に複数のリード用突起部を有する
接地板層と、リード先端内側の空間部分に各リードから
離間させかつ電源用リードと接続した方形枠状電源部層
を形成したリードフレーム層とが、リードの一部及び上
記方形枠状電源部層を覆うガラス絶縁材層で接着積層さ
れ、また該接地板層の突起部とリードフレーム層の接地
用リードが接続され、さらに該リードフレーム層上に方
形枠状電源部層の中央部を除いた所要部分にガラスまた
はセラミックス薄膜からなる絶縁材を介在させてＡｌ薄
膜配線またはＣｕ薄膜配線からなる信号配線層が形成さ
れインナーリードを構成したリードフレームを主体と
し、接地板の露出面を低融点ガラス封着し、接地板に固
着した半導体チップとインナーリードを被包した金属キ
ャップが低融点ガラスを介して封着されたことを特徴と
する半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24660091A JPH0563130A (ja) | 1991-08-30 | 1991-08-30 | リードフレームとその製造方法並びに半導体パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24660091A JPH0563130A (ja) | 1991-08-30 | 1991-08-30 | リードフレームとその製造方法並びに半導体パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563130A true JPH0563130A (ja) | 1993-03-12 |
Family
ID=17150827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24660091A Pending JPH0563130A (ja) | 1991-08-30 | 1991-08-30 | リードフレームとその製造方法並びに半導体パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563130A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598497A1 (en) * | 1992-11-19 | 1994-05-25 | Shinko Electric Industries Co. Ltd. | Metal-core-type multi-layer lead frame |
| US6137299A (en) * | 1997-06-27 | 2000-10-24 | International Business Machines Corporation | Method and apparatus for testing integrated circuit chips |
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
| JPH02303052A (ja) * | 1989-05-17 | 1990-12-17 | Sumitomo Special Metals Co Ltd | 半導体パッケージ |
| JPH03132063A (ja) * | 1989-10-18 | 1991-06-05 | Dainippon Printing Co Ltd | リードフレーム |
-
1991
- 1991-08-30 JP JP24660091A patent/JPH0563130A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
| JPH02303052A (ja) * | 1989-05-17 | 1990-12-17 | Sumitomo Special Metals Co Ltd | 半導体パッケージ |
| JPH03132063A (ja) * | 1989-10-18 | 1991-06-05 | Dainippon Printing Co Ltd | リードフレーム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598497A1 (en) * | 1992-11-19 | 1994-05-25 | Shinko Electric Industries Co. Ltd. | Metal-core-type multi-layer lead frame |
| US5389816A (en) * | 1992-11-19 | 1995-02-14 | Shinko Electric Industries Co., Ltd. | Multi-layer lead frame using a metal-core substrate |
| US6137299A (en) * | 1997-06-27 | 2000-10-24 | International Business Machines Corporation | Method and apparatus for testing integrated circuit chips |
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232151B1 (en) | Power electronic module packaging | |
| JPH0774306A (ja) | 半導体装置 | |
| US20100186231A1 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
| JPH07263619A (ja) | 半導体装置 | |
| US20050093121A1 (en) | Chip package and substrate | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JPH06342853A (ja) | 半導体素子用パッケージ | |
| JPH07231069A (ja) | 半導体装置及びその製造方法及びこれに使用されるリードフレーム | |
| JPH0563130A (ja) | リードフレームとその製造方法並びに半導体パツケージ | |
| JPH1056101A (ja) | スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JPS60178655A (ja) | リ−ドフレ−ム | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH07211851A (ja) | リードフレーム | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JPH02303052A (ja) | 半導体パッケージ | |
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3199018B2 (ja) | 光モジュール | |
| JPH08236690A (ja) | 三次元実装モジュール及びその製造方法 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH08139234A (ja) | 半導体装置 |