JP3199018B2 - 光モジュール - Google Patents
光モジュールInfo
- Publication number
- JP3199018B2 JP3199018B2 JP4979498A JP4979498A JP3199018B2 JP 3199018 B2 JP3199018 B2 JP 3199018B2 JP 4979498 A JP4979498 A JP 4979498A JP 4979498 A JP4979498 A JP 4979498A JP 3199018 B2 JP3199018 B2 JP 3199018B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- substrate
- wiring
- wiring board
- optical module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光モジュールの構
造に関し、特に、リードフレーム上に集積回路を搭載
し、これを樹脂により封止して得られるプラスチックモ
ールド・電子モジュールと光学材料とを具備してなる光
モジュールに関するものである。
造に関し、特に、リードフレーム上に集積回路を搭載
し、これを樹脂により封止して得られるプラスチックモ
ールド・電子モジュールと光学材料とを具備してなる光
モジュールに関するものである。
【０００２】
【従来の技術】従来の電子モジュールには、例えば、米
国特許第５，３０４，８１８号および第５，４１６，８
７１号公報に記載されている構造のものが知られてい
る。これらに記載の電子モジュール（光トランシーバ）
における光リンクの構造を図１および図２に示す。すな
わち、リードフレーム５には電子素子集積基板２４（図
２）を搭載する領域５ａ（図１）が予め備わっていて、
ここに複数の電子素子を集積した基板（ハイブリッドＩ
Ｃ）を張り付ける。基板２４上の電極と対応するリード
フレーム５の外部のリードをボンディングワイヤーで接
続する。そして、発光素子や受光素子などの光素子が封
止されたモジュール２１，２２（図２）のリードピン
と、前記基板２４上の所定の電極とがボンディングワイ
ヤーで電気的接続が保たれる。各ワイヤーの接続後、基
板全体とモジュールの根本部を一体に樹脂封止し、リー
ドフレーム５の外部リード同士を接続しているサポート
リード部を切り離して光リンクが完成する。
国特許第５，３０４，８１８号および第５，４１６，８
７１号公報に記載されている構造のものが知られてい
る。これらに記載の電子モジュール（光トランシーバ）
における光リンクの構造を図１および図２に示す。すな
わち、リードフレーム５には電子素子集積基板２４（図
２）を搭載する領域５ａ（図１）が予め備わっていて、
ここに複数の電子素子を集積した基板（ハイブリッドＩ
Ｃ）を張り付ける。基板２４上の電極と対応するリード
フレーム５の外部のリードをボンディングワイヤーで接
続する。そして、発光素子や受光素子などの光素子が封
止されたモジュール２１，２２（図２）のリードピン
と、前記基板２４上の所定の電極とがボンディングワイ
ヤーで電気的接続が保たれる。各ワイヤーの接続後、基
板全体とモジュールの根本部を一体に樹脂封止し、リー
ドフレーム５の外部リード同士を接続しているサポート
リード部を切り離して光リンクが完成する。
【０００３】ここで、リードフレームの材料としては、
ニッケルと鉄の４２：５５比の合金（４２アロイ）が使
用され、基板としては、電気的特性（絶縁性）と熱伝導
性に優れたアルミナセラミック基板が使用され、これら
リードフレームと基板とを接着する材料としては、導電
性接着剤（Ａｇペースト）が使用されていた。
ニッケルと鉄の４２：５５比の合金（４２アロイ）が使
用され、基板としては、電気的特性（絶縁性）と熱伝導
性に優れたアルミナセラミック基板が使用され、これら
リードフレームと基板とを接着する材料としては、導電
性接着剤（Ａｇペースト）が使用されていた。
【０００４】
【発明が解決しようとする課題】最近の光リンクでは、
扱う信号の周波数（伝送ルート）が次第に高くなり、１
ＧＨｚを越えるものまで出現している。さらに、光伝送
の世界的規格であるＳＤＨ（ＳＯＮＥＴ）では次期伝送
レートとして２．５Ｇｂｐｓが規定されるまでになって
いる。そのような高速なリンクにおいては、信号伝送特
性の確保のための部品の小型化を意図した実装密度の向
上が課題となっている。これらの要求に応えるべく、基
板材料としてガラスセラミック基板を用い、さらに、こ
れを多層に張り合わせたものが提案され、多用されてい
る。
扱う信号の周波数（伝送ルート）が次第に高くなり、１
ＧＨｚを越えるものまで出現している。さらに、光伝送
の世界的規格であるＳＤＨ（ＳＯＮＥＴ）では次期伝送
レートとして２．５Ｇｂｐｓが規定されるまでになって
いる。そのような高速なリンクにおいては、信号伝送特
性の確保のための部品の小型化を意図した実装密度の向
上が課題となっている。これらの要求に応えるべく、基
板材料としてガラスセラミック基板を用い、さらに、こ
れを多層に張り合わせたものが提案され、多用されてい
る。
【０００５】しかしながら、このガラスセラミック基板
の熱伝導率は、０．００７（ｃａｌ／ｃｍ／℃／ｓｅ
ｃ）であり、９６％アルミナセラミック基板の熱伝導率
０．０４５（ｃａｌ／ｃｍ／℃／ｓｅｃ）に比較しても
小さな値であり、このガラスセラミック基板では、良好
な放熱特性を得ることはできない。このため、リードフ
レーム材として、４２アロイ（熱伝導率０．０３５（ｃ
ａｌ／ｃｍ／℃／ｓｅｃ））に代えて、熱伝導率の良い
銅合金（熱伝導率としては、例えば、ＫＦＣ（神戸製鋼
社の銅合金材の商品名）は、０．８７（ｃａｌ／ｃｍ／
℃／ｓｅｃ））を用いればよいことになる。しかし、こ
の場合には、ガラスセラミック基板の線膨張係数は、
６．１×１０-6／℃であり、銅合金材ＫＦＣの線膨張係
数は、１７．５×１０-6／℃であり、大きく異なる。そ
のため、従来の基板裏面全体に接着剤を塗布する方法を
採用した場合には、Ａｇペーストを高温により硬化させ
ることに伴って両者が高温（約１５０℃）に保持された
後、室温にまで低下された時に、基板が反ってしまう
（上方に凸形となる）という不具合があった。
の熱伝導率は、０．００７（ｃａｌ／ｃｍ／℃／ｓｅ
ｃ）であり、９６％アルミナセラミック基板の熱伝導率
０．０４５（ｃａｌ／ｃｍ／℃／ｓｅｃ）に比較しても
小さな値であり、このガラスセラミック基板では、良好
な放熱特性を得ることはできない。このため、リードフ
レーム材として、４２アロイ（熱伝導率０．０３５（ｃ
ａｌ／ｃｍ／℃／ｓｅｃ））に代えて、熱伝導率の良い
銅合金（熱伝導率としては、例えば、ＫＦＣ（神戸製鋼
社の銅合金材の商品名）は、０．８７（ｃａｌ／ｃｍ／
℃／ｓｅｃ））を用いればよいことになる。しかし、こ
の場合には、ガラスセラミック基板の線膨張係数は、
６．１×１０-6／℃であり、銅合金材ＫＦＣの線膨張係
数は、１７．５×１０-6／℃であり、大きく異なる。そ
のため、従来の基板裏面全体に接着剤を塗布する方法を
採用した場合には、Ａｇペーストを高温により硬化させ
ることに伴って両者が高温（約１５０℃）に保持された
後、室温にまで低下された時に、基板が反ってしまう
（上方に凸形となる）という不具合があった。
【０００６】このため、基板上に形成した抵抗体の抵抗
値が変動したり、あるいは基板上の配線パターンに断線
が生じる、等の問題が避けることができなかった。
値が変動したり、あるいは基板上の配線パターンに断線
が生じる、等の問題が避けることができなかった。
【０００７】したがって、本発明の課題は、製造の過程
で行われる熱処理によって、基板に変形を来すことがな
く、基板上の配線や回路の電気的特性を劣化させること
のない構造の光モジュールを提供することにある。
で行われる熱処理によって、基板に変形を来すことがな
く、基板上の配線や回路の電気的特性を劣化させること
のない構造の光モジュールを提供することにある。
【０００８】
【課題を解決するための手段】本発明にかかる光モジュ
ールでは、前記課題を解決するために、リードフレーム
と配線基板との接着において、接着剤を基板裏面の中央
部もしくは中央部近傍に選択的に塗布して、両者の接着
を行った。この接着構造が本発明の構成上の特徴であ
る。
ールでは、前記課題を解決するために、リードフレーム
と配線基板との接着において、接着剤を基板裏面の中央
部もしくは中央部近傍に選択的に塗布して、両者の接着
を行った。この接着構造が本発明の構成上の特徴であ
る。
【０００９】本発明の構成によれば、ガラスセラミック
基板とリードフレーム材との熱膨張率が大きく異なって
いても、両者は互いのほぼ中央部分の一カ所でのみ接着
されているため、互いの膨張量が歪み応力となって影響
し合うことがなく、モジュールとした場合に基板に反り
が生じることがない。
基板とリードフレーム材との熱膨張率が大きく異なって
いても、両者は互いのほぼ中央部分の一カ所でのみ接着
されているため、互いの膨張量が歪み応力となって影響
し合うことがなく、モジュールとした場合に基板に反り
が生じることがない。
【００１０】
【発明の実施の形態】図３は、本発明にかかる光モジュ
ールの製造方法を説明するためのもので、本発明に用い
る配線基板（ガラスセラミック基板）の分解斜視図であ
る。
ールの製造方法を説明するためのもので、本発明に用い
る配線基板（ガラスセラミック基板）の分解斜視図であ
る。
【００１１】ガラスセラミック基板は、図に示すよう
に、４層構造をしている。図の一番下が第１の絶縁層１
０１、その上が第２の絶縁層１０２、さらに、その上が
第３の絶縁層１０３、一番上が第４の絶縁層である。
に、４層構造をしている。図の一番下が第１の絶縁層１
０１、その上が第２の絶縁層１０２、さらに、その上が
第３の絶縁層１０３、一番上が第４の絶縁層である。
【００１２】第１の絶縁層１０１の裏面は、全面に金属
層１０５が形成されており、この金属層１０５をＧＮＤ
パターンとして使用する。第１の絶縁層１０１の上面に
は第１の配線パターン１０６が形成されている。この配
線パターン１０６は、ビア１０７を除いた電源パターン
である。
層１０５が形成されており、この金属層１０５をＧＮＤ
パターンとして使用する。第１の絶縁層１０１の上面に
は第１の配線パターン１０６が形成されている。この配
線パターン１０６は、ビア１０７を除いた電源パターン
である。
【００１３】第２の絶縁層１０２の上面にも、第２の配
線パターン１０８が形成されており、第１の配線パター
ン１０６と第２の配線パターン１０８とが第２の絶縁層
１０２の絶縁層を挟み込む構造となる。前記配線パター
ン１０８は、ビア１１０を除いた信号パターンである。
線パターン１０８が形成されており、第１の配線パター
ン１０６と第２の配線パターン１０８とが第２の絶縁層
１０２の絶縁層を挟み込む構造となる。前記配線パター
ン１０８は、ビア１１０を除いた信号パターンである。
【００１４】また、第３の絶縁層１０３の上面には、第
３の配線パターン１１１が形成されており、第２の配線
パターン１０８と第３の配線パターン１１１とが第３の
絶縁層１０３を挟み込む構造となる。前記第３の配線パ
ターンは、ビア１１２を除いたＧＮＤパターンである。
３の配線パターン１１１が形成されており、第２の配線
パターン１０８と第３の配線パターン１１１とが第３の
絶縁層１０３を挟み込む構造となる。前記第３の配線パ
ターンは、ビア１１２を除いたＧＮＤパターンである。
【００１５】さらに、第４の絶縁層１０４の上面には、
第４の配線パターン１１３ａ，１１３ｂ，１１３ｃが形
成されており、第３の配線パターン１１１と第４の配線
パターン１１３ａ，１１３ｂ，１１３ｃとが第３の絶縁
層１０３を挟み込む構造となる。前記第４の配線パター
ン１１３ａは電子部品の取り付け箇所であり、第４の配
線パターン１１３ｂは電源パターンであり、第４の配線
パターン１１３ｃは信号パターンである。
第４の配線パターン１１３ａ，１１３ｂ，１１３ｃが形
成されており、第３の配線パターン１１１と第４の配線
パターン１１３ａ，１１３ｂ，１１３ｃとが第３の絶縁
層１０３を挟み込む構造となる。前記第４の配線パター
ン１１３ａは電子部品の取り付け箇所であり、第４の配
線パターン１１３ｂは電源パターンであり、第４の配線
パターン１１３ｃは信号パターンである。
【００１６】本発明のガラスセラミック基板は、前述の
ような構造をしているため、第４の配線パターンとして
形成した信号パターン１１３ｃは、第３の配線パターン
として形成したＧＮＤパターン１１１を使用することに
より、インピーダンスマッチングを取ることが可能とな
る。
ような構造をしているため、第４の配線パターンとして
形成した信号パターン１１３ｃは、第３の配線パターン
として形成したＧＮＤパターン１１１を使用することに
より、インピーダンスマッチングを取ることが可能とな
る。
【００１７】また、第１の配線パターンとして形成した
電源パターン１０６と、第１の絶縁層１０１の裏面のＧ
ＮＤパターン１０５および第３の絶縁層１０３のＧＮＤ
パターン１１１との間で、金属層−絶縁層−金属層構造
の容量が形成され、これが電源用バイパスコントローラ
として動作するため、電源ノイズに対して強い構造とな
っている。
電源パターン１０６と、第１の絶縁層１０１の裏面のＧ
ＮＤパターン１０５および第３の絶縁層１０３のＧＮＤ
パターン１１１との間で、金属層−絶縁層−金属層構造
の容量が形成され、これが電源用バイパスコントローラ
として動作するため、電源ノイズに対して強い構造とな
っている。
【００１８】さらに、第４の配線パターンで形成された
信号パターン１１３ｃは、第１の配線パターン（電源パ
ターン）１０６、第１の絶縁層１０１の裏面のＧＮＤパ
ターン１０５および第３の絶縁層１０３のＧＮＤパター
ン１１１でシールドされるため、ここに微小電圧あるい
は微小電流となる信号パターンを形成することにより、
外部雑音耐性あるいは自己発生雑音耐性が向上する。
信号パターン１１３ｃは、第１の配線パターン（電源パ
ターン）１０６、第１の絶縁層１０１の裏面のＧＮＤパ
ターン１０５および第３の絶縁層１０３のＧＮＤパター
ン１１１でシールドされるため、ここに微小電圧あるい
は微小電流となる信号パターンを形成することにより、
外部雑音耐性あるいは自己発生雑音耐性が向上する。
【００１９】なお、各層の厚みは、第１の絶縁層１０１
と第３の絶縁層１０３の厚みが０．２ｍｍ程度で、第２
の絶縁層１０２と第４の絶縁層の厚みが０．１ｍｍ程度
であり、基板全体としての厚みは、約０．６ｍｍとなっ
ている。
と第３の絶縁層１０３の厚みが０．２ｍｍ程度で、第２
の絶縁層１０２と第４の絶縁層の厚みが０．１ｍｍ程度
であり、基板全体としての厚みは、約０．６ｍｍとなっ
ている。
【００２０】前記構成の配線基板に対して、次に、基板
の所定箇所に所要の各電子部品を搭載する。そして、図
４に示すように、電子部品を搭載した配線基板２００
は、その中央部もしくはその近傍２０１にＡｇペースト
を付けて、リードフレーム５の取り付け位置５ａに接着
する。かかる構成では、発熱の大きい電子部品（例え
ば、発光モジュールでは、発光素子駆動用の集積回路）
は、基板のほぼ中央部に搭載することが好ましい。なぜ
ならば、本発明においては、このような部品を搭載した
配線基板２００と、この配線基板２００を搭載するリー
ドフレーム５とは、Ａｇペーストで両者の中央部もしく
はその近傍の一カ所のみを２〜３ｍｍ程度の径の点状面
で接着するため、この接着部分２０１の放熱特性が最も
良好になるからである。
の所定箇所に所要の各電子部品を搭載する。そして、図
４に示すように、電子部品を搭載した配線基板２００
は、その中央部もしくはその近傍２０１にＡｇペースト
を付けて、リードフレーム５の取り付け位置５ａに接着
する。かかる構成では、発熱の大きい電子部品（例え
ば、発光モジュールでは、発光素子駆動用の集積回路）
は、基板のほぼ中央部に搭載することが好ましい。なぜ
ならば、本発明においては、このような部品を搭載した
配線基板２００と、この配線基板２００を搭載するリー
ドフレーム５とは、Ａｇペーストで両者の中央部もしく
はその近傍の一カ所のみを２〜３ｍｍ程度の径の点状面
で接着するため、この接着部分２０１の放熱特性が最も
良好になるからである。
【００２１】ここで、発熱部品を直接リードフレームに
搭載すれば、放熱という観点ではさらに効果的であるこ
とになるが、そのような構成は、リードフレームに素子
を直接搭載するとなると、配線パターンをリードフレー
ムに形成しなければならなくなり、複雑なパターンや、
速い信号を処理するモジュールでは、対応が不可能にな
るので、採用できない。
搭載すれば、放熱という観点ではさらに効果的であるこ
とになるが、そのような構成は、リードフレームに素子
を直接搭載するとなると、配線パターンをリードフレー
ムに形成しなければならなくなり、複雑なパターンや、
速い信号を処理するモジュールでは、対応が不可能にな
るので、採用できない。
【００２２】電子部品としては、前述の駆動用素子の他
に、電源のバイパスコンデンサ、バイアス設定用の抵抗
などがある。駆動用の素子のダイボンディングは、Ａｕ
Ｓｎ共晶半田やＡｇ樹脂が用いられ、他の電子部品の接
着にはＡｇペーストが主に使用される。
に、電源のバイパスコンデンサ、バイアス設定用の抵抗
などがある。駆動用の素子のダイボンディングは、Ａｕ
Ｓｎ共晶半田やＡｇ樹脂が用いられ、他の電子部品の接
着にはＡｇペーストが主に使用される。
【００２３】ＡｕＳｎ共晶半田を用いる場合には、配線
基板とリードフレームとを３５０℃程度の温度に保持し
て行い、また、Ａｇペーストの場合には、室温で樹脂を
塗布し、配線基板とリードフレームとを接着した後、こ
れらを１５０℃程度で熱処理することで、Ａｇペースト
を固化する。
基板とリードフレームとを３５０℃程度の温度に保持し
て行い、また、Ａｇペーストの場合には、室温で樹脂を
塗布し、配線基板とリードフレームとを接着した後、こ
れらを１５０℃程度で熱処理することで、Ａｇペースト
を固化する。
【００２４】電子部品をダイボンディングにより配線基
板に搭載した後、例えば、図２に示したように、集積回
路の外部電極パッドと配線基板の所定箇所、あるいは配
線基板の電極パッドとリードフレームの外部電極との
間、あるいは発光素子が封止されたパッケージのリード
ピンと配線基板上の所定電極との間を、ワイヤーボンデ
ィングする。
板に搭載した後、例えば、図２に示したように、集積回
路の外部電極パッドと配線基板の所定箇所、あるいは配
線基板の電極パッドとリードフレームの外部電極との
間、あるいは発光素子が封止されたパッケージのリード
ピンと配線基板上の所定電極との間を、ワイヤーボンデ
ィングする。
【００２５】ここまでの工程で、配線基板とリードフレ
ームは、室温 高温の温度サイクルを２回経ることにな
るため、従来の基板−リードフレーム全面接着法では、
既に、この段階で反りが生じていた。本発明に用いた一
点接着法を採用すれば、この段階においても反りの発生
はない。
ームは、室温 高温の温度サイクルを２回経ることにな
るため、従来の基板−リードフレーム全面接着法では、
既に、この段階で反りが生じていた。本発明に用いた一
点接着法を採用すれば、この段階においても反りの発生
はない。
【００２６】この後、受光素子や発光素子などの光素子
を封止したパッケージの根本部（リードピン側）とリー
ドフレームの外部リードとを除いた部分を樹脂封止す
る。この樹脂封止の後、外部リードピン間を接続してい
るサポートリードを除去して、光モジュールを完成する
ことができる。
を封止したパッケージの根本部（リードピン側）とリー
ドフレームの外部リードとを除いた部分を樹脂封止す
る。この樹脂封止の後、外部リードピン間を接続してい
るサポートリードを除去して、光モジュールを完成する
ことができる。
【００２７】前記発明の実施の形態の説明では、発光モ
ジュールを主体に説明したが、本発明の対象とする光モ
ジュールは、発光モジュールに限定されるものではな
い。本発明は、受光モジュールの場合にも当然適用可能
であるばかりでなく、発光／受光モジュールを同時に樹
脂封止により一体化した光トランシーバに対しても適用
可能である。図１および図２は、そのような光トランシ
ーバの例である。
ジュールを主体に説明したが、本発明の対象とする光モ
ジュールは、発光モジュールに限定されるものではな
い。本発明は、受光モジュールの場合にも当然適用可能
であるばかりでなく、発光／受光モジュールを同時に樹
脂封止により一体化した光トランシーバに対しても適用
可能である。図１および図２は、そのような光トランシ
ーバの例である。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
製造の過程で行われる熱処理によって、基板に変形と来
すことがなく、基板上の配線や回路の電気的特性を劣化
させることのない構造の光モジュールを提供することが
できる。
製造の過程で行われる熱処理によって、基板に変形と来
すことがなく、基板上の配線や回路の電気的特性を劣化
させることのない構造の光モジュールを提供することが
できる。
【図１】従来の光モジュール（光トランシーバ）の一例
を示す平面構成図である。
を示す平面構成図である。
【図２】従来の光モジュールに用いられる図１に示す構
造と類似のリードフレームの斜視図である。
造と類似のリードフレームの斜視図である。
【図３】本発明の実施の形態を説明するための図であ
り、配線基板の分解斜視図である。
り、配線基板の分解斜視図である。
【図４】本発明の実施の形態を説明するための図であ
り、配線基板の取り付け位置を点線にて示したリードフ
レームの平面構成図である。
り、配線基板の取り付け位置を点線にて示したリードフ
レームの平面構成図である。
５ リードフレーム ５ａ リードフレームにおける配線基板の搭載領域 ２００ 配線基板 ２０１ 配線基板とリードフレームの接着箇所
Claims (4)
- 【請求項１】 光素子を筐体内に封止してなる光学材料
と、電子部品が搭載されるとともに配線パターンを有す
る配線基板と、該基板を搭載するリードフレームとで構
成される光モジュールにおいて、前記配線基板はガラスセラミック基板であり、前記リー
ドフレームは銅合金材で構成されており、 前記配線基板
の中央部分もしくは中央近傍部分だけが前記リードフレ
ームと接着され、前記リードフレーム、前記配線基板、
前記光学材料が一体的に樹脂封止されていることを特徴
とする光モジュール。 - 【請求項２】 前記配線基板は少なくとも二つの配線層
を含む多層基板であることを特徴とする請求項１に記載
の光モジュール。 - 【請求項３】 前記配線基板と前記リードフレームとは
導電性接着剤で接着されていることを特徴とする請求項
１に記載の光モジュール。 - 【請求項４】 前記電子部品のうち最も発熱の大きい部
品が前記配線基板と前記リードフレームとの接着箇所の
上に搭載されていることを特徴とする請求項１に記載の
光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4979498A JP3199018B2 (ja) | 1998-03-02 | 1998-03-02 | 光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4979498A JP3199018B2 (ja) | 1998-03-02 | 1998-03-02 | 光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251507A JPH11251507A (ja) | 1999-09-17 |
| JP3199018B2 true JP3199018B2 (ja) | 2001-08-13 |
Family
ID=12841068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4979498A Expired - Fee Related JP3199018B2 (ja) | 1998-03-02 | 1998-03-02 | 光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199018B2 (ja) |
-
1998
- 1998-03-02 JP JP4979498A patent/JP3199018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251507A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5001546A (en) | Clad metal lead frame substrates | |
| US4612601A (en) | Heat dissipative integrated circuit chip package | |
| EP0701278B1 (en) | Semiconductor device and method for manufacturing same | |
| US5889320A (en) | Tape application platform and processes therefor | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JP3199018B2 (ja) | 光モジュール | |
| US20030209783A1 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH0451582A (ja) | 混成集積回路装置 | |
| JPH0677361A (ja) | マルチチップモジュール | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0653346A (ja) | 半導体装置 | |
| AU680142C (en) | Tape application platform and processes therefor | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP2001284506A (ja) | 半導体装置 | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
| JP2000091466A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |