JP2000216550A - 積層プリント配線基板 - Google Patents
積層プリント配線基板Info
- Publication number
- JP2000216550A JP2000216550A JP11015043A JP1504399A JP2000216550A JP 2000216550 A JP2000216550 A JP 2000216550A JP 11015043 A JP11015043 A JP 11015043A JP 1504399 A JP1504399 A JP 1504399A JP 2000216550 A JP2000216550 A JP 2000216550A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- wiring board
- printed wiring
- layer
- core material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 53
- 239000011162 core material Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 67
- 239000000853 adhesive Substances 0.000 abstract description 12
- 230000001070 adhesive effect Effects 0.000 abstract description 12
- 239000003822 epoxy resin Substances 0.000 abstract description 7
- 229920000647 polyepoxide Polymers 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 17
- 230000007613 environmental effect Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0133—Elastomeric or compliant polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Abstract
(57)【要約】 （修正有）
【課題】 環境温度に対する耐性を向上させた積層プリ
ント配線基板を提供する。 【解決手段】 環境温度が変化し、中間導電性配線パタ
ーン２、３が熱膨張すると、空白部８によって応力が緩
和され、従来に比較して導電性物質１２に加わる応力が
低減される。
ント配線基板を提供する。 【解決手段】 環境温度が変化し、中間導電性配線パタ
ーン２、３が熱膨張すると、空白部８によって応力が緩
和され、従来に比較して導電性物質１２に加わる応力が
低減される。
Description
【０００１】
【発明の属する技術分野】この発明は、環境温度の変化
に対する耐性を向上させた積層プリント配線基板に関す
る。
に対する耐性を向上させた積層プリント配線基板に関す
る。
【０００２】
【従来の技術】従来より、半導体集積回路等の部品をプ
リント配線基板に実装した半導体装置（以下、モジュー
ルという。）は、高実装密度化、高周波特性の向上等を
目的として多層構造のものが使用されている。
リント配線基板に実装した半導体装置（以下、モジュー
ルという。）は、高実装密度化、高周波特性の向上等を
目的として多層構造のものが使用されている。
【０００３】図２は、このようなモジュールの構成を示
す図であり、１０１は半導体素子が内蔵された半導体デ
バイスパッケージ（以下、単にパッケージという。）、
１０２は積層プリント配線基板である。
す図であり、１０１は半導体素子が内蔵された半導体デ
バイスパッケージ（以下、単にパッケージという。）、
１０２は積層プリント配線基板である。
【０００４】積層プリント配線基板１０２は、セラミッ
クス、ガラスエポキシ樹脂等の基板と、この基板上に形
成された導電性配線パターンによって構成される電気的
回路と、外部装置との入出力を行なうための端子を備え
ており、パッケージ１０１に内蔵された半導体素子から
の電気的信号を外部装置に伝送すると共に、外部装置か
らの電気信号を半導体素子に供給する。
クス、ガラスエポキシ樹脂等の基板と、この基板上に形
成された導電性配線パターンによって構成される電気的
回路と、外部装置との入出力を行なうための端子を備え
ており、パッケージ１０１に内蔵された半導体素子から
の電気的信号を外部装置に伝送すると共に、外部装置か
らの電気信号を半導体素子に供給する。
【０００５】なお、この図２ではパッケージ１０１の例
としてＴ−ＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉ
ｎｅ Ｐａｃｋａｇｅ）を示しているが、他のＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＴＣＰ（Ｔａｐ
ｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のパッケージ
を用いる場合もある。
としてＴ−ＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉ
ｎｅ Ｐａｃｋａｇｅ）を示しているが、他のＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＴＣＰ（Ｔａｐ
ｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のパッケージ
を用いる場合もある。
【０００６】図３は、このような構成のモジュールのａ
−ａ断面を示す拡大図であり、２０１は半導体素子、２
０２は半導体素子２０１の電気的信号を外部に伝送する
ための導電性物質のリード（例えば銅、４２アロイ
等）、２０３は半導体素子２０１の電気的信号をリード
２０２に伝送するための金属細線（例えば金、アルミ
等）、２０４は半導体素子２０１を外部からの力から保
護するための封止材（例えばエポキシ樹脂、シリコン樹
脂等、図１中のパッケージ１０１に相当）である。
−ａ断面を示す拡大図であり、２０１は半導体素子、２
０２は半導体素子２０１の電気的信号を外部に伝送する
ための導電性物質のリード（例えば銅、４２アロイ
等）、２０３は半導体素子２０１の電気的信号をリード
２０２に伝送するための金属細線（例えば金、アルミ
等）、２０４は半導体素子２０１を外部からの力から保
護するための封止材（例えばエポキシ樹脂、シリコン樹
脂等、図１中のパッケージ１０１に相当）である。
【０００７】また、同図中、２０５は積層プリント配線
基板（図１中の積層プリント配線基板１０２に相当）で
あり、２０６は積層プリント配線基板２０４上にリード
２０２と電気的に接合するために設けられたパッドであ
り、２０７は、例えば半田、銀ペースト等からなり、リ
ード２０２とパッド２０６とを電気的に接続するための
導電性物質（導電性接着剤）である。
基板（図１中の積層プリント配線基板１０２に相当）で
あり、２０６は積層プリント配線基板２０４上にリード
２０２と電気的に接合するために設けられたパッドであ
り、２０７は、例えば半田、銀ペースト等からなり、リ
ード２０２とパッド２０６とを電気的に接続するための
導電性物質（導電性接着剤）である。
【０００８】積層プリント配線基板２０５としては、一
般的に４〜８層の積層プリント配線基板を用いることが
多い。
般的に４〜８層の積層プリント配線基板を用いることが
多い。
【０００９】図４は、一般的な４層積層プリント配線基
板の構成例を示す断面図であり、３０１は積層プリント
配線基板のコア材（例えばガラスエポキシ樹脂）であ
り、３０２、３０３はコア材４０１の表裏面にそれぞれ
貼り付けられた中層導電性配線パターン（例えば銅箔）
であり、一般的には、積層プリント配線基板全面に貼り
つけられる。
板の構成例を示す断面図であり、３０１は積層プリント
配線基板のコア材（例えばガラスエポキシ樹脂）であ
り、３０２、３０３はコア材４０１の表裏面にそれぞれ
貼り付けられた中層導電性配線パターン（例えば銅箔）
であり、一般的には、積層プリント配線基板全面に貼り
つけられる。
【００１０】また、３０４、３０５は中層導電性配線パ
ターン３０２、３０３上に設けられた絶縁性接着剤（一
般的にエポキシ樹脂）であり、３０６、３０７は絶縁性
接着剤３０４、３０５上に貼りつけられた表層導電性配
線パターン（例えば銅箔）であり、主に積層プリント配
線基板に搭載される各種部品の接合及び電気的回路パタ
ーンの構成に用いられている。
ターン３０２、３０３上に設けられた絶縁性接着剤（一
般的にエポキシ樹脂）であり、３０６、３０７は絶縁性
接着剤３０４、３０５上に貼りつけられた表層導電性配
線パターン（例えば銅箔）であり、主に積層プリント配
線基板に搭載される各種部品の接合及び電気的回路パタ
ーンの構成に用いられている。
【００１１】一般的には、中層導電性配線パターン３０
２、３０３には、動作の安定化のために接地電位あるい
は電源電圧が供給される。
２、３０３には、動作の安定化のために接地電位あるい
は電源電圧が供給される。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
ような構成のモジュールに使用される部品の一般的な熱
膨張係数は、パッケージ２０４（Ｔ−ＳＯＰ）が７×１
０-6／℃程度であるのに対し、基板３０１が１５×１０
-6／℃程度であるため、熱膨張係数に大きな開きがあ
る。
ような構成のモジュールに使用される部品の一般的な熱
膨張係数は、パッケージ２０４（Ｔ−ＳＯＰ）が７×１
０-6／℃程度であるのに対し、基板３０１が１５×１０
-6／℃程度であるため、熱膨張係数に大きな開きがあ
る。
【００１３】モジュールの製造時には、種々の信頼性試
験を行なうが、この一つに環境温度を周期的に変化させ
る温度サイクル試験がある。上述のようにパッケージ２
０４と、基板３０１の熱膨張係数の違いが大きいと、こ
の温度サイクル試験において導電性物質２０７部に応力
が集中し、クラック（亀裂）が生じてしまうことがあ
る。この亀裂は、温度サイクル試験を継続するとさらに
進行し、最終的には、図５に示すように、断線２０９と
なってモジュール製品の機能を破壊し、製品品質が低下
する問題があった。
験を行なうが、この一つに環境温度を周期的に変化させ
る温度サイクル試験がある。上述のようにパッケージ２
０４と、基板３０１の熱膨張係数の違いが大きいと、こ
の温度サイクル試験において導電性物質２０７部に応力
が集中し、クラック（亀裂）が生じてしまうことがあ
る。この亀裂は、温度サイクル試験を継続するとさらに
進行し、最終的には、図５に示すように、断線２０９と
なってモジュール製品の機能を破壊し、製品品質が低下
する問題があった。
【００１４】ところで、温度サイクル試験を満足するた
めには、Ｔ−ＳＯＰ程度に熱膨張係数が低い積層プリン
ト配線基板を用いることが考えられるが、モジュールの
コストが増加してしまう。
めには、Ｔ−ＳＯＰ程度に熱膨張係数が低い積層プリン
ト配線基板を用いることが考えられるが、モジュールの
コストが増加してしまう。
【００１５】本発明は、上述のような問題点に鑑みてな
されたものであり、環境温度の変化に対する耐性を向上
させ、製品品質の向上に寄与することができる積層プリ
ント配線基板を提供することを目的とする。
されたものであり、環境温度の変化に対する耐性を向上
させ、製品品質の向上に寄与することができる積層プリ
ント配線基板を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係る積層プリン
ト配線基板は、平板状のコア材と、コア材の上に設けら
れた中層導電体層と、中層導電体層の上に設けられた絶
縁体層と、絶縁体層の上に設けられた表層導電体層とを
備え、表層導電体層は、電子部品のリードが接続される
パッド部を有し、中層導電体層は、パッド部の下に当該
中層導電体層の未形成領域を有することを特徴とする。
ト配線基板は、平板状のコア材と、コア材の上に設けら
れた中層導電体層と、中層導電体層の上に設けられた絶
縁体層と、絶縁体層の上に設けられた表層導電体層とを
備え、表層導電体層は、電子部品のリードが接続される
パッド部を有し、中層導電体層は、パッド部の下に当該
中層導電体層の未形成領域を有することを特徴とする。
【００１７】また、本発明の他の請求項に係る積層プリ
ント配線基板は、平板状のコア材と、コア材の上に設け
られた中層導電体層と、中層導電体層の上に設けられた
絶縁体層と、絶縁体層の上に設けられた表層導電体層
と、表層導電体層に設けられ、電子部品のリードが接続
されるパッド部と、パッド部の下に設けられ、中層導電
体層の代わりに緩衝材を設けた緩衝部とを備えることを
特徴とする。
ント配線基板は、平板状のコア材と、コア材の上に設け
られた中層導電体層と、中層導電体層の上に設けられた
絶縁体層と、絶縁体層の上に設けられた表層導電体層
と、表層導電体層に設けられ、電子部品のリードが接続
されるパッド部と、パッド部の下に設けられ、中層導電
体層の代わりに緩衝材を設けた緩衝部とを備えることを
特徴とする。
【００１８】また、本発明の他の請求項に係る積層プリ
ント配線基板は、平板状のコア材と、コア材の上に設け
られた中層導電体層と、中層導電体層の上に設けられた
絶縁体層と、絶縁体層の上に設けられた表層導電体層
と、表層導電体層と中層導電体層の間に設けられ、緩衝
材からなる緩衝材層とを備えることを特徴とする。
ント配線基板は、平板状のコア材と、コア材の上に設け
られた中層導電体層と、中層導電体層の上に設けられた
絶縁体層と、絶縁体層の上に設けられた表層導電体層
と、表層導電体層と中層導電体層の間に設けられ、緩衝
材からなる緩衝材層とを備えることを特徴とする。
【００１９】
【発明の実施の形態】図１は本発明の第１の実施形態に
係る積層プリント配線基板の層構成を示す断面図であ
る。この積層プリント配線基板は、４層の導電層を有す
る４層積層プリント配線基板であり、例えばガラスエポ
キシ樹脂等からなるコア材１と、コア材１の両面に貼り
付けられた中層導電性配線パターン（一般的に銅箔を使
用）２、３と、中層導電性配線パターン２、３上に設け
られた絶縁性接着剤（例えばエポキシ樹脂）４、５と、
絶縁性接着剤４、５上に貼り付けられた表層導電性配線
パターン（例えば銅箔）６、７と、表層導電性配線パタ
ーン６、７部に設けられたパッド６ａ、７ａとを備えて
いる。
係る積層プリント配線基板の層構成を示す断面図であ
る。この積層プリント配線基板は、４層の導電層を有す
る４層積層プリント配線基板であり、例えばガラスエポ
キシ樹脂等からなるコア材１と、コア材１の両面に貼り
付けられた中層導電性配線パターン（一般的に銅箔を使
用）２、３と、中層導電性配線パターン２、３上に設け
られた絶縁性接着剤（例えばエポキシ樹脂）４、５と、
絶縁性接着剤４、５上に貼り付けられた表層導電性配線
パターン（例えば銅箔）６、７と、表層導電性配線パタ
ーン６、７部に設けられたパッド６ａ、７ａとを備えて
いる。
【００２０】表層導電性配線パターン６、７は、主に積
層プリント配線基板に搭載される各種部品の接合及び電
気的回路パターンの構成に用いられる。
層プリント配線基板に搭載される各種部品の接合及び電
気的回路パターンの構成に用いられる。
【００２１】また、パッド６ａ、７ａは、積層プリント
配線基板に搭載される半導体装置等の各種部品の電極部
（リード）を積層プリント配線基板上の表層導電性配線
パターン６、７とを電気的に接続するために用いられ
る。
配線基板に搭載される半導体装置等の各種部品の電極部
（リード）を積層プリント配線基板上の表層導電性配線
パターン６、７とを電気的に接続するために用いられ
る。
【００２２】また、この積層プリント配線基板では、図
６（Ａ）に示すように、パッド６ａ、７ａの直下の中層
導電性配線パターン２、３を削除した空白部（未形成領
域）８を設けている。この空白部８は、同図（Ｂ）にそ
の上面図を示すように、パッド６ａ、７ａの直下のみな
らず、例えば半導体装置等のパッケージ１０のリード１
１が存在する領域に亙って形成されている。
６（Ａ）に示すように、パッド６ａ、７ａの直下の中層
導電性配線パターン２、３を削除した空白部（未形成領
域）８を設けている。この空白部８は、同図（Ｂ）にそ
の上面図を示すように、パッド６ａ、７ａの直下のみな
らず、例えば半導体装置等のパッケージ１０のリード１
１が存在する領域に亙って形成されている。
【００２３】また、この空白部８は、コア材１の両面に
中層導電性配線パターン２、３の層を形成した後、エッ
チング、機械的加工等により、後にパッド６ａ、７ａを
形成する領域の中層導電性配線パターン２、３を削除す
ることによって形成される。
中層導電性配線パターン２、３の層を形成した後、エッ
チング、機械的加工等により、後にパッド６ａ、７ａを
形成する領域の中層導電性配線パターン２、３を削除す
ることによって形成される。
【００２４】このように構成された積層プリント配線基
板には、図６（Ａ）及び同図（Ｂ）に示すように、表層
導電性配線パターン６上のパッド６ａに、パッケージ１
０に設けられたリード１１が対応するように半導体装置
が載置され、同図（Ａ）に示すように、例えば半田、銀
ペースト等の導電性物質（導電性接着材）１２によって
リード１１とパッド６ａが電気的に接続される。
板には、図６（Ａ）及び同図（Ｂ）に示すように、表層
導電性配線パターン６上のパッド６ａに、パッケージ１
０に設けられたリード１１が対応するように半導体装置
が載置され、同図（Ａ）に示すように、例えば半田、銀
ペースト等の導電性物質（導電性接着材）１２によって
リード１１とパッド６ａが電気的に接続される。
【００２５】上述のように構成された積層プリント配線
基板では、表層導電性配線パターン６、７部に設けられ
たパッド６ａ、７ａ部の直下の中層導電性配線パターン
２、３部に空白部８を設けることにより、積層プリント
配線基板の構成材料のうち熱膨張係数が大きい中層導電
性配線パターン２、３の体積を削減することができる。
また、中層導電性配線パターン２、３が熱膨張しても、
空白部８によってある程度緩和されるため、積層プリン
ト配線基板全体の熱膨張係数を積層プリント配線基板に
実装する部品の熱膨張係数に近づけることができる。
基板では、表層導電性配線パターン６、７部に設けられ
たパッド６ａ、７ａ部の直下の中層導電性配線パターン
２、３部に空白部８を設けることにより、積層プリント
配線基板の構成材料のうち熱膨張係数が大きい中層導電
性配線パターン２、３の体積を削減することができる。
また、中層導電性配線パターン２、３が熱膨張しても、
空白部８によってある程度緩和されるため、積層プリン
ト配線基板全体の熱膨張係数を積層プリント配線基板に
実装する部品の熱膨張係数に近づけることができる。
【００２６】これにより、環境温度を周期的に変化させ
る温度サイクル試験において導電性物質１２に集中する
応力を緩和させることができ、温度サイクル試験に対す
る耐性を向上させて製品品質の向上に寄与することがで
きる。
る温度サイクル試験において導電性物質１２に集中する
応力を緩和させることができ、温度サイクル試験に対す
る耐性を向上させて製品品質の向上に寄与することがで
きる。
【００２７】図７は本発明の第２の実施形態に係る積層
プリント配線基板の層構成を示す断面図である。
プリント配線基板の層構成を示す断面図である。
【００２８】この積層プリント配線基板は、第１の実施
形態と同様に４層の導電層を有する４層積層プリント配
線基板であるが、上述の空白部８の代わりに、例えばシ
リコンゴム等の緩衝材からなる緩衝部１８を設けてい
る。
形態と同様に４層の導電層を有する４層積層プリント配
線基板であるが、上述の空白部８の代わりに、例えばシ
リコンゴム等の緩衝材からなる緩衝部１８を設けてい
る。
【００２９】この緩衝部１８は、図８（Ａ）に示すよう
に、後にパッド６ａ、７ａが形成される領域の直下の上
述の空白部８に相当する領域の中間導電性配線パターン
（一般的に銅箔を使用）２、３を、上述の第１の実施形
態と同様にエッチング、機械的加工等によって削除し、
この中間導電性配線パターン２、３を削除した領域に設
けられている。また、この緩衝部１８は、同図（Ｂ）に
その上面図を示すように、パッド６ａ、７ａの直下のみ
ならず、例えば半導体装置等のパッケージ１０のリード
１１が存在する領域に亙って形成されている。
に、後にパッド６ａ、７ａが形成される領域の直下の上
述の空白部８に相当する領域の中間導電性配線パターン
（一般的に銅箔を使用）２、３を、上述の第１の実施形
態と同様にエッチング、機械的加工等によって削除し、
この中間導電性配線パターン２、３を削除した領域に設
けられている。また、この緩衝部１８は、同図（Ｂ）に
その上面図を示すように、パッド６ａ、７ａの直下のみ
ならず、例えば半導体装置等のパッケージ１０のリード
１１が存在する領域に亙って形成されている。
【００３０】このように構成された積層プリント配線基
板には、図８（Ａ）及び同図（Ｂ）に示すように、表層
導電性配線パターン６上のパッド６ａに、パッケージ１
０に設けられたリード１１が対応するように半導体装置
が載置され、同図（Ａ）に示すように、例えば半田、銀
ペースト等の導電性物質（導電性接着材）１２によって
リード１１とパッド６ａが電気的に接続される。
板には、図８（Ａ）及び同図（Ｂ）に示すように、表層
導電性配線パターン６上のパッド６ａに、パッケージ１
０に設けられたリード１１が対応するように半導体装置
が載置され、同図（Ａ）に示すように、例えば半田、銀
ペースト等の導電性物質（導電性接着材）１２によって
リード１１とパッド６ａが電気的に接続される。
【００３１】このように構成された積層プリント配線基
板では、積層プリント配線基板の表層導電性配線パター
ン６、７部に設けられたパッド６ａ、７ａ部の直下の中
層導電性配線パターン２、３部に緩衝部１８を設けるこ
とにより、積層プリント配線基板の構成材料のうち熱膨
張係数が大きい中層導電性配線パターン２、３の体積を
削減することができる。また、中層導電性配線パターン
２、３が熱膨張しても、緩衝部１８によってある程度緩
和されるため、積層プリント配線基板全体の熱膨張係数
を積層プリント配線基板に実装する部品の熱膨張係数に
近づけることができる。
板では、積層プリント配線基板の表層導電性配線パター
ン６、７部に設けられたパッド６ａ、７ａ部の直下の中
層導電性配線パターン２、３部に緩衝部１８を設けるこ
とにより、積層プリント配線基板の構成材料のうち熱膨
張係数が大きい中層導電性配線パターン２、３の体積を
削減することができる。また、中層導電性配線パターン
２、３が熱膨張しても、緩衝部１８によってある程度緩
和されるため、積層プリント配線基板全体の熱膨張係数
を積層プリント配線基板に実装する部品の熱膨張係数に
近づけることができる。
【００３２】これにより、上述の第１の実施形態と同様
に、環境温度を周期的に変化させる温度サイクル試験に
おいて導電性物質１２に集中する応力を緩和させること
ができ、温度サイクル試験に対する耐性を向上させて製
品品質の向上に寄与することができる。
に、環境温度を周期的に変化させる温度サイクル試験に
おいて導電性物質１２に集中する応力を緩和させること
ができ、温度サイクル試験に対する耐性を向上させて製
品品質の向上に寄与することができる。
【００３３】図９は、本発明の第３の実施形態に係る積
層プリント配線基板の層構成を示す断面図である。この
積層プリント配線基板は、上述の第１及び第２の実施形
態と同様に、４層の導電層を有する４層積層プリント配
線基板であるが、上述の空白部８あるいは緩衝部１８を
設ける代わりに、中層導電性配線パターン（一般的に銅
箔を使用）２と絶縁性接着剤４の間と、中層導電性配線
パターン３と絶縁性接着剤５の間の間に、例えばシリコ
ン等の緩衝材からなる緩衝材層２８、２９を設けてい
る。
層プリント配線基板の層構成を示す断面図である。この
積層プリント配線基板は、上述の第１及び第２の実施形
態と同様に、４層の導電層を有する４層積層プリント配
線基板であるが、上述の空白部８あるいは緩衝部１８を
設ける代わりに、中層導電性配線パターン（一般的に銅
箔を使用）２と絶縁性接着剤４の間と、中層導電性配線
パターン３と絶縁性接着剤５の間の間に、例えばシリコ
ン等の緩衝材からなる緩衝材層２８、２９を設けてい
る。
【００３４】このような構成の積層プリント配線基板
は、まず、コア材１の両面に中層導電性配線パターン
２、３を形成し、次に、この中層導電性配線パターン
２、３の上に緩衝材層２８、２９を横層プリント配線基
板全体に設けた後、絶縁性接着剤４、５を設け、その
後、表層導電性配線パターン６、７を設けることによっ
て製造する。
は、まず、コア材１の両面に中層導電性配線パターン
２、３を形成し、次に、この中層導電性配線パターン
２、３の上に緩衝材層２８、２９を横層プリント配線基
板全体に設けた後、絶縁性接着剤４、５を設け、その
後、表層導電性配線パターン６、７を設けることによっ
て製造する。
【００３５】上述のような構成とすることにより、積層
プリント配線基板の構成材料のうち熱膨張係数が大きい
中層導電性配線パターン２、３により発生する応力が緩
衝材層２８、２９によって緩和され、表層導電性配線パ
ターン６、７に応力が伝達されない。
プリント配線基板の構成材料のうち熱膨張係数が大きい
中層導電性配線パターン２、３により発生する応力が緩
衝材層２８、２９によって緩和され、表層導電性配線パ
ターン６、７に応力が伝達されない。
【００３６】このため、環境温度を周期的に変化させる
温度サイクル試験において導電性物質１２に集中する応
力を緩和させることができ、温度サイクル試験に対する
耐性を向上させて製品品質の向上に寄与することができ
る。
温度サイクル試験において導電性物質１２に集中する応
力を緩和させることができ、温度サイクル試験に対する
耐性を向上させて製品品質の向上に寄与することができ
る。
【００３７】なお、上述の各実施形態では、Ｔ−ＳＯＦ
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）を実装した積層プリント配線基板に本発明を適用
した例を示したが、本発明は他のパッケージ、例えばＱ
ＦＰ（Ｑｕａｄ Ｆ１ａｔＰａｃｋａｇｅ）、ＢＧＡ
（ＢａｌｌＧｒｉｄＡｒｒａｙ）、ＣＳＰ（Ｃｈｉｐｓ
ｉｚｅ Ｐａｃｋａｇｅ）等を実装する積層プリント配
線基板、あるいはビルドアッブ基板等にも適用すること
ができる。
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）を実装した積層プリント配線基板に本発明を適用
した例を示したが、本発明は他のパッケージ、例えばＱ
ＦＰ（Ｑｕａｄ Ｆ１ａｔＰａｃｋａｇｅ）、ＢＧＡ
（ＢａｌｌＧｒｉｄＡｒｒａｙ）、ＣＳＰ（Ｃｈｉｐｓ
ｉｚｅ Ｐａｃｋａｇｅ）等を実装する積層プリント配
線基板、あるいはビルドアッブ基板等にも適用すること
ができる。
【００３８】また、上述の各実施形態では、説明の簡略
化のために、４層積層プリント配線基板に本発明を適用
した場合について説明したが、中間導電性配線パターン
を有する積層プリント配線基板であれば、層数の異なる
ものにも本発明を適用することができる。
化のために、４層積層プリント配線基板に本発明を適用
した場合について説明したが、中間導電性配線パターン
を有する積層プリント配線基板であれば、層数の異なる
ものにも本発明を適用することができる。
【００３９】
【発明の効果】本発明に係る積層プリント配線基板は、
表層導電体層に設けられた電子部品のリードが接続され
るパッド部の下に、中層導電体層の未形成領域、あるい
は中層導電体層の代わりに緩衝材を設けた緩衝部を設け
ることにより、一般に他と熱膨張率が異なる中層導電体
層の体積を減少させることができる。さらに、中層導電
体層が熱膨張しても、未形成領域あるいは緩衝部によっ
て表層導電体層に加わる応力を減少させることができる
ため、環境温度の変化に対する耐性を向上させることが
でき、製品品質の向上に寄与することができる。
表層導電体層に設けられた電子部品のリードが接続され
るパッド部の下に、中層導電体層の未形成領域、あるい
は中層導電体層の代わりに緩衝材を設けた緩衝部を設け
ることにより、一般に他と熱膨張率が異なる中層導電体
層の体積を減少させることができる。さらに、中層導電
体層が熱膨張しても、未形成領域あるいは緩衝部によっ
て表層導電体層に加わる応力を減少させることができる
ため、環境温度の変化に対する耐性を向上させることが
でき、製品品質の向上に寄与することができる。
【００４０】また、本発明の他の請求項に係る積層プリ
ント配線基板は、表層導電体層と中層導電体層の間に、
緩衝材からなる緩衝材層を設けることにより、中層導電
体層が熱膨張しても表層導電体層に加わる応力を減少さ
せることができる。これにより、環境温度の変化に対す
る耐性を向上させることができ、製品品質の向上に寄与
することができる。
ント配線基板は、表層導電体層と中層導電体層の間に、
緩衝材からなる緩衝材層を設けることにより、中層導電
体層が熱膨張しても表層導電体層に加わる応力を減少さ
せることができる。これにより、環境温度の変化に対す
る耐性を向上させることができ、製品品質の向上に寄与
することができる。
【図１】 本発明の第１の実施形態に係る積層プリント
配線基板の構成を示す図である。
配線基板の構成を示す図である。
【図２】 従来の半導体装置の構成を示す（Ａ）上面
図、（Ｂ）底面図、（Ｃ）側面図である。
図、（Ｂ）底面図、（Ｃ）側面図である。
【図３】 従来の半導体装置の構成を示す拡大断面図で
ある。
ある。
【図４】 従来の積層プリント配線基板の構成を示す図
である。
である。
【図５】 従来の半導体装置において発生したクラック
を示す断面図である。
を示す断面図である。
【図６】 第１の実施形態に係る積層プリント配線基板
に設けられた空白部を示す（Ａ）断面図、（Ｂ）上面図
である。
に設けられた空白部を示す（Ａ）断面図、（Ｂ）上面図
である。
【図７】 本発明の第２の実施形態に係る積層プリント
配線基板の構成を示す図である。
配線基板の構成を示す図である。
【図８】 第２の実施形態に係る積層プリント配線基板
に設けられた緩衝部を示す（Ａ）断面図、（Ｂ）上面図
である。
に設けられた緩衝部を示す（Ａ）断面図、（Ｂ）上面図
である。
【図９】 本発明の第３の実施形態に係る積層プリント
配線基板の構成を示す図である。
配線基板の構成を示す図である。
１ コア材、２、３ 中層導電性配線パターン、４、５
絶縁性物質、６、７表層導電性配線パターン、６ａ、
７ａ パッド、８ 空白部、１８ 緩衝部、２４、２４
緩衝材層
絶縁性物質、６、７表層導電性配線パターン、６ａ、
７ａ パッド、８ 空白部、１８ 緩衝部、２４、２４
緩衝材層
Claims (5)
- 【請求項１】 平板状のコア材と、 該コア材の上に設けられた中層導電体層と、 該中層導電体層の上に設けられた絶縁体層と、 該絶縁体層の上に設けられた表層導電体層とを備え、 前記表層導電体層は、電子部品のリードが接続されるパ
ッド部を有し、 前記中層導電体層は、前記パッド部の下に当該中層導電
体層の未形成領域を有することを特徴とする積層プリン
ト配線基板。 - 【請求項２】 前記未形成領域を、前記電子部品が有す
る複数のリードに亙る領域に設けたことを特徴とする請
求項１記載の積層プリント配線基板。 - 【請求項３】 平板状のコア材と、 該コア材の上に設けられた中層導電体層と、 該中層導電体層の上に設けられた絶縁体層と、 該絶縁体層の上に設けられた表層導電体層と、 該表層導電体層に設けられ、電子部品のリードが接続さ
れるパッド部と、 該パッド部の下に設けられ、前記中層導電体層の代わり
に緩衝材を設けた緩衝部とを備えることを特徴とする積
層プリント配線基板。 - 【請求項４】 前記緩衝部を、前記電子部品が有する複
数のリードに亙る領域に設けたことを特徴とする請求項
３記載の積層プリント配線基板。 - 【請求項５】 平板状のコア材と、 該コア材の上に設けられた中層導電体層と、 該中層導電体層の上に設けられた絶縁体層と、 該絶縁体層の上に設けられた表層導電体層と、 該表層導電体層と前記中層導電体層の間に設けられ、緩
衝材からなる緩衝材層とを備えることを特徴とする積層
プリント配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015043A JP2000216550A (ja) | 1999-01-25 | 1999-01-25 | 積層プリント配線基板 |
| US09/354,563 US6320136B1 (en) | 1999-01-25 | 1999-07-16 | Layered printed-circuit-board and module using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015043A JP2000216550A (ja) | 1999-01-25 | 1999-01-25 | 積層プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216550A true JP2000216550A (ja) | 2000-08-04 |
Family
ID=11877819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015043A Pending JP2000216550A (ja) | 1999-01-25 | 1999-01-25 | 積層プリント配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6320136B1 (ja) |
| JP (1) | JP2000216550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094168A (ja) * | 2007-10-04 | 2009-04-30 | Denso Corp | 回路基板 |
| JP2011216743A (ja) * | 2010-03-31 | 2011-10-27 | Nec Corp | プリント配線板、プリント配線板の製造方法および電子装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378185B1 (ko) * | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
| JP2004266074A (ja) * | 2003-02-28 | 2004-09-24 | Olympus Corp | 配線基板 |
| US20050092519A1 (en) * | 2003-11-05 | 2005-05-05 | Beauchamp John K. | Partially flexible circuit board |
| CN1319425C (zh) * | 2004-01-12 | 2007-05-30 | 友达光电股份有限公司 | 防止热膨胀效应累加的平面显示器及其印刷电路板 |
| JP4287458B2 (ja) * | 2005-11-16 | 2009-07-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ペーストバンプを用いた印刷回路基板およびその製造方法 |
| EP1968360A1 (en) * | 2007-03-08 | 2008-09-10 | IEE INTERNATIONAL ELECTRONICS & ENGINEERING S.A. | Method for manufacturing flexible printed circuitry |
| DE102009000514A1 (de) * | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
| WO2016020396A1 (en) * | 2014-08-05 | 2016-02-11 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Non-adhesive sliding structure balancing mechanical stress in mounting device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658332A (en) * | 1983-04-04 | 1987-04-14 | Raytheon Company | Compliant layer printed circuit board |
| US4654248A (en) * | 1985-12-16 | 1987-03-31 | Gte Communication Systems Corporation | Printed wiring board with zones of controlled thermal coefficient of expansion |
| US4740414A (en) * | 1986-11-17 | 1988-04-26 | Rockwell International Corporation | Ceramic/organic multilayer interconnection board |
| US4876120A (en) * | 1987-04-21 | 1989-10-24 | General Electric Company | Tailorable multi-layer printed wiring boards of controlled coefficient of thermal expansion |
| DE3805851A1 (de) * | 1988-02-25 | 1989-08-31 | Standard Elektrik Lorenz Ag | Leiterplatte mit einer kuehlvorrichtung |
| US5072074A (en) * | 1990-07-24 | 1991-12-10 | Interflex Corporation | High yield combined rigid and flexible printed circuits and method of manufacture |
| USH921H (en) * | 1990-10-18 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Army | Stress controlling mounting structures for printed circuit boards |
| US5248853A (en) * | 1991-11-14 | 1993-09-28 | Nippondenso Co., Ltd. | Semiconductor element-mounting printed board |
| WO1994018701A1 (en) * | 1993-02-05 | 1994-08-18 | W.L. Gore & Associates, Inc. | Stress-resistant semiconductor chip-circuit board interconnect |
| US5888631A (en) * | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Method for minimizing warp in the production of electronic assemblies |
| JPH10163386A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | 半導体装置、半導体パッケージおよび実装回路装置 |
| US6177728B1 (en) * | 1998-04-28 | 2001-01-23 | International Business Machines Corporation | Integrated circuit chip device having balanced thermal expansion |
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
-
1999
- 1999-01-25 JP JP11015043A patent/JP2000216550A/ja active Pending
- 1999-07-16 US US09/354,563 patent/US6320136B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094168A (ja) * | 2007-10-04 | 2009-04-30 | Denso Corp | 回路基板 |
| JP2011216743A (ja) * | 2010-03-31 | 2011-10-27 | Nec Corp | プリント配線板、プリント配線板の製造方法および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6320136B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223645A (ja) | 半導体装置 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JPH10173095A (ja) | プラスチックピングリッドアレイパッケージ | |
| KR20040063784A (ko) | 반도체장치 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH08148601A (ja) | 多層配線基板 | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2000200848A (ja) | 電子部品実装用回路基板及び半導体装置 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20020005823A (ko) | 테이프 배선기판을 이용한 볼 그리드 어레이 패키지 | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
| JP3199018B2 (ja) | 光モジュール | |
| JP2601076B2 (ja) | 複合リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |