JPH10173095A - プラスチックピングリッドアレイパッケージ - Google Patents

プラスチックピングリッドアレイパッケージ

Info

Publication number
JPH10173095A
JPH10173095A JP9266080A JP26608097A JPH10173095A JP H10173095 A JPH10173095 A JP H10173095A JP 9266080 A JP9266080 A JP 9266080A JP 26608097 A JP26608097 A JP 26608097A JP H10173095 A JPH10173095 A JP H10173095A
Authority
JP
Japan
Prior art keywords
silicon chip
circuit board
package
printed circuit
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9266080A
Other languages
English (en)
Inventor
M Chu Anthony
エム． チュウ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH10173095A publication Critical patent/JPH10173095A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 セラミックＰＧＡパッケージと互換性のある
プラスチックＰＧＡパッケージを提供する。 【解決手段】 プリント回路基板はプラスチックピン支
持体２４の夫々の導体ピン２２と電気的に接続されてい
るプラスチックピン支持体上に装着されている。銀充填
物を含有する第一接着層が、シリコンチップ３４をヒー
トシンクへ接続しており且つシリコンチップからヒート
シンク４０へ熱を伝導させる。第一接着層は、更に、熱
サイクル期間中に、シリコンチップとヒートシンクとの
間の熱膨脹差を吸収する。第二接着層はプリント回路基
板をヒートシンクへ接続している。シリコンチップとプ
リント回路基板との間の離隔は、シリコンチップとプリ
ント回路基板との間のギャップ３６により与えられてお
り、それはエポキシ等の保護層３７で充填されており、
シリコンチップとプリント回路基板との間の離隔を維持
すると共にシリコンチップの活性表面を保護している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、集積回路
（ＩＣ）パッケージに関するものであって、更に詳細に
は、プラスチックピングリッドアレイ（ＰＧＡ）ＩＣパ
ッケージに関するものである。
【０００２】
【従来の技術】ピングリッドアレイ（ＰＧＡ）パッケー
ジは、ソケットへ挿入するために底部から突出する剛性
のピンを有する正方形又は矩形状の集積回路（ＩＣ）パ
ッケージである。ＰＧＡパッケージは、ゼロ挿入力（Ｚ
ＩＦ）ソケット等のソケット内へ挿入することが可能で
あるので、半田づけなしで維持される場合には、ＰＧＡ
パッケージは容易に交換可能である。ＰＧＡパッケージ
を置換することが所望される場合には、既存のＰＧＡパ
ッケージは、単に既存のＰＧＡパッケージをそのソケッ
トから抜き出すことによって容易に且つ迅速に除去する
ことが可能であり、且つ新たなＰＧＡパッケージをその
場所に挿入させることが可能である。ＰＧＡパッケージ
は約２０年乃至２５年の間使用されており、且つ特に、
交換可能であるという性質のためにパソコン（ＰＣ）業
界においてポピュラーである。マイクロプロセサＩＣチ
ップがますます高速になると、それらが収納されている
ＰＧＡパッケージは、容易に取出すことが可能であり且
つより高速のマイクロプロセサＩＣチップを収納してい
るＰＧＡパッケージで置換させることが可能である。セ
ラミックＰＧＡパッケージは、セラミック基板及びタン
グステン導体を有する密封されたＰＧＡパッケージであ
る。セラミックＰＧＡパッケージは密封されているの
で、湿度によって腐食することがなく、高度に信頼性が
あり且つ５０年以上の非常に長い寿命を有している。セ
ラミックＰＧＡパッケージは数年の間当該技術分野にお
いて使用されているので、その生産は非常に安定してい
る。セラミックＰＧＡパッケージはＰＣ業界及び軍事的
適用例において非常にポピュラーである。何故ならば、
それは信頼性が高く且つ寿命が長いからである。セラミ
ックＰＧＡパッケージは、約２００ＭＨｚ未満の動作速
度を有する装置を収納するのに適している。
【０００３】セラミックＰＧＡパッケージは信頼性及び
長い寿命を有するという利点を有しているが、セラミッ
クＰＧＡパッケージは、セラミックから構成されている
ので製造が高価であるという公知の問題が存在してい
る。更に、セラミックＰＧＡパッケージはタングステン
導体を使用しており、タングステン導体は抵抗値が高い
コンタクトであり、それはＩＣ装置基板寸法の関数とし
てセラミックＰＧＡパッケージ内に収納されている高速
ＩＣ装置に対し遅延を導入する場合がある。
【０００４】セラミックＰＧＡパッケージに関連する費
用及び性能上の問題のために、パソコン製造業者等のＰ
ＧＡパッケージのユーザは、セラミックＰＧＡパッケー
ジの代替物としてある低コスト、低パワーコンピュータ
適用例においてインターポーザ（Ｉｎｔｅｒｐｏｓｅ
ｒ）と呼ばれるアダプタを使用している。図１を参照す
ると、当該技術分野において公知なこのようなアダプタ
１０の概略図が示されている。アダプタ１０は、クワッ
ドフラットパック（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ、す
なわちＱＦＰ）パッケージにおけるＩＣ装置を、ピング
リッドアレイ（ＰＧＡ）パッケージを必要とする適用場
面において使用することを可能としている。ＩＣを収納
するＱＦＰパッケージは、ＰＧＡパッケージベース上へ
半田づけされる。アダプタ１０は、ＱＦＰ集積回路装置
１８をスルーホール回路基板において使用することを可
能とする。アダプタピン１６は、ＱＦＰ１８のＩ／Ｏ信
号リードを、支持体ベース１４を介して、直接的に、対
応するＰＧＡパッケージピン１２へ接続させる。このタ
イプのパッケージは、セラミックＰＧＡパッケージを使
用するコストよりもコストが低く、制限された熱散逸特
性を有しているが、低コストパッケージを必要とし且つ
厳格でない熱条件を必要とするパソコン適用場面に対し
ては充分な場合がある。
【０００５】中央処理装置（ＣＰＵ）及びマイクロプロ
セサチップ等のＩＣチップの価格が継続して低下し且つ
速度が継続して増加すると、コストが更に安く且つ速度
及び熱特性が向上されている高価なセラミックＰＧＡパ
ッケージに対する代替物を提供することが当該技術分野
において所望されている。セラミックＰＧＡパッケージ
に対する代替物に対しての主要な要因としては、ＯＥＭ
製造業者による市場において受付けられること、セラミ
ックＰＧＡパッケージよりも低コストであること、既存
のセラミックＰＧＡパッケージと互換性があること、既
存の組立ラインにおいて製造可能であること、約１５０
ＭＨｚを超えるスイッチング速度を有すること等によっ
て特性づけられる高速ＩＣ装置と共に使用することの妥
当性、及び信頼性等がある。
【０００６】これらの要因の全てを充足するＰＧＡパッ
ケージは現在のところ存在しない。従って、コストがよ
り低く、速度特性が向上されており、現在使用可能な他
のＰＧＡパッケージと互換性があり、容易に製造可能で
あり、充分な信頼性があり、熱的特性が向上されている
セラミックＰＧＡパッケージに対する代替物を提供する
ことが当該技術分野において所望されている。
【０００７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、既存のセラミックＰＧＡパッケージと互換
性を有するＰＧＡパッケージを提供することを目的とす
る。本発明の別の目的とするところは、高速適用場面に
おいて熱を散逸させることの可能なＰＧＡパッケージを
提供することである。本発明の更に別の目的とするとこ
ろは、遅延を導入することによってチップ性能を低下さ
せる効果を有する既存のセラミックＰＧＡパッケージの
タングステン導体によって発生される高抵抗を減少させ
ることである。本発明の更に別の目的とするところは、
ＰＧＡパッケージの重量を減少することである。本発明
の更に別の目的とするところは、既存のセラミックＰＧ
Ａパッケージよりも製造コストが低下されているＰＧＡ
パッケージを提供することである。本発明の更に別の目
的とするところは、約１５０ＭＨｚを超えるスイッチン
グ速度を有する高速ＩＣ装置と共に使用するのに適した
ＰＧＡパッケージを提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、セラミ
ックＰＧＡパッケージに対する代替物を提供しており、
コストが著しく低下されており、既存のセラミックＰＧ
Ａと互換性を有するプラスチックピングリッドアレイ
（ＰＧＡ）パッケージが提供される。本発明のＰＧＡパ
ッケージは、既存の組立ラインにおいて製造することが
可能であり、例えばＣＰＵ等のＩＣ装置の１５０ＭＨｚ
スイッチング速度よりも高いスイッチング速度に対して
使用することが可能であり、且つ高速適用例において熱
を散逸させることが可能である。
【０００９】導体ピンを、電気的接触のために、プリン
ト回路基板及びソケットと整合した状態に保持するため
にプラスチックピン支持体が使用されている。該プリン
ト回路基板はプラスチックピン支持体の夫々の導体ピン
へ電気的に接続されているプラスチックピン支持体上に
装着されている。銀充填物を含有するエポキシ等の第一
接着層が、プラスチックＰＧＡパッケージ内に収納され
ているシリコンチップをヒートシンクへ接続させ、且つ
シリコンチップからヒートシンクへ熱を伝導させる。第
一接着層は、更に、熱サイクル期間中に、シリコンチッ
プとヒートシンクとの間の熱膨脹差を吸収する。第二接
着層が、プリント回路基板をヒートシンクへ接続してい
る。シリコンチップとプリント回路基板との間の離隔
は、その間のギャップによって与えられており、該ギャ
ップは、エポキシ等の保護層で充填されており、シリコ
ンチップとプリント回路基板との間の保護を与えると共
に離隔状態を維持している。陽極処理アルミニウム等の
成形可能な金属から形成されているヒートシンクは、シ
リコンチップ、プリント回路基板、プラスチックピン支
持体の周りに形成されており、プラスチックピン支持
体、プリント回路基板、シリコンチップに対して、熱散
逸及び保護を与えている。
【００１０】
【発明の実施の形態】図２を参照すると、本発明に基づ
くプラスチックピングリッドアレイ（ＰＧＡ）パッケー
ジの概略図が示されている。プラスチックＰＧＡパッケ
ージ２０は、導体ピン２２、プラスチックピン支持体２
４、電気的トレースを含むプリント回路基板（ＰＣＢ）
ピン２８、接続用ワイヤ３２、シリコンチップ３４、ヒ
ートシンク４０から構成されている。各導体ピン２２
は、プラスチックピン支持体２４を介して半田接合部２
６でＰＣＢ２８へ半田づけされている。該導体ピンは、
金又はその他の任意の導電性物質でメッキすることが可
能である。プラスチックピン支持体２４は、各導体ピン
２２を、電気的接触のために、ＰＣＢ２８の夫々の電気
的トレース及びプラスチックＰＧＡパッケージ２０を挿
入させることの可能なゼロ挿入力（ＺＩＦ）ソケット等
のソケットと整合状態を保持するために使用されてい
る。各導体ピン２２が接続されるＰＣＢ２８上の夫々の
電気的トレースは、当該技術分野において公知であり且
つ図３に示してある。当該技術分野において公知の如
く、電気的トレースの正確な配列状態は、基板レイアウ
ト及びその他の考慮事項によって決定される。
【００１１】シリコンチップ３４は異なる熱膨脹率を有
するシリコンチップ３４とヒートシンク４０とによって
発生される機械的応力を緩和させる接着層３８でヒート
シンク４０へ取付けられている。更に、接着層３８は、
シリコンチップ３４上の接続用ワイヤ３２に対して機械
的な保護を与える。接着層３８は、例えば銀充填物を有
するエイブルスティック（Ａｂｌｅｓｔｉｋ）８３５５
Ｆエポキシ等のエピキシ層とすることが可能である。シ
リコンチップ３４は、ギャップ３６によってＰＣＢ２８
から離隔されている。ギャップ３６は、シリコンチップ
３４とＰＣＢ２８との間の離隔状態を維持し且つ保護を
与えるために保護層３７で充填されている。保護層３７
は、例えばハイゾル（Ｈｙｓｏｌ）４４５０エポキシ等
の保護物質とすることが可能である。接続用ワイヤ３２
は、ＰＣＢ２８をシリコンチップ３４へ接続させる。Ｐ
ＣＢ２８は、多層ガラス繊維ラミネート（積層体）とす
ることが可能であり、例えば、ＦＲ４（難燃剤クラス
４）ガラス繊維、ＢＴ樹脂、ドライクラッド（ＤｒｉＣ
ｌａｄ）、又は当該技術分野において公知のその他のタ
イプのガラス繊維エポキシ系から構成した４層ガラス繊
維ラミネート（積層体）等がある。ヒートシンク４０
は、頂部部分４４及び側部部分４２を有しており、それ
らは、図示したように、プラスチックピン支持体２４、
ＰＣＢ２８、シリコンチップ３４の周りに形成されてい
る。シリコンチップ３４の活性表面は保護層３７と接触
している。
【００１２】機械的応力を緩和することに加えて、接着
層３８は、シリコンチップ３４からヒートシンク４０へ
の熱散逸を容易とさせる熱的伝導特性を有している。接
着層３８は、更に、熱伝導性を増加させ且つシリコンチ
ップ３４からヒートシンク４０への電気的接地を与える
ために、接着層３８内に含有されている銀充填物によっ
て与えられる導電特性を有することが可能である。
【００１３】ヒートシンク４０の厚さは、ＩＣシリコン
チップ３４の表面積と共に変化する。シリコンチップ３
４が大きければ大きいほど、ヒートシンク４０は一層厚
くなる。例えば、１６８個の導体ピンを有するシリコン
チップは、０．０２５インチミルのヒートシンク厚さを
有し、一方２９６個の導体ピンを有する形態の場合に
は、０．０４０インチミルのヒートシンク厚さを有す
る。ヒートシンク４０は、任意の展性を有する金属から
構成することが可能であり、例えば、銅及びアルミニウ
ム等の金属から構成することが可能であって、それはパ
ッケージの頂部上及び側部周りに適合することが可能で
ある。
【００１４】図２の左下角部に示したように、ＰＣＢ２
８とヒートシンク４０との間に例えばエポテック（Ｅｐ
ｔｅｋ）Ｈ７２エポキシ等の接着層４６を付与すること
によって、ＰＣＢ２８がヒートシンク４０へ取付けられ
ている。エポキシに加えて、接着層４６は、その他の熱
硬化性接着剤から構成することが可能であり、例えば、
フェノールフォルムアルデヒド（フェノール系）、レゾ
ルシノール、フェノール−レゾルシノール、ユリヤフォ
ルムアルデヒド、メラミン、メラミン−ユリヤフォルム
アルデヒド、及びアルキド等がある。製造プロセス期間
中に、接着層４６が硬化し且つ「キュア」するまで熱を
付与し、ＰＣＢ２８とヒートシンク４０との間に安定し
たアタッチメント即ち取付け状態を形成する。
【００１５】高速シリコンチップ３４用のプラスチック
ＰＧＡパッケージ２０の温度は、約２２℃の非動作状態
の室温から約１００℃の動作温度までの範囲にわたる熱
サイクルを有している。シリコンチップ３４は、約４ｐ
ｐｍ／℃の典型的な熱膨脹率を有しており、一方ヒート
シンク４０はそれよりも著しく高い熱膨脹率を有してい
る。例えば、銅ヒートシンクは１５ｐｐｍ／℃の熱膨脹
率を有しており且つアルミニウムヒートシンクは２２ｐ
ｐｍ／℃の熱膨脹率を有している。従って、シリコンチ
ップ３４は、ヒートシンク４０よりも、与えられた温度
変化にわたって経験する膨脹は著しく小さい。このシリ
コンチップ３４とヒートシンク４０との間における熱膨
脹率における差が、シリコンチップ３４とヒートシンク
４０とがバッファを介することなしに直接的に接続され
ていたとした場合に、機械的応力を導入することとな
る。接着層３８は導電性のために銀充填物を有しており
且つこの機械的応力を緩和させるためにヒートシンク４
０とシリコンチップ３４との間のバッファとして使用さ
れている。更に、シリコンチップ３４とヒートシンク４
０との間の伝導性を改善するために銀充填物を接着層３
８において使用することが可能である。
【００１６】本発明は、従来技術と比較して幾つかの利
点を提供している。第一に、例えば陽極処理アルミニウ
ム等の展性金属から構成した成形したヒートシンク４０
は、プラスチックＰＧＡパッケージに対して剛性及び機
械的信頼性を与えている。第二に、成形したヒートシン
ク４０は、最小の重量で最大の強度を与えており且つプ
ラスチックＰＧＡパッケージの平坦性を維持する。第三
に、ヒートシンク４０はプラスチックピン支持体２４、
ＰＣＢ２８、シリコンチップ２４を機械的損傷から保護
し且つ湿気の侵入から保護する。一方、図４ａに示した
ような当該技術分野において公知の平坦なヒートシンク
は、それが収納しているシリコンチップの機械的損傷及
び湿気の侵入に対して殆ど保護を与えるものではない。
図４ｂに示してあるような当該技術分野において公知な
「ピン−フィン」ヒートシンクは、機械的損傷及び湿気
の侵入に対しての保護を与えるものであるが、その寸法
及び重量の点で欠点を有している。第四に、成形したヒ
ートシンク４０は、プラスチックＰＧＡパッケージを、
当該技術分野において公知の従来のセラミックＰＧＡパ
ッケージと外観的に及び寸法上互換性のあるものとさせ
ている。第五に、成形したヒートシンク４０は、ＰＣＢ
２８及びプラスチックピン支持体２４を積層させる期間
中にラフなガイドとしてヒートシンク４０の側部部分４
２を使用することによってプラスチックＰＧＡパッケー
ジを製造することを容易なものとさせている。最後に、
成形したヒートシンク４０は、接着層４６がキュアし且
つ硬化する前に接着層４６を閉込めることに貢献する。
【００１７】本発明の別の利点は、プラスチックはセラ
ミックよりも物質コストがより低く、約５０％低い。更
に、プラスチックＰＧＡパッケージは、セラミックＰＧ
Ａパッケージとのピン互換性を維持しながら、セラミッ
クＰＧＡパッケージよりもより軽量であり且つ工作時間
がより短い。プラスチックＰＧＡパッケージはハーメチ
ックシール即ち密封（気密封止）されるものではない
が、高速シリコンチップ用のプラスチックＰＧＡパッケ
ージ内側の動作温度は１００℃を超える場合があり、そ
の際に湿気を蒸発させ且つ湿気の侵入に起因する腐食の
可能性を著しく減少させる。
【００１８】本発明の更に別の利点としては、プラスチ
ックＰＧＡパッケージは高速適用例に対してセラミック
ＰＧＡパッケージよりも一層高い電気的性能を有してい
る。プラスチックＰＧＡパッケージはタングステン導体
ではなく銅を使用し、そのことはより低い抵抗値とさ
せ、従って高速シリコンチップ用の時間遅延をより短く
させる。プラスチックＰＧＡパッケージはセラミックＰ
ＧＡパッケージに対する限界である約１５０ＭＨｚを超
えるスイッチング速度を有する高速シリコンチップをサ
ポートすることが可能である。従って、例えば約３００
ＭＨｚのスイッチング速度を有するシリコンチップは、
本発明のプラスチックＰＧＡ内に収納された場合に、経
験する遅延は最小のものである。
【００１９】プラスチックＰＧＡパッケージはセラミッ
クＰＧＡパッケージに対する代替物を提供しており、そ
れはコストが著しく低く、重量が減少されており、既存
のセラミックＰＧＡパッケージとピン互換性があり、既
存の組立てラインにおいて製造可能であり、信頼性があ
り、１５０ＭＨｚのスイッチング速度を超える場合に適
しており、且つ高速適用例において熱を散逸させる。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 クワッドフラットパック（ＱＦＰ）パッケー
ジをピングリッドアレイ（ＰＧＡ）パッケージへ変換さ
せるアダプタを示した概略側面図。
【図２】 本発明の１実施例に基づいて構成されたプラ
スチックピングリッドアレイパッケージの概略拡大断面
図。
【図２ａ】 本発明に基づくエポキシを充填したキャビ
ティを示したプラスチックピングリッドアレイパッケー
ジの概略断面図。
【図２ｂ】 本発明に基づくプラスチックピングリッド
アレイパッケージの概略平面図。
【図３】 当該技術分野において公知でありプリント回
路基板上に通常設けられるタイプの電気的トレースを示
した概略図。
【図４ａ】 当該技術分野において公知の平坦なヒート
シンクを示した概略図。
【図４ｂ】 当該技術分野において公知な「ピン−フィ
ン」ヒートシンクを示した概略図。
【符号の説明】
２０ プラスチックＰＧＡパッケージ ２２ 導体ピン ２４ プラスチックピン支持体 ２４ プリント回路基板（ＰＣＢ） ３２ 接続用ワイヤ ３４ シリコンチップ ４０ ヒートシンク

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 プラスチックピングリッドアレイ（ＰＧ
    Ａ）パッケージにおいて、 側部部分を有すると共に１つの面から反対側の面へ延在
    する複数個の導体ピンを有するプラスチックピン支持体
    が設けられており、 頂部部分と、側部部分と、複数個の電気的トレースとを
    有するプリント回路基板が前記プラスチックピン支持体
    上に装着されており、前記複数個の導体ピンの各ピンは
    前記複数個の電気的トレースの夫々の電気的トレースへ
    電気的に接続しており、 第一熱膨脹率を有するシリコンチップが設けられてお
    り、 頂部部分と側部部分とを有すると共に第二熱膨脹率を有
    するヒートシンクが設けられており、 熱サイクル期間中に前記シリコンチップから前記ヒート
    シンクへ熱を伝導させ且つ温度変化においての前記シリ
    コンチップの第一熱膨脹率と前記ヒートシンクの第二熱
    膨脹率との間の熱膨脹変動を吸収し前記シリコンチップ
    の非活性表面を前記ヒートシンクの頂部部分へ接続させ
    ている第一接着層が設けられており、 前記プリント回路基板の頂部部分を前記プラスチックピ
    ン支持体と、前記プリント回路基板と、前記シリコンチ
    ップとの上に形成されている前記ヒートシンクの頂部部
    分へ接続させている第二接着層が設けられており、 前記シリコンチップと前記プリント回路基板の側部部分
    との間の離隔を維持し且つ前記シリコンチップの活性表
    面上の保護を与える保護層が設けられており、 前記シリコンチップを前記プリント回路基板へ電気的に
    接続させる手段が設けられている、ことを特徴とするパ
    ッケージ。
  2. 【請求項２】 請求項１において、前記プリント回路基
    板がガラス繊維ラミネートからなる複数個の層を有して
    いることを特徴とするパッケージ。
  3. 【請求項３】 請求項２において、前記ガラス繊維ラミ
    ネートからなる複数個の層が複数個の金属層であること
    を特徴とするパッケージ。
  4. 【請求項４】 請求項２において、前記プリント回路基
    板がガラス繊維ラミネートからなる少なくとも４個の複
    数個の層を有していることを特徴とするパッケージ。
  5. 【請求項５】 請求項４において、前記ガラス繊維ラミ
    ネートからなる少なくとも４つの層が金属層であること
    を特徴とするパッケージ。
  6. 【請求項６】 請求項１において、前記プリント回路基
    板がＦＲ４（難燃剤クラス４）ガラス繊維から構成され
    ていることを特徴とするパッケージ。
  7. 【請求項７】 請求項１において、プリント回路基板が
    ＢＴ樹脂ガラス繊維から構成されていることを特徴とす
    るパッケージ。
  8. 【請求項８】 請求項１において、プリント回路基板が
    ドライクラッド（Ｄｒｉ Ｃｌａｄ）ガラス繊維から構
    成されていることを特徴とするパッケージ。
  9. 【請求項９】 請求項１において、前記第一接着層がエ
    ポキシ層であることを特徴とするパッケージ。
  10. 【請求項１０】 請求項９において、前記第一接着層が
    エーブルスティック（Ａｂｌｅｓｔｉｋ）８３５５Ｆエ
    ポキシ層であることを特徴とするパッケージ。
  11. 【請求項１１】 請求項１において、前記第二接着層が
    エポキシ層であることを特徴とするパッケージ。
  12. 【請求項１２】 請求項１１において、前記第二接着層
    がエポテック（Ｅｐｏｔｅｋ）Ｈ７２エポキシ層である
    ことを特徴とするパッケージ。
  13. 【請求項１３】 請求項１において、前記保護層がエポ
    キシ層であることを特徴とするパッケージ。
  14. 【請求項１４】 請求項１３において、前記保護層がハ
    イゾル（Ｈｙｓｏｌ）４４５０エポキシ層であることを
    特徴とするパッケージ。
  15. 【請求項１５】 請求項１において、前記導体ピンが金
    メッキされていることを特徴とするパッケージ。
  16. 【請求項１６】 請求項１において、前記導体ピンが半
    田メッキされていることを特徴とするパッケージ。
  17. 【請求項１７】 請求項１において、前記シリコンチッ
    プをプリント回路基板へ電気的に接続させる手段が接続
    用ワイヤであることを特徴とするパッケージ。
  18. 【請求項１８】 請求項１において、前記第一接着層が
    銀充填されていることを特徴とするパッケージ。
  19. 【請求項１９】 請求項１において、前記ヒートシンク
    が銅を有していることを特徴とするパッケージ。
  20. 【請求項２０】 請求項１において、前記ヒートシンク
    が陽極処理アルミニウムを有することを特徴とするパッ
    ケージ。
  21. 【請求項２１】 請求項１において、前記シリコンチッ
    プが集積回路装置であることを特徴とするパッケージ。
  22. 【請求項２２】 請求項１において、前記プリント回路
    基板の複数個の電気的トレースが銅であることを特徴と
    するパッケージ。
  23. 【請求項２３】 前記ヒートシンクの頂部部分が前記シ
    リコンチップの非活性表面及び前記プリント回路基板の
    頂部部分の上に形成されており、且つ前記ヒートシンク
    の側部部分が前記プリント回路基板の側部部分及び前記
    プラスチックピン支持体の側部部分の周りに形成されて
    いることを特徴とするパッケージ。
JP9266080A 1996-10-02 1997-09-30 プラスチックピングリッドアレイパッケージ Pending JPH10173095A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/720,686 US5808870A (en) 1996-10-02 1996-10-02 Plastic pin grid array package
US08/720686 1996-10-02

Publications (1)

Publication Number Publication Date
JPH10173095A true JPH10173095A (ja) 1998-06-26

Family

ID=24894917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9266080A Pending JPH10173095A (ja) 1996-10-02 1997-09-30 プラスチックピングリッドアレイパッケージ

Country Status (3)

Country Link
US (1) US5808870A (ja)
JP (1) JPH10173095A (ja)
SG (1) SG66397A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186003A (ja) * 1997-12-25 1999-07-09 Yazaki Corp Ｐｔｃ素子の放熱構造
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
JP3287464B2 (ja) 1999-06-15 2002-06-04 タイコエレクトロニクスアンプ株式会社 Ｚｉｆ型ソケット
US6347951B1 (en) 1999-11-15 2002-02-19 The Whitaker Corporation Zero insertion force socket actuation tool
US6833984B1 (en) * 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US7332737B2 (en) * 2004-06-22 2008-02-19 Micron Technology, Inc. Isolation trench geometry for image sensors
US12082332B2 (en) * 2020-12-22 2024-09-03 Intel Corporation Thermal management systems having signal transfer routing for use with electronic devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
EP0546285B1 (en) * 1991-12-11 1997-06-11 International Business Machines Corporation Electronic package assembly with protective encapsulant material
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5542601A (en) * 1995-02-24 1996-08-06 International Business Machines Corporation Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US5625228A (en) * 1995-02-27 1997-04-29 Rogren; Philip E. High performance semiconductor package with area array leads

Also Published As

Publication number Publication date
US5808870A (en) 1998-09-15
SG66397A1 (en) 1999-07-20

Similar Documents

Publication Publication Date Title
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US5869889A (en) Thin power tape ball grid array package
JPH07226457A (ja) 電子パッケージ及びその製造方法
US20060274512A1 (en) Circuit assembly with surface-mount ic package and heat sink
KR20060100250A (ko) 반도체 장치
US20060234420A1 (en) Electronic device
KR20010078059A (ko) 반도체 장치
JPH10173095A (ja) プラスチックピングリッドアレイパッケージ
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
US7310224B2 (en) Electronic apparatus with thermal module
JP2000216550A (ja) 積層プリント配線基板
JP2812014B2 (ja) 半導体装置
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP3372169B2 (ja) 半導体パッケージ
KR100388291B1 (ko) 반도체패키지 구조
JP3714808B2 (ja) 半導体装置
KR100218322B1 (ko) 3차원 반도체 패키지
JP2592869Y2 (ja) 混成ｉｃ装置
JP2004172426A (ja) 電子装置
CN115280495A (zh) 功率模块
JPH0555409A (ja) 樹脂封止型半導体装置
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지
JP2001267486A (ja) 半導体装置及び半導体モジュール
JPH05226518A (ja) 混成集積回路装置