KR100218322B1 - 3차원 반도체 패키지 - Google Patents
3차원 반도체 패키지 Download PDFInfo
- Publication number
- KR100218322B1 KR100218322B1 KR1019960047883A KR19960047883A KR100218322B1 KR 100218322 B1 KR100218322 B1 KR 100218322B1 KR 1019960047883 A KR1019960047883 A KR 1019960047883A KR 19960047883 A KR19960047883 A KR 19960047883A KR 100218322 B1 KR100218322 B1 KR 100218322B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor package
- dimensional
- heat generated
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 3차원 패키지에 관한 것으로, 종래 기술에 의한 3차원 반도체 패키지는 적충된 반도체 칩에서 발생하는 열을 방열하기가 곤란한 구조로 형성되어 있어 그 반도체 칩의 전기적인 성능이 저하되고, 또 상기 반도체 칩에서 발생하는 열로 인하여 그 반도체 칩의 상호 연결부위 또는 상기 기판과의 접속부위에 열응력이 집중되게 되어 단락이 발생하게 되므로써, 신뢰성이 저하되는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 본 발명은 아래 도면에 도시된 바와 같이 열과 전기 전도성이 좋은 금속박판(13)과 테이프(14) 그리고 실버필드패이스트(15)로 부착고정한 방열판(16)에 의하여 반도체 칩(12)에서 발생하는 열이 용이하게 방열되게 되어 그 반도체 칩(12)의 전기적인 성능이 향상되게 되고, 또 상기 반도체 칩(12)과 전기적으로 통할 수 있도록 접속된 기판(17) 등에 열응력이 작용하는 것을 방지하게 됨과 아울러 단락을 방지하게 되어 신뢰성을 향상할 수 있게 되는 효과가 있다.
Description
본 발명은 3차원 반도체 패키지에 관한 것으로, 특히 테이프가 부착된 금속박판과 반도체 칩을 교호로 적충하여 적충제를 형성하고 그 적충제의 일측에 방열판을 설치하여 방열효과를 증대함과 아울러 전기적인 특성을 향상하고, 또 상기 반도체 칩의 신뢰성을 향상할 수 있도록 한 3차원 반도체 패키지에 관한 것이다.
종래 기술에 의한 3차원 반도체 패키지(1)는 상기 도 1에 도시된 바와 같이, 다수개의 패드(2)가 형성된 반도체 칩(3)의 일면에 적기적인 경로로 사용할 수 있는 금속(4)을 코팅하여 상기 반도체 칩(3)을 일측까지 연결하고, 그 반도체 칩(3)의 측면에 연결된 전기적인 경로인 금속(4)을 상호 연결하여 상기 반도체 칩(3)의 일면에 고분자 재료의 접착제(5)를 도포하여 적층한다.
상기와 같이 적충된 반도체 칩(3)은 상기 도 2에 도시된 바와 같이, 소정의 크기를 갖는 기판(6)위에 솔더(Solder)리플로우(Reflow)(7)에 의하여 실장되어 하나의 3차원 반도체 패키지(1)가 형성되는 것이다.
그러나, 상기와 같이 형성된 3차원 반도체 패키지는 반도체 칩의 좁은 면이 하부로 되어 기판에 장착되며 넓은 면이 서로 마주보는 상태로 배치되어 접합 적충되는 구조이므로 상기 적충된 반도체 칩에서 발생하는 열을 방열하기가 곤란한 구조로 형성되어 있어 그 반도체 칩의 전기적인 성능이 저하되고, 또 상기 반도체 칩에서 발생하는 열로 인하여 그 반도체 칩의 상호 연결부위 또는 상기 기판과의 접속부위에 열응력이 집중되게 되어 단락이 발생하게 되므로써, 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기의 문제점을 해결하여 반도체 칩의 전기적인 성능의 향상과 더불어 신뢰성을 향상할 수 있는 3차원 반도체 패키지를 제공함에 있다.
제1도는 종래 기술에 의한 3차원 반도체 패키지의 적충된 반도체 칩의 구조를 보인 사시도.
제2도는 종래 기술에 의한 3차원 반도체 패키지의 구조를 보인 측면도.
제3도는 본 발명에 의한 3차원 반도체 패키지의 구조를 보인 측면도.
제4도는 본 발명에 의한 3차원 반도체 패키지의 금속박판에 테이프가 부착된 상태를 보인 정면도.
제5도는 본 발명에 의한 3차원 반도체 패키지의 금속박판에 테이프가 부착된 상태를 보인 배면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 패키지 12 : 반도체 칩
13 : 금속박판 14 : 테이프
15 : 실버필드패이스트 16 : 방열판
17 : 기판
본 발명의 목적은 수개의 패드가 형성된 복수개의 반도체 칩이 좁은 면을 하면으로 하면 기판상에 세워진 상태로 장착되어 넓은 양측면이 서로 접합되도록 설치되는 3차원 반도체 패키지에 있어서, 상기 반도체 칩들의 넓은 양측면 사이에 상기 패드를 전기적으로 연결함과 아울러 반도체 칩에서 발생된 열을 외부로 전달하는 금속박판을 테이프로 접착하고, 상기 반도체 칩과 금속박판의 좁은 상면에 방열판을 접착 고정하여서 됨을 특정으로 하는 3차원 반도체 패키지에 의하여 달성된다.
다음은, 상기 본 발명에 의한 3차원 반도체 패키지의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 3은 본 발명에 의한 3차원 반도체 패키지의 구조를 보인 측면도이고, 도 4는 본 발명에 의한 3차원 반도체 패키지의 금속박판에 테이프가 부착된 상태를 보인 정면도이며, 또 도 5는 본 발명에 의한 3차원 반도체 패키지의 금속박판에 테이프가 부착된 상태를 보인 배면도이다.
본 발명에 의한 3차원 반도체 패키지(11)는 상기 도 3에 도시된 바와 같이 다수개의 패드(미도시)가 형성되어 있는 다수개의 반도체 칩(12)과 그 반도체 칩(12)에서 발생하는 열을 방열할 수 있는 금속박판(13)이 부착된 테이프(14)를 교호로 적충하여 적충제를 형성하고, 그 적충제의 일측에 실버필드패이스트(15)(Ag filled paste)를 도포하여 상기 반도체 칩(12)에서 발생하는 열을 상기 금속박판(13)과 테이프(14)와 더불어 방열할 수 있는 방열판(16)이 부착고정되어 있으며, 또 상기 방열판(16)이 부착고정되어 적충된 반도체 칩(12)을 기판(17)에 부착고정하여 형성한 것이다.
상기 다수개의 반도체 칩(12)은 좁은 면이 하면으로 되어 세워진 상태로 기판(17)에 장착되며 그 넓은 면이 서로 마주보도록 배치되며, 상기 반도체 칩(12)의 넓은면 사이에는 상기 금속박판(13)에 부착된다.
상기 테이프의 일면에는 도4에 도시된 바와 같이 상기 반도체 칩(12)의 패드를 전기적으로 연결함과 아울러 그 반도체 칩(12)에서 발생하는 열을 방열할 수 있도록 열전도성과 전기 전도성이 좋은 구리와 같은 금속박판(13)으로 형성된 리드부(13a)가 부착고정되고, 다른 일면에는 상기 도 5에서 도시된 바와 같이 상기 패드가 형성된 반도체 칩(12)의 다른 일측면에 접착고정되어 그 반도체 칩(12)에서 발생하는 열을 방열할 수 있도록 열전도성이 좋은 구리와 같은 금속박판(13)으로 된 방열부(13b)가 부착고정되어 있다.
또, 상기 방열판(16)은 상기 적충된 반도체 칩(12)의 일측에 도포된 실버필드패이스트(15)면에 부착되는 몸체(16a)가 형성되어 있고, 그 몸체(16a)에는 다수개의 방열핀(16b)이 형성되어 있다.
상기와 같이 반도체 칩(12)과 금속박판(13)이 부착고정된 테이프(14)가 교호로 적충되고, 그 적충된 반도체 칩(12)에 부착고정한 방열판(16)을 갖는 3차원 반도체 패키지(11)를 임의로 회로와 전기적으로 연결하여 사용하게 되면, 그 반도체 패키지(11)의 반도체 칩(12)에서 발생하는 열은 그 반도체 칩(12) 사이에 부착고정된 금속박판(13)과 테이프(14)로 1차적으로 전달되고, 그 금속박판(13)과 테이프(14)로 전달된 열은 상기 실버필드패이스트(15)에 의하여 부착고정된 방열판(16)으로 전달되게 되어 상기 반도체 칩(12)에서 발생하는 열이 방열되게 되는 것이다.
상기와 같이 본 발명은 반도체 칩의 좁은 면이 하부로 되어 세워진 상태로 기판에 장착되며 넓은 면이 서로 접합되는 3차원 반도체 패키지에서 발생되는 열이 열전도성과 전기 전도성이 좋은 금속박판과 테이프 및 실버필트페이스트를 통해 전달되어 그 외부에서 부착된 방열판에서 외부로 방출되는 것이므로 그 반도체 칩의 전기적인 성능이 향상되게 되고, 또 상기 반도체 칩과 전기적으로 통할 수 있도록 접속된 기판 등에 열응력이 작용하는 것을 방지하게 됨과 아울러 단락을 방지하게 되어 상기 반도체 패키지의 신뢰성을 향상할 수 있게 되는 효과가 있다.
Claims (3)
- 수개의 패드가 형성된 복수개의 반도체 칩이 좁은 면을 하면으로하여 기판상에 세워진 상태로 장착되어 넓은 양측면이 서로 접합되도록 설치되는 3차원 반도체 패키지에 있어서, 상기 반도체 칩들의 넓은 양측면사이에 상기 패드를 전기적으로 연결함과 아울러 반도체 칩에서 발생된 열을 외부로 전달하는 금속박판을 테이프로 접착하고, 상기 반도체 칩과 급속박판의 좁은 상면에 방열판을 접착 고정하여서 됨을 특징으로 하는 3차원 반도체 패키지.
- 제1항에 있어서, 상기 금속박판은 테이프의 일면에 부착고정되고 상기 반도체칩의 패드를 전기적으로 연결함과 아울러 그 반도체 칩에서 발생하는 열을 방열할 수 있는 리드부와, 상기 테이프의 타일면에 부착고정되고 상기 반도체 칩에서 발생하는 열을 방열할 수 있는 방열부로 구성된 것을 특징으로 하는 3차원 반도체 패키지.
- 제1항에 있어서, 상기 방열판과 반도체 칩 및 금속박판은 실버필드패이스트(Ag filled paste)에 의하여 접착 고정된 것을 특징으로 하는 3차원 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960047883A KR100218322B1 (ko) | 1996-10-24 | 1996-10-24 | 3차원 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960047883A KR100218322B1 (ko) | 1996-10-24 | 1996-10-24 | 3차원 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980028715A KR19980028715A (ko) | 1998-07-15 |
KR100218322B1 true KR100218322B1 (ko) | 1999-09-01 |
Family
ID=19478660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960047883A KR100218322B1 (ko) | 1996-10-24 | 1996-10-24 | 3차원 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100218322B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109952A (ja) * | 1991-10-15 | 1993-04-30 | Fujitsu Ltd | 半導体モジユール |
JPH0729940A (ja) * | 1993-07-12 | 1995-01-31 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
1996
- 1996-10-24 KR KR1019960047883A patent/KR100218322B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109952A (ja) * | 1991-10-15 | 1993-04-30 | Fujitsu Ltd | 半導体モジユール |
JPH0729940A (ja) * | 1993-07-12 | 1995-01-31 | Sumitomo Electric Ind Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19980028715A (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5650662A (en) | Direct bonded heat spreader | |
JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
US5869889A (en) | Thin power tape ball grid array package | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
JPH0917919A (ja) | 半導体装置 | |
CA2075593A1 (en) | Semiconductor chip module and method for manufacturing the same | |
JP3603354B2 (ja) | 混成集積回路装置 | |
JPS6042620B2 (ja) | 半導体装置の封止体 | |
KR100598652B1 (ko) | 반도체장치 | |
JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
KR100218322B1 (ko) | 3차원 반도체 패키지 | |
JPH10173095A (ja) | プラスチックピングリッドアレイパッケージ | |
GB2370687A (en) | An integrated circuit package | |
JPH08264688A (ja) | 半導体用セラミックパッケージ | |
KR101046378B1 (ko) | 반도체 패키지 | |
JP2841945B2 (ja) | 半導体装置 | |
JPS61137349A (ja) | 半導体装置 | |
JP2000200977A (ja) | ハイブリッドモジュ―ル | |
US6265769B1 (en) | Double-sided chip mount package | |
US6303876B1 (en) | LSI package structure | |
JPH07235633A (ja) | マルチチップモジュール | |
JPH0878616A (ja) | マルチチップ・モジュール | |
JPH0897336A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |