JP3603354B2 - 混成集積回路装置 - Google Patents
混成集積回路装置 Download PDFInfo
- Publication number
- JP3603354B2 JP3603354B2 JP31244894A JP31244894A JP3603354B2 JP 3603354 B2 JP3603354 B2 JP 3603354B2 JP 31244894 A JP31244894 A JP 31244894A JP 31244894 A JP31244894 A JP 31244894A JP 3603354 B2 JP3603354 B2 JP 3603354B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- ceramic substrate
- multilayer ceramic
- layer
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は，発熱性の電子部品を実装した混成集積回路装置に関する。
【０００２】
【従来技術】
従来，混成集積回路装置としては，例えば，図８，図９に示すごとく，多層セラミック基板９１の表側面に，パワートランジスタ等の電子部品９０及び導体回路９３，９４を設けたものがある。
電子部品９０は，その裏側面全体に設けたヒートシンク９２を介して，導体回路９４に接合されている。電子部品９０はワイヤボンド型素子であり，ワイヤ９００により，導体回路９３と接続している。
【０００３】
多層セラミック基板９１は，複数のセラミック基板９１０を積層したものであり，その内部には内層回路９６が設けられている。また，上記導体回路９３と内層回路９６との間には，信号用のスルーホール９５が設けられている。
導体回路９４，ヒートシンク９２，及び電子部品９０の各々の間は，接着材料あるいははんだからなる接着材９８１により接合されている。また，放熱板９９は，絶縁性接着材９８により，多層セラミック基板９１に接合されている。
【０００４】
上記混成集積回路装置９において，電子部品９０より発生した熱は，ヒートシンク９２を介して多層セラミック基板９１に伝達され，更にその内部を経て放熱板９９へと放散される。
【０００５】
【解決しようとする課題】
しかしながら，上記従来の混成集積回路装置９においては，多層セラミック基板９１の熱伝導性が悪く，熱を速やかに放熱板９９に伝達することができない。そこで，図１０に示すごとく，多層セラミック基板９１の内部に伝熱用スルーホール９５１を設け，これを多層セラミック基板９１の表側面及び裏側面に露出させることが考えられる。
【０００６】
しかし，この場合，伝熱用スルーホール９５１と放熱板９９との間の絶縁性を確保するため，絶縁性接着材９８の厚みを大きくする必要がある。そのため，両者間の間隔が大きくなり，伝熱用スルーホール９５１から放熱板９９への熱伝導性が低下する。
【０００７】
そこで，絶縁性接着材の代わりに，熱伝導性が高い導電性接着材を用いることが考えられる。しかし，放熱板９９への熱伝導性は高くなるが，その一方，電子部品９０の高圧電流が放熱板９９と導通するおそれがあり，混成集積回路装置の安定使用ができない。
【０００８】
本発明はかかる従来の問題点に鑑み，放熱板への熱伝導性が高く，かつ安定して使用することができる，混成集積回路装置を提供しようとするものである。
【０００９】
【課題の解決手段】
本発明は，複数のセラミック基板を積層してなる多層セラミック基板と，該多層セラミック基板の表側面に搭載した電子部品と，該多層セラミック基板の裏側面に放熱板接合層を介して接合した放熱板とを有する混成集積回路装置であって，
上記多層セラミック基板の裏側面には，上記電子部品の底部面積よりも大きな面積の放熱用金属薄層を設け，
上記多層セラミック基板には，上記電子部品の底部から上記放熱用金属薄層に向かう複数の伝熱用スルーホールを設けてあり，
また上記複数の伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してあり，
かつ上記複数の伝熱用スルーホールは上記多層セラミック基板を貫通する貫通穴と該貫通穴の周囲に放射状に形成された未貫通の未貫通穴とよりなることを特徴とする混成集積回路装置にある。
【００１０】
本発明において最も注目すべきことは，多層セラミック基板に設けた伝熱用スルーホールと，その裏側面に設けた幅広の放熱用金属薄層とを通じて，電子部品の熱を放熱板に伝達していることである。
【００１１】
上記伝熱用スルーホールは，多層セラミック基板の内部において，電子部品の底部から放熱用金属薄層に向かって，複数個設けられている。伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してある。これにより，電子部品から発生した熱を，放熱用金属薄層へ向けて幅広く拡散させることができ，更に熱伝導性が向上する。
【００１２】
伝熱用スルーホールは，多層セラミック基板の表側面から裏側面に向かって貫通する貫通穴とすること，又は，その上端又は下端のいずれか或いは双方を，多層セラミック基板の内部の内層回路に接触させた未貫通穴とすることができる。多層セラミック基板の内部には，上記伝熱用スルーホールと接続する内層回路を設けることが好ましい。これにより，多層セラミック基板内部の伝熱経路の幅が広がり，より一層熱伝導性が向上する。
【００１３】
上記放熱用金属薄層は，電子部品の底部面積よりも大きな面積を有している。放熱用金属薄層は，多層セラミック基板の裏側面に，電子部品の底部の下方に位置するよう配設されている。
多層セラミック基板の裏側面には，放熱板接合層を介して，放熱板が接合されている。放熱板接合層は，絶縁性接着材又は導電性接着材のいずれも用いることができる。
【００１４】
導電性接着材を用いた場合には，放熱板接合層の熱伝導性は一般に高くなる点において好ましいが，電子部品と放熱板との間を電気的に絶縁しなければならない。かかる絶縁手段としては，放熱用金属薄層の表面を絶縁膜により被覆すること，又は後述するごとく，多層セラミック基板の内部に中間絶縁層を設けること等がある。
【００１５】
上記多層セラミック基板は，上記伝熱用スルーホールを設けていない電気絶縁性の中間絶縁層を有することが好ましい。これにより，中間絶縁層の下方に位置する伝熱用スルーホールは，電子部品と電気的に絶縁される。そのため，電子部品がパワートランジスタ等の高電圧素子であっても，電子部品と放熱板との間の絶縁性を確保することができる。
【００１６】
また，そのため，放熱板接合層として熱伝導性の良い導電性接着材を用いることができる。また，放熱板接合層の厚みを薄くすることもできる。そのため，放熱板接合層の熱伝導性が向上し，混成集積回路装置全体の熱伝導性をより一層高めることができる。
上記中間絶縁層としては，セラミック基板を用いることができる。この中間絶縁層の厚みは，熱伝導性を向上させるため，できるだけ薄くすることが好ましい。
【００１７】
更に，上記中間絶縁層の上下に位置するセラミック基板には，該中間絶縁層との対向面に，幅広の導体層を設けることが好ましい。これにより，伝熱用スルーホールを設けないことによる中間絶縁層の熱伝導性の悪化を防止することができる。
【００１８】
上記多層セラミック基板の表側面には，電子部品が搭載されている。電子部品としては，フリップチップ型素子，又はワイヤボンド型素子のいずれを用いてもよい。フリップチップ型素子は，その表面から，電気信号を取り出すよう構成されたものであり，その表面を多層セラミック基板の表側面に対面させてバンプにより接合して用いるものである。一方，ワイヤボンド型素子は，その表面から，ワイヤを介して電気信号を取り出すよう構成されたものである。
この中，フリップチップ型素子を用いることが好ましい。これにより，高密度実装が可能となり，またワイヤの接合工程が不要となりコストの低減化を図ることができる。
【００１９】
上記伝熱用スルーホール，放熱用金属薄層，及び導体層は，熱伝導効率の高い金属，例えばモリブデン，銅，タングステン等を用いて形成する。上記放熱板接合層は，絶縁性接着材，又は導電性接着材等により形成される。
【００２０】
【作用及び効果】
本発明の混成集積回路装置においては，多層セラミック基板の内部には伝熱用スルーホールを設けており，またその裏側面には放熱板と対向する幅広の放熱用金属薄層を設けている。伝熱用スルーホール及び放熱用金属薄層は，共に，セラミック基板よりも熱伝導率が著しく高い。
【００２１】
そのため，電子部品より発生した熱は，まず，伝熱用スルーホールを通じて放熱用金属薄層に伝達される。伝達された熱は，放熱用金属薄層において，電子部品の底部面積よりも広い範囲に拡散される。そのため，放熱用金属薄層と放熱板との間に幅広の伝熱経路が形成される。
【００２２】
このため，放熱板接合層自体の熱伝導性の良否にかかわらず，速やかに放熱板に熱が伝達される。また，絶縁性確保のために放熱板接合層が厚くなったとしても，熱は，放熱板接合層の中を幅広の伝熱経路を通じて，大量に速やかに伝達される。それ故，電子部品により発生した熱は，速やかに放熱板へ伝達される。従って，本発明の混成集積回路装置は，熱伝導性が高い。
【００２３】
また，電子部品と放熱板との間は，上記のように放熱板接合層として絶縁性接着材を用いたり，又は多層セラミック基板の中に中間絶縁層を設けることによって，電気的に絶縁することができる。そのため，上記混成集積回路装置を安定して使用することができる。
【００２４】
本発明によれば，放熱板への熱伝導性が高く，かつ安定して使用することができる，混成集積回路装置を提供することができる。
【００２５】
【実施例】
参考例
参考例に係る混成集積回路装置について，図１〜図３を用いて説明する。
本例の混成集積回路装置３１においては，図１に示すごとく，複数のセラミック基板２１を積層してなる多層セラミック基板２と，多層セラミック基板２の表側面に搭載した電子部品としてのフリップチップ型素子１１と，該多層セラミック基板２の裏側面に放熱板接合層１８を介して接合された放熱板１９とを有している。
【００２６】
多層セラミック基板２の内部には，フリップチップ型素子１１の底部から放熱用金属薄層１７へ向かう，複数の伝熱用スルーホール１５１，１５２を設けている。
この中，伝熱用スルーホール１５１は，多層セラミック基板２を上下に貫通する貫通穴であり，その側面は多層セラミック基板２の内部に設けた幅広の内層回路１６と接続している。一方，伝熱用スルーホール１５２は，その上端又は下端のいずれかを，多層セラミック基板２の内部に露出させた未貫通穴である。この伝熱用スルーホール１５２の上端又は下端のいずれかは，内層回路１６と接続している。
【００２７】
また，多層セラミック基板２の裏側面には，図１，図３に示すごとく，フリップチップ型素子１１の底部面積よりも大きな面積の放熱用金属薄層１７を設けている。放熱用金属薄層１７は，フリップチップ型素子１１の下方に位置している。放熱用金属薄層１７は，上記伝熱用スルーホール１５１，１５２と接続している。
【００２８】
フリップチップ型素子１１は，図１，図２に示すごとく，バンプ１２により，多層セラミック基板２の表側面に設けた導体回路１３に接続，固定されている。フリップチップ型素子１１は，その表面１１０から電流を取り出すよう構成された電子部品であり，その表面１１０を多層セラミック基板２の表側面に対面させてバンプ１２により接合している。かかるフリップチップ型素子１１としては，パワートランジスタ等がある。
【００２９】
伝熱用スルーホール１５１，１５２は，モリブデン等の伝熱材料をホール内に充填して形成したものである。セラミック基板２１は，アルミナ等のセラミック材料により形成することができる。上記の材料を用いた場合，セラミック基板の熱伝導率は，約３０Ｗ／ｍ・ｋであるのに対し，伝熱用スルーホールの熱伝導率は，上記セラミック基板の熱伝導率よりも一桁以上高い。
【００３０】
バンプ１２は，半田，又は導電性接着材により形成することができる。導体回路１３，内層回路１６，放熱用金属薄層１７は，銅，タングステン，モリブデン等を用いて形成することができる。
本例の混成集積回路装置３１は，例えば，自動車に搭載されるイグナイタ，レギュレータ等において使用される。
【００３１】
次に，本例の作用効果について説明する。
本例の混成集積回路装置３１においては，多層セラミック基板２の内部には伝熱用スルーホール１５１，１５２を設け，その裏側面には放熱板１９と対向する幅広の放熱用金属薄層１７を設けている。上記伝熱用スルーホール及び放熱用金属薄層は，共に，セラミック基板よりも熱伝導率が著しく高い。
【００３２】
そのため，フリップチップ型素子１１より発生した熱は，まず，伝熱用スルーホール１５１，１５２を通じて放熱用金属薄層１７に伝達される。伝達された熱は，放熱用金属薄層１７において，フリップチップ型素子１１の底部面積よりも広い範囲に拡散される。そのため，放熱用金属薄層１７と放熱板１９との間に，幅広の伝熱経路が形成される。
【００３３】
このため，放熱板接合層１８自体の熱伝導性の良否にかかわらず，速やかに放熱板１９に熱が伝達される。また，絶縁性確保のために放熱板接合層１８が厚くなったとしても，熱は，上記幅広の伝熱経路を通じて，大量に速やかに伝達される。それ故，フリップチップ型素子１１により発生した熱は，放熱板１９へ速やかに伝達される。
また，多層セラミック基板２の内部には，内層回路１６が設けられている。そのため，熱を幅広く拡散させることができる。
従って，本例の混成集積回路装置３１は，熱伝導性が高い。
【００３４】
また，放熱板接合層１８は，絶縁可能な厚みを確保して，絶縁性接着材により形成されている。そのため，フリップチップ型素子１１と放熱板１９との間を，電気的に絶縁することができる。そのため，本例の混成集積回路装置３１は，安定して使用することができる。
【００３５】
また，本例においては，電子部品としてフリップチップ型素子１１を用いているため，熱及び電流ともに，その下部を固定するバンプ１２により多層セラミック基板２に導くことができる。そのため，高密度実装化，及び小型化が可能である。またワイヤの接合工程が不要となりコストの低減化を図ることができる。
【００３６】
実施例１
本例の混成集積回路装置においては，図４，図５に示すごとく，伝熱用スルーホール１５１，１５２が，フリップチップ型素子１１から放熱用金属薄層１７の方向へ向かうに従って増設されている。
上記伝熱用スルーホール１５１，１５２は，フリップチップ型素子１１を中心として放射状に広がる位置に設けてある。貫通穴の伝熱用スルーホール１５１は，フリップチップ型素子１１の直下に位置している。未貫通穴の伝熱用スルーホール１５２は，貫通穴の伝熱用スルーホール１５１の周囲に放射状に形成されている。
その他は，参考例と同様である。
【００３７】
本例の混成集積回路装置３２においては，伝熱用スルーホール１５１，１５２が，フリップチップ型素子１１から放熱用金属薄層１７の方向へ向かうに従って増設してある。そのため，内層回路１６により熱が幅広く拡散される。それ故，フリップチップ型素子１１から発生した熱を，放熱用金属薄層１７へ向けて幅広く拡散させることができ，更に熱伝導性が向上する。
その他，本例においても参考例と同様の効果を得ることができる。
【００３８】
実施例２
本例の混成集積回路装置においては，図６に示すごとく，多層セラミック基板２は，伝熱用スルーホールを設けていない電気絶縁性の中間絶縁層２０を有している。中間絶縁層２０としては，セラミック基板を用いている。中間絶縁層２０の上下に位置するセラミック基板２１には，中間絶縁層２０との対向面に，幅広の導体層１６０，１６２を設けている。中間絶縁層２０上方の導体層１６０は，未貫通穴の伝熱用スルーホール１５３を介して，導体回路１３と接続している。一方，中間絶縁層２０下方の導体層１６２は，未貫通の伝熱用スルーホール１５４を介して，放熱用金属薄層１７と接続している。
【００３９】
また，放熱板１９を接合する放熱板接合層１８０は，導電性接着材により形成されている。多層セラミック基板２の裏側面には，放熱用金属薄層１７と，該放熱用金属薄層１７と導通していない導体回路１７１とを設けている。多層セラミック基板２の裏側面は，放熱用金属薄層１７を除く部分を絶縁膜１８１により被覆させている。
【００４０】
本例の混成集積回路装置３３においては，伝熱用スルーホールを設けていない中間絶縁層２０を有している。そのため，中間絶縁層２０の下方に位置する伝熱用スルーホール１５２は，電気的に絶縁される。それ故，フリップチップ型素子１１がパワートランジスタ等の高電圧素子であっても，中間絶縁層２０の下方の伝熱用スルーホール１５２及び放熱用金属薄層１７に電流が流れることがない。従って，フリップチップ型素子１１と放熱板１９との間の絶縁性を確保することができる。また，放熱板接合層１８０の厚みも薄くできる。
【００４１】
更に，放熱板接合層１８０として熱伝導性の良い導電性接着材を用いることができ，混成集積回路装置３３の熱伝導性をより一層高めることができる。
尚，多層セラミック基板２を多層構造とするほど，セラミック基板の１枚当たりの厚みが薄くなる。そのため，中間絶縁層２０が薄層となり，熱伝導性も高くなる。
その他，本例においても参考例と同様の効果を得ることができる。
【００４２】
実施例３
本例の混成集積回路装置は，図７に示すごとく，電子部品としてワイヤボンド型素子１１１を搭載している。ワイヤボンド型素子１１１は，導電性接着材料あるいははんだからなる接着材１２１により，導体回路１３１の上に接合されている。また，ワイヤボンド型素子１１１は，ワイヤ１１２により，導体回路１３と電気的に接続している。
その他は，実施例２と同様である。
【００４３】
本例においては，ワイヤボンド型素子１１１を導体回路１３１に接合している。導体回路１３１の下方には，実施例３と同様に伝熱用スルーホール１５３，１５４，内層回路１６０，１６２，及び放熱用金属薄層１７が設けられている。そのため，本例の混成集積回路装置３４は，実施例２と同様に，熱伝導性が高く，安定して使用することができる。
【００４４】
また，ワイヤボンド型素子１１１の裏側面には，通常コレクタ電極が形成されており，比較的高電圧がかかる。しかし，本例においては，伝熱用スルーホール１５３，１５４はすべて未貫通であり，また多層セラミック基板２は伝熱用スルーホールを設けていない中間絶縁層２０を有している。そのため，高電圧電流が放熱板１９に流れることがなく，安定して使用できる。
更に，ワイヤボンド型素子１１１の下方には，上記のごとく良好な伝熱経路が形成されるため，その底部にヒートシンクを設ける必要がない。そのため，部品点数を減少することができる。
【図面の簡単な説明】
【図１】参考例における，図２及び図３のＡ−Ａ線に沿って切断した混成集積回路装置の断面図。
【図２】参考例の混成集積回路装置の平面図。
【図３】参考例の，放熱用金属薄層とフリップチップ型素子との配置関係を示す，混成集積回路装置の裏面図。
【図４】実施例１の混成集積回路装置の断面図。
【図５】実施例１の，多層セラミック基板の裏側面における，伝熱用スルーホールとフリップチップ型素子との配置関係を示す説明図。
【図６】実施例２の混成集積回路装置の断面図。
【図７】実施例３の混成集積回路装置の断面図。
【図８】従来例における，図９のＢ−Ｂ線に沿って切断した混成集積回路装置の断面図。
【図９】従来例の混成集積回路装置の平面図。
【図１０】従来例の，伝熱用スルーホールを設けた混成集積回路装置の平面図。
【符号の説明】
１１．．．フリップチップ型素子，
１１１．．．ワイヤボンド型素子，
１２．．．バンプ，
１３，１３１．．．導体回路，
１５１，１５２，１５３，１５４．．．伝熱用スルーホール，
１６．．．内層回路，
１６０，１６２．．．導体層，
１７．．．放熱用金属薄層，
１８．．．放熱板接合層，
１９．．．放熱板，
２．．．多層セラミック基板，
２０．．．中間絶縁層，
２１．．．セラミック基板，
３１，３２，３３，３４．．．混成集積回路装置，
【産業上の利用分野】
本発明は，発熱性の電子部品を実装した混成集積回路装置に関する。
【０００２】
【従来技術】
従来，混成集積回路装置としては，例えば，図８，図９に示すごとく，多層セラミック基板９１の表側面に，パワートランジスタ等の電子部品９０及び導体回路９３，９４を設けたものがある。
電子部品９０は，その裏側面全体に設けたヒートシンク９２を介して，導体回路９４に接合されている。電子部品９０はワイヤボンド型素子であり，ワイヤ９００により，導体回路９３と接続している。
【０００３】
多層セラミック基板９１は，複数のセラミック基板９１０を積層したものであり，その内部には内層回路９６が設けられている。また，上記導体回路９３と内層回路９６との間には，信号用のスルーホール９５が設けられている。
導体回路９４，ヒートシンク９２，及び電子部品９０の各々の間は，接着材料あるいははんだからなる接着材９８１により接合されている。また，放熱板９９は，絶縁性接着材９８により，多層セラミック基板９１に接合されている。
【０００４】
上記混成集積回路装置９において，電子部品９０より発生した熱は，ヒートシンク９２を介して多層セラミック基板９１に伝達され，更にその内部を経て放熱板９９へと放散される。
【０００５】
【解決しようとする課題】
しかしながら，上記従来の混成集積回路装置９においては，多層セラミック基板９１の熱伝導性が悪く，熱を速やかに放熱板９９に伝達することができない。そこで，図１０に示すごとく，多層セラミック基板９１の内部に伝熱用スルーホール９５１を設け，これを多層セラミック基板９１の表側面及び裏側面に露出させることが考えられる。
【０００６】
しかし，この場合，伝熱用スルーホール９５１と放熱板９９との間の絶縁性を確保するため，絶縁性接着材９８の厚みを大きくする必要がある。そのため，両者間の間隔が大きくなり，伝熱用スルーホール９５１から放熱板９９への熱伝導性が低下する。
【０００７】
そこで，絶縁性接着材の代わりに，熱伝導性が高い導電性接着材を用いることが考えられる。しかし，放熱板９９への熱伝導性は高くなるが，その一方，電子部品９０の高圧電流が放熱板９９と導通するおそれがあり，混成集積回路装置の安定使用ができない。
【０００８】
本発明はかかる従来の問題点に鑑み，放熱板への熱伝導性が高く，かつ安定して使用することができる，混成集積回路装置を提供しようとするものである。
【０００９】
【課題の解決手段】
本発明は，複数のセラミック基板を積層してなる多層セラミック基板と，該多層セラミック基板の表側面に搭載した電子部品と，該多層セラミック基板の裏側面に放熱板接合層を介して接合した放熱板とを有する混成集積回路装置であって，
上記多層セラミック基板の裏側面には，上記電子部品の底部面積よりも大きな面積の放熱用金属薄層を設け，
上記多層セラミック基板には，上記電子部品の底部から上記放熱用金属薄層に向かう複数の伝熱用スルーホールを設けてあり，
また上記複数の伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してあり，
かつ上記複数の伝熱用スルーホールは上記多層セラミック基板を貫通する貫通穴と該貫通穴の周囲に放射状に形成された未貫通の未貫通穴とよりなることを特徴とする混成集積回路装置にある。
【００１０】
本発明において最も注目すべきことは，多層セラミック基板に設けた伝熱用スルーホールと，その裏側面に設けた幅広の放熱用金属薄層とを通じて，電子部品の熱を放熱板に伝達していることである。
【００１１】
上記伝熱用スルーホールは，多層セラミック基板の内部において，電子部品の底部から放熱用金属薄層に向かって，複数個設けられている。伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してある。これにより，電子部品から発生した熱を，放熱用金属薄層へ向けて幅広く拡散させることができ，更に熱伝導性が向上する。
【００１２】
伝熱用スルーホールは，多層セラミック基板の表側面から裏側面に向かって貫通する貫通穴とすること，又は，その上端又は下端のいずれか或いは双方を，多層セラミック基板の内部の内層回路に接触させた未貫通穴とすることができる。多層セラミック基板の内部には，上記伝熱用スルーホールと接続する内層回路を設けることが好ましい。これにより，多層セラミック基板内部の伝熱経路の幅が広がり，より一層熱伝導性が向上する。
【００１３】
上記放熱用金属薄層は，電子部品の底部面積よりも大きな面積を有している。放熱用金属薄層は，多層セラミック基板の裏側面に，電子部品の底部の下方に位置するよう配設されている。
多層セラミック基板の裏側面には，放熱板接合層を介して，放熱板が接合されている。放熱板接合層は，絶縁性接着材又は導電性接着材のいずれも用いることができる。
【００１４】
導電性接着材を用いた場合には，放熱板接合層の熱伝導性は一般に高くなる点において好ましいが，電子部品と放熱板との間を電気的に絶縁しなければならない。かかる絶縁手段としては，放熱用金属薄層の表面を絶縁膜により被覆すること，又は後述するごとく，多層セラミック基板の内部に中間絶縁層を設けること等がある。
【００１５】
上記多層セラミック基板は，上記伝熱用スルーホールを設けていない電気絶縁性の中間絶縁層を有することが好ましい。これにより，中間絶縁層の下方に位置する伝熱用スルーホールは，電子部品と電気的に絶縁される。そのため，電子部品がパワートランジスタ等の高電圧素子であっても，電子部品と放熱板との間の絶縁性を確保することができる。
【００１６】
また，そのため，放熱板接合層として熱伝導性の良い導電性接着材を用いることができる。また，放熱板接合層の厚みを薄くすることもできる。そのため，放熱板接合層の熱伝導性が向上し，混成集積回路装置全体の熱伝導性をより一層高めることができる。
上記中間絶縁層としては，セラミック基板を用いることができる。この中間絶縁層の厚みは，熱伝導性を向上させるため，できるだけ薄くすることが好ましい。
【００１７】
更に，上記中間絶縁層の上下に位置するセラミック基板には，該中間絶縁層との対向面に，幅広の導体層を設けることが好ましい。これにより，伝熱用スルーホールを設けないことによる中間絶縁層の熱伝導性の悪化を防止することができる。
【００１８】
上記多層セラミック基板の表側面には，電子部品が搭載されている。電子部品としては，フリップチップ型素子，又はワイヤボンド型素子のいずれを用いてもよい。フリップチップ型素子は，その表面から，電気信号を取り出すよう構成されたものであり，その表面を多層セラミック基板の表側面に対面させてバンプにより接合して用いるものである。一方，ワイヤボンド型素子は，その表面から，ワイヤを介して電気信号を取り出すよう構成されたものである。
この中，フリップチップ型素子を用いることが好ましい。これにより，高密度実装が可能となり，またワイヤの接合工程が不要となりコストの低減化を図ることができる。
【００１９】
上記伝熱用スルーホール，放熱用金属薄層，及び導体層は，熱伝導効率の高い金属，例えばモリブデン，銅，タングステン等を用いて形成する。上記放熱板接合層は，絶縁性接着材，又は導電性接着材等により形成される。
【００２０】
【作用及び効果】
本発明の混成集積回路装置においては，多層セラミック基板の内部には伝熱用スルーホールを設けており，またその裏側面には放熱板と対向する幅広の放熱用金属薄層を設けている。伝熱用スルーホール及び放熱用金属薄層は，共に，セラミック基板よりも熱伝導率が著しく高い。
【００２１】
そのため，電子部品より発生した熱は，まず，伝熱用スルーホールを通じて放熱用金属薄層に伝達される。伝達された熱は，放熱用金属薄層において，電子部品の底部面積よりも広い範囲に拡散される。そのため，放熱用金属薄層と放熱板との間に幅広の伝熱経路が形成される。
【００２２】
このため，放熱板接合層自体の熱伝導性の良否にかかわらず，速やかに放熱板に熱が伝達される。また，絶縁性確保のために放熱板接合層が厚くなったとしても，熱は，放熱板接合層の中を幅広の伝熱経路を通じて，大量に速やかに伝達される。それ故，電子部品により発生した熱は，速やかに放熱板へ伝達される。従って，本発明の混成集積回路装置は，熱伝導性が高い。
【００２３】
また，電子部品と放熱板との間は，上記のように放熱板接合層として絶縁性接着材を用いたり，又は多層セラミック基板の中に中間絶縁層を設けることによって，電気的に絶縁することができる。そのため，上記混成集積回路装置を安定して使用することができる。
【００２４】
本発明によれば，放熱板への熱伝導性が高く，かつ安定して使用することができる，混成集積回路装置を提供することができる。
【００２５】
【実施例】
参考例
参考例に係る混成集積回路装置について，図１〜図３を用いて説明する。
本例の混成集積回路装置３１においては，図１に示すごとく，複数のセラミック基板２１を積層してなる多層セラミック基板２と，多層セラミック基板２の表側面に搭載した電子部品としてのフリップチップ型素子１１と，該多層セラミック基板２の裏側面に放熱板接合層１８を介して接合された放熱板１９とを有している。
【００２６】
多層セラミック基板２の内部には，フリップチップ型素子１１の底部から放熱用金属薄層１７へ向かう，複数の伝熱用スルーホール１５１，１５２を設けている。
この中，伝熱用スルーホール１５１は，多層セラミック基板２を上下に貫通する貫通穴であり，その側面は多層セラミック基板２の内部に設けた幅広の内層回路１６と接続している。一方，伝熱用スルーホール１５２は，その上端又は下端のいずれかを，多層セラミック基板２の内部に露出させた未貫通穴である。この伝熱用スルーホール１５２の上端又は下端のいずれかは，内層回路１６と接続している。
【００２７】
また，多層セラミック基板２の裏側面には，図１，図３に示すごとく，フリップチップ型素子１１の底部面積よりも大きな面積の放熱用金属薄層１７を設けている。放熱用金属薄層１７は，フリップチップ型素子１１の下方に位置している。放熱用金属薄層１７は，上記伝熱用スルーホール１５１，１５２と接続している。
【００２８】
フリップチップ型素子１１は，図１，図２に示すごとく，バンプ１２により，多層セラミック基板２の表側面に設けた導体回路１３に接続，固定されている。フリップチップ型素子１１は，その表面１１０から電流を取り出すよう構成された電子部品であり，その表面１１０を多層セラミック基板２の表側面に対面させてバンプ１２により接合している。かかるフリップチップ型素子１１としては，パワートランジスタ等がある。
【００２９】
伝熱用スルーホール１５１，１５２は，モリブデン等の伝熱材料をホール内に充填して形成したものである。セラミック基板２１は，アルミナ等のセラミック材料により形成することができる。上記の材料を用いた場合，セラミック基板の熱伝導率は，約３０Ｗ／ｍ・ｋであるのに対し，伝熱用スルーホールの熱伝導率は，上記セラミック基板の熱伝導率よりも一桁以上高い。
【００３０】
バンプ１２は，半田，又は導電性接着材により形成することができる。導体回路１３，内層回路１６，放熱用金属薄層１７は，銅，タングステン，モリブデン等を用いて形成することができる。
本例の混成集積回路装置３１は，例えば，自動車に搭載されるイグナイタ，レギュレータ等において使用される。
【００３１】
次に，本例の作用効果について説明する。
本例の混成集積回路装置３１においては，多層セラミック基板２の内部には伝熱用スルーホール１５１，１５２を設け，その裏側面には放熱板１９と対向する幅広の放熱用金属薄層１７を設けている。上記伝熱用スルーホール及び放熱用金属薄層は，共に，セラミック基板よりも熱伝導率が著しく高い。
【００３２】
そのため，フリップチップ型素子１１より発生した熱は，まず，伝熱用スルーホール１５１，１５２を通じて放熱用金属薄層１７に伝達される。伝達された熱は，放熱用金属薄層１７において，フリップチップ型素子１１の底部面積よりも広い範囲に拡散される。そのため，放熱用金属薄層１７と放熱板１９との間に，幅広の伝熱経路が形成される。
【００３３】
このため，放熱板接合層１８自体の熱伝導性の良否にかかわらず，速やかに放熱板１９に熱が伝達される。また，絶縁性確保のために放熱板接合層１８が厚くなったとしても，熱は，上記幅広の伝熱経路を通じて，大量に速やかに伝達される。それ故，フリップチップ型素子１１により発生した熱は，放熱板１９へ速やかに伝達される。
また，多層セラミック基板２の内部には，内層回路１６が設けられている。そのため，熱を幅広く拡散させることができる。
従って，本例の混成集積回路装置３１は，熱伝導性が高い。
【００３４】
また，放熱板接合層１８は，絶縁可能な厚みを確保して，絶縁性接着材により形成されている。そのため，フリップチップ型素子１１と放熱板１９との間を，電気的に絶縁することができる。そのため，本例の混成集積回路装置３１は，安定して使用することができる。
【００３５】
また，本例においては，電子部品としてフリップチップ型素子１１を用いているため，熱及び電流ともに，その下部を固定するバンプ１２により多層セラミック基板２に導くことができる。そのため，高密度実装化，及び小型化が可能である。またワイヤの接合工程が不要となりコストの低減化を図ることができる。
【００３６】
実施例１
本例の混成集積回路装置においては，図４，図５に示すごとく，伝熱用スルーホール１５１，１５２が，フリップチップ型素子１１から放熱用金属薄層１７の方向へ向かうに従って増設されている。
上記伝熱用スルーホール１５１，１５２は，フリップチップ型素子１１を中心として放射状に広がる位置に設けてある。貫通穴の伝熱用スルーホール１５１は，フリップチップ型素子１１の直下に位置している。未貫通穴の伝熱用スルーホール１５２は，貫通穴の伝熱用スルーホール１５１の周囲に放射状に形成されている。
その他は，参考例と同様である。
【００３７】
本例の混成集積回路装置３２においては，伝熱用スルーホール１５１，１５２が，フリップチップ型素子１１から放熱用金属薄層１７の方向へ向かうに従って増設してある。そのため，内層回路１６により熱が幅広く拡散される。それ故，フリップチップ型素子１１から発生した熱を，放熱用金属薄層１７へ向けて幅広く拡散させることができ，更に熱伝導性が向上する。
その他，本例においても参考例と同様の効果を得ることができる。
【００３８】
実施例２
本例の混成集積回路装置においては，図６に示すごとく，多層セラミック基板２は，伝熱用スルーホールを設けていない電気絶縁性の中間絶縁層２０を有している。中間絶縁層２０としては，セラミック基板を用いている。中間絶縁層２０の上下に位置するセラミック基板２１には，中間絶縁層２０との対向面に，幅広の導体層１６０，１６２を設けている。中間絶縁層２０上方の導体層１６０は，未貫通穴の伝熱用スルーホール１５３を介して，導体回路１３と接続している。一方，中間絶縁層２０下方の導体層１６２は，未貫通の伝熱用スルーホール１５４を介して，放熱用金属薄層１７と接続している。
【００３９】
また，放熱板１９を接合する放熱板接合層１８０は，導電性接着材により形成されている。多層セラミック基板２の裏側面には，放熱用金属薄層１７と，該放熱用金属薄層１７と導通していない導体回路１７１とを設けている。多層セラミック基板２の裏側面は，放熱用金属薄層１７を除く部分を絶縁膜１８１により被覆させている。
【００４０】
本例の混成集積回路装置３３においては，伝熱用スルーホールを設けていない中間絶縁層２０を有している。そのため，中間絶縁層２０の下方に位置する伝熱用スルーホール１５２は，電気的に絶縁される。それ故，フリップチップ型素子１１がパワートランジスタ等の高電圧素子であっても，中間絶縁層２０の下方の伝熱用スルーホール１５２及び放熱用金属薄層１７に電流が流れることがない。従って，フリップチップ型素子１１と放熱板１９との間の絶縁性を確保することができる。また，放熱板接合層１８０の厚みも薄くできる。
【００４１】
更に，放熱板接合層１８０として熱伝導性の良い導電性接着材を用いることができ，混成集積回路装置３３の熱伝導性をより一層高めることができる。
尚，多層セラミック基板２を多層構造とするほど，セラミック基板の１枚当たりの厚みが薄くなる。そのため，中間絶縁層２０が薄層となり，熱伝導性も高くなる。
その他，本例においても参考例と同様の効果を得ることができる。
【００４２】
実施例３
本例の混成集積回路装置は，図７に示すごとく，電子部品としてワイヤボンド型素子１１１を搭載している。ワイヤボンド型素子１１１は，導電性接着材料あるいははんだからなる接着材１２１により，導体回路１３１の上に接合されている。また，ワイヤボンド型素子１１１は，ワイヤ１１２により，導体回路１３と電気的に接続している。
その他は，実施例２と同様である。
【００４３】
本例においては，ワイヤボンド型素子１１１を導体回路１３１に接合している。導体回路１３１の下方には，実施例３と同様に伝熱用スルーホール１５３，１５４，内層回路１６０，１６２，及び放熱用金属薄層１７が設けられている。そのため，本例の混成集積回路装置３４は，実施例２と同様に，熱伝導性が高く，安定して使用することができる。
【００４４】
また，ワイヤボンド型素子１１１の裏側面には，通常コレクタ電極が形成されており，比較的高電圧がかかる。しかし，本例においては，伝熱用スルーホール１５３，１５４はすべて未貫通であり，また多層セラミック基板２は伝熱用スルーホールを設けていない中間絶縁層２０を有している。そのため，高電圧電流が放熱板１９に流れることがなく，安定して使用できる。
更に，ワイヤボンド型素子１１１の下方には，上記のごとく良好な伝熱経路が形成されるため，その底部にヒートシンクを設ける必要がない。そのため，部品点数を減少することができる。
【図面の簡単な説明】
【図１】参考例における，図２及び図３のＡ−Ａ線に沿って切断した混成集積回路装置の断面図。
【図２】参考例の混成集積回路装置の平面図。
【図３】参考例の，放熱用金属薄層とフリップチップ型素子との配置関係を示す，混成集積回路装置の裏面図。
【図４】実施例１の混成集積回路装置の断面図。
【図５】実施例１の，多層セラミック基板の裏側面における，伝熱用スルーホールとフリップチップ型素子との配置関係を示す説明図。
【図６】実施例２の混成集積回路装置の断面図。
【図７】実施例３の混成集積回路装置の断面図。
【図８】従来例における，図９のＢ−Ｂ線に沿って切断した混成集積回路装置の断面図。
【図９】従来例の混成集積回路装置の平面図。
【図１０】従来例の，伝熱用スルーホールを設けた混成集積回路装置の平面図。
【符号の説明】
１１．．．フリップチップ型素子，
１１１．．．ワイヤボンド型素子，
１２．．．バンプ，
１３，１３１．．．導体回路，
１５１，１５２，１５３，１５４．．．伝熱用スルーホール，
１６．．．内層回路，
１６０，１６２．．．導体層，
１７．．．放熱用金属薄層，
１８．．．放熱板接合層，
１９．．．放熱板，
２．．．多層セラミック基板，
２０．．．中間絶縁層，
２１．．．セラミック基板，
３１，３２，３３，３４．．．混成集積回路装置，
Claims (4)
- 複数のセラミック基板を積層してなる多層セラミック基板と，該多層セラミック基板の表側面に搭載した電子部品と，該多層セラミック基板の裏側面に放熱板接合層を介して接合した放熱板とを有する混成集積回路装置であって，
上記多層セラミック基板の裏側面には，上記電子部品の底部面積よりも大きな面積の放熱用金属薄層を設け，
上記多層セラミック基板には，上記電子部品の底部から上記放熱用金属薄層に向かう複数の伝熱用スルーホールを設けてあり，
また上記複数の伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してあり，
かつ上記複数の伝熱用スルーホールは上記多層セラミック基板を貫通する貫通穴と該貫通穴の周囲に放射状に形成された未貫通の未貫通穴とよりなることを特徴とする混成集積回路装置。 - 請求項１において，上記多層セラミック基板は，上記伝熱用スルーホールを設けていない中間絶縁層を有することを特徴とする混成集積回路装置。
- 請求項１又は２において，上記電子部品は，フリップチップ型素子，又はワイヤボンド型素子のいずれかであることを特徴とする混成集積回路装置。
- 複数のセラミック基板を積層してなる多層セラミック基板と，該多層セラミック基板の表側面に搭載した電子部品と，該多層セラミック基板の裏側面に放熱板接合層を介して接合した放熱板とを有する混成集積回路装置であって，
上記多層セラミック基板の裏側面には，上記電子部品の底部面積よりも大きな面積の放熱用金属薄層を設け，
上記多層セラミック基板には，上記電子部品の底部から上記放熱用金属薄層に向かう複数の伝熱用スルーホールを設けてあり，
また上記複数の伝熱用スルーホールは，上記電子部品から上記放熱板の方向へ向かうに従って増設してあり，
また上記多層セラミック基板には上記伝熱用スルーホールを設けていない電気絶縁性の中間絶縁層を設け，該中間絶縁層の両面には導体層を設けると共に上記中間絶縁層の上側である上記電子部品側の上側導体層に通じる上側伝熱用スルーホールと上記中間絶縁層の下側である上記放熱板側の下側導体層に通じる下側伝熱用スルーホールとを設けてなり，
かつ上記下側伝熱用スルーホールは上記上側伝熱用スルーホールよりも数多く増設されていることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31244894A JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31244894A JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148839A JPH08148839A (ja) | 1996-06-07 |
| JP3603354B2 true JP3603354B2 (ja) | 2004-12-22 |
Family
ID=18029323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31244894A Expired - Fee Related JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603354B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077540A (ja) * | 1999-09-06 | 2001-03-23 | Toshiba Corp | セラミック基板 |
| JP3929660B2 (ja) * | 1999-10-29 | 2007-06-13 | 京セラ株式会社 | 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板 |
| JP2003023250A (ja) | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
| JP4684730B2 (ja) * | 2004-04-30 | 2011-05-18 | シャープ株式会社 | 高周波半導体装置、送信装置および受信装置 |
| JP4849859B2 (ja) * | 2005-09-29 | 2012-01-11 | 京セラ株式会社 | 積層回路基板及びこれを具えた携帯型電子機器 |
| JP5201095B2 (ja) * | 2009-07-13 | 2013-06-05 | 株式会社デンソー | 回路基板 |
| JP5387255B2 (ja) * | 2009-09-14 | 2014-01-15 | 日本電気株式会社 | 半導体装置 |
| DE102012113014A1 (de) * | 2012-12-21 | 2014-06-26 | Epcos Ag | Bauelementträger und Bauelementträgeranordnung |
| WO2015004952A1 (ja) * | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | 回路基板 |
| DE102013019617B4 (de) | 2013-11-25 | 2015-07-02 | Tesat-Spacecom Gmbh & Co.Kg | Elektrische Hochspannungskomponente zur Verwendung in einem Satelliten sowie Satellit damit |
| DE112018006091T5 (de) * | 2017-12-27 | 2020-08-20 | Murata Manufacturing Co., Ltd. | Halbleiter-verbund-bauelement und darin verwendete package-platine |
| JP2019121699A (ja) * | 2018-01-09 | 2019-07-22 | Tdk株式会社 | 多層基板、部品実装基板、放熱構造体および電気機器 |
| JP2020150026A (ja) | 2019-03-11 | 2020-09-17 | 株式会社村田製作所 | 多層配線基板 |
| JP7236930B2 (ja) * | 2019-05-23 | 2023-03-10 | 三菱電機株式会社 | 放熱装置 |
| JP2021174906A (ja) * | 2020-04-27 | 2021-11-01 | Ｎｅｃプラットフォームズ株式会社 | 電子機器 |
| CN115483315B (zh) * | 2022-10-19 | 2023-06-06 | 武汉云岭光电股份有限公司 | 高速率探测器芯片的to-can封装方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314858A (ja) * | 1987-06-18 | 1988-12-22 | Ibiden Co Ltd | 表面実装部品用パッケ−ジ |
| JP2755587B2 (ja) * | 1988-02-04 | 1998-05-20 | 株式会社 東芝 | 回路基板 |
| JPH032699U (ja) * | 1989-05-31 | 1991-01-11 | ||
| JPH0396075U (ja) * | 1990-01-22 | 1991-10-01 | ||
| JPH054576U (ja) * | 1991-06-26 | 1993-01-22 | 日本電気株式会社 | 集積回路の放熱実装構造 |
| JPH06302728A (ja) * | 1993-04-12 | 1994-10-28 | Oki Electric Ind Co Ltd | セラミック多層基板上におけるｌｓｉ放熱構造 |
| JPH06310861A (ja) * | 1993-04-21 | 1994-11-04 | Oki Electric Ind Co Ltd | セラミック多層基板におけるサーマルビアの形成方法 |
| JPH07321471A (ja) * | 1994-05-25 | 1995-12-08 | Oki Electric Ind Co Ltd | 多層基板 |
-
1994
- 1994-11-21 JP JP31244894A patent/JP3603354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148839A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671457B2 (ja) | 多層基板 | |
| US5856913A (en) | Multilayer semiconductor device having high packing density | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| US7274105B2 (en) | Thermal conductive electronics substrate and assembly | |
| JP3288840B2 (ja) | 半導体装置およびその製造方法 | |
| US5576934A (en) | Mounting unit for a multilayer hybrid circuit having power components including a copper coated ceramic center board | |
| US5473511A (en) | Printed circuit board with high heat dissipation | |
| JPH06252285A (ja) | 回路基板 | |
| US6115255A (en) | Hybrid high-power integrated circuit | |
| US6657866B2 (en) | Electronics assembly with improved heatsink configuration | |
| US20240114614A1 (en) | Thermal Conduction - Electrical Conduction Isolated Circuit Board with Ceramic Substrate and Power Transistor Embedded | |
| JPH06309532A (ja) | Ｉｃカード | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JP2006120996A (ja) | 回路モジュール | |
| CN1331228C (zh) | 混合型模块 | |
| JP6688487B2 (ja) | 回路基板、電子装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP6686467B2 (ja) | 電子部品放熱構造 | |
| JP3972519B2 (ja) | パワー半導体モジュール | |
| JP2000200977A (ja) | ハイブリッドモジュ―ル | |
| JP2019096746A (ja) | 電子装置 | |
| JP3818310B2 (ja) | 多層基板 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| US5260602A (en) | Hybrid integrated-circuit device having an asymmetrical thermal dissipator | |
| JP2000315747A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |