JPS63314858A - 表面実装部品用パッケ−ジ - Google Patents
表面実装部品用パッケ−ジInfo
- Publication number
- JPS63314858A JPS63314858A JP62151587A JP15158787A JPS63314858A JP S63314858 A JPS63314858 A JP S63314858A JP 62151587 A JP62151587 A JP 62151587A JP 15158787 A JP15158787 A JP 15158787A JP S63314858 A JPS63314858 A JP S63314858A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- package
- wiring board
- printed wiring
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 230000017525 heat dissipation Effects 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 10
- 238000010276 construction Methods 0.000 abstract 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004519 grease Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子部品パッケージに関するもので、特にその
上面側に表面実装用部品を搭載し、その下側から突出す
る導体ピンによって他の基板等に実装するための表面実
装部品用パッケージであって、その中に形成される電子
部品が発する熱を逃す表面実装部品用パッケージに関す
るものである。
上面側に表面実装用部品を搭載し、その下側から突出す
る導体ピンによって他の基板等に実装するための表面実
装部品用パッケージであって、その中に形成される電子
部品が発する熱を逃す表面実装部品用パッケージに関す
るものである。
(従来の技術)
近年の電子回路技術の発達により、所謂半導体素子等の
電子部品の集積度は相当高度になってきている。このた
め自動車、産業用機器等においても種々の電子機器が搭
載され、また電子部品の動作も高速になってきている。
電子部品の集積度は相当高度になってきている。このた
め自動車、産業用機器等においても種々の電子機器が搭
載され、また電子部品の動作も高速になってきている。
特に、LSIについてはLSI自身の高速化を図るとと
もに、LSI間を高速に信号を伝達する必要性から、高
速かつ高負荷駆動能力をもつエミッタフォロア形出力回
路を有するものが使用されている。
もに、LSI間を高速に信号を伝達する必要性から、高
速かつ高負荷駆動能力をもつエミッタフォロア形出力回
路を有するものが使用されている。
従来技術の例では、ICチップ自身の速度も現在のもの
に較べれば比較的低速であり、従ってゆっくりしたスイ
ッチング特性の低消費電力回路方式か使用されていた。
に較べれば比較的低速であり、従ってゆっくりしたスイ
ッチング特性の低消費電力回路方式か使用されていた。
また、LSIの回路集積度もあまり大きくなかったので
、チップ単位面積あたりの回路も小規模であったため、
単位面積あたりの発熱も少なかった。
、チップ単位面積あたりの回路も小規模であったため、
単位面積あたりの発熱も少なかった。
ところが、@述のように最近になって超高速、高集植度
のLSIが開発され、信号波形も高速なパルスか扱われ
るようになってくると、LSI内部は勿論のこと、外側
に対しても高負荷駆動偉力を与えるため、単位面積あた
り大電力を消費するようになってきている。
のLSIが開発され、信号波形も高速なパルスか扱われ
るようになってくると、LSI内部は勿論のこと、外側
に対しても高負荷駆動偉力を与えるため、単位面積あた
り大電力を消費するようになってきている。
このため、LSIを搭載するような表面実装部品用パッ
ケージに関しては、LSIから発生する熱を効率良く放
散させることが要求される。しかし・、従来のプリント
配線板を用いた表面実装部品用パッケージにおいては充
分にその要求に答えることができなかった。
ケージに関しては、LSIから発生する熱を効率良く放
散させることが要求される。しかし・、従来のプリント
配線板を用いた表面実装部品用パッケージにおいては充
分にその要求に答えることができなかった。
(未発す1が解決しようとする問題点)本発明は、以上
のような経緯からなされたもので、その解決しようとす
る問題点は、電子部品を実装する従来技術における放熱
性の不足である。
のような経緯からなされたもので、その解決しようとす
る問題点は、電子部品を実装する従来技術における放熱
性の不足である。
そして、本発明の目的とするところは、簡単な構成であ
って従来技術を充分利用・発展させることができ、しか
も必要な放熱性を得ることがtilllな表面実?te
1品用パッケージを提供することにある。
って従来技術を充分利用・発展させることができ、しか
も必要な放熱性を得ることがtilllな表面実?te
1品用パッケージを提供することにある。
(問題点を解決するための手段)
以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第1図及び第2図を参照して説明する
と、 「表面側に表面実装などによって実装された電子回路部
品、裏面側に他の基板に接続するための導体ビン(20
)を有する多層プリント配線板(10)からなる表面実
装部品用パッケージにおいて、 多層プリント配線板(10)の、これに搭載される表面
実装部品の真下に位置する部分に放熱用パターン(30
)及び放熱用スルーホール(37)を配置し、 多層プリント配線板(lO)の表面側に半田レジストを
形成する際に、少なくとも放熱用パターン(30)の中
央部を除いて半田レジストを形成し、この半田レジスト
から露出している放熱用パターン(コ0)と表面実装部
品(40)とを熱伝導が良好な物質を介して接続し、さ
らに放熱用パターン(コ0)が放熱用スルーホール(3
7)を介して多層プリント配線板(10)の電源層に熱
的に接続してなることを特徴とする表面実装部品用パッ
ケージ」 である。
実施例に対応する第1図及び第2図を参照して説明する
と、 「表面側に表面実装などによって実装された電子回路部
品、裏面側に他の基板に接続するための導体ビン(20
)を有する多層プリント配線板(10)からなる表面実
装部品用パッケージにおいて、 多層プリント配線板(10)の、これに搭載される表面
実装部品の真下に位置する部分に放熱用パターン(30
)及び放熱用スルーホール(37)を配置し、 多層プリント配線板(lO)の表面側に半田レジストを
形成する際に、少なくとも放熱用パターン(30)の中
央部を除いて半田レジストを形成し、この半田レジスト
から露出している放熱用パターン(コ0)と表面実装部
品(40)とを熱伝導が良好な物質を介して接続し、さ
らに放熱用パターン(コ0)が放熱用スルーホール(3
7)を介して多層プリント配線板(10)の電源層に熱
的に接続してなることを特徴とする表面実装部品用パッ
ケージ」 である。
次に、本発明を1図面に示した具体例に基づいて詳細に
説明する。
説明する。
第1図は、大発明に係る表面実装部品用パッケージ(1
00)の表面側に、表面実装などによって実装された電
子回路部品である表面実装部品(40)を実装した状態
の斜視図が示してあり、この表面実装部品用パッケージ
(100)は多層プリント配線板(10)と導体ピン(
20)、表面実装用部品(40)、放熱用パターン(3
0)、及び放熱用部材(36)によって構成されている
。第2図は第1図の部分拡大縦断面図である。
00)の表面側に、表面実装などによって実装された電
子回路部品である表面実装部品(40)を実装した状態
の斜視図が示してあり、この表面実装部品用パッケージ
(100)は多層プリント配線板(10)と導体ピン(
20)、表面実装用部品(40)、放熱用パターン(3
0)、及び放熱用部材(36)によって構成されている
。第2図は第1図の部分拡大縦断面図である。
ここで、多層プリント配線板(10)の実装されたIC
の真下に対応した放熱用パターン(30)の位置に放熱
用パターン露出部(37)が設けられ、ここにシリコン
グリス等の放熱用材料(3S)か塗布されており、表面
実装用部品(40)に放熱用材料(36)が密着した状
態で熱的に接続されている。さらに、放熱用パターン(
30)は、放熱用スルーホールが形成され、多層プリン
ト配線板(10)の電[層と熱的に接続されて、表面実
装部品用パッケージ及び接続ピンより放熱される。
の真下に対応した放熱用パターン(30)の位置に放熱
用パターン露出部(37)が設けられ、ここにシリコン
グリス等の放熱用材料(3S)か塗布されており、表面
実装用部品(40)に放熱用材料(36)が密着した状
態で熱的に接続されている。さらに、放熱用パターン(
30)は、放熱用スルーホールが形成され、多層プリン
ト配線板(10)の電[層と熱的に接続されて、表面実
装部品用パッケージ及び接続ピンより放熱される。
(発明の作用)
本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
すなわち、本発明に係る表面実装部品用パッケージ(1
00)にあっては、第1図に示すように、放熱用パター
ン(コ0)がプリント配線板(10)上に形成され、電
子回路部品(40)が放熱用材料(36)を介して放熱
用パターン(30)に接続されて、放熱用パターンに設
けられた放熱用スルーホール(37)を介して外部と熱
的に接続されている。放熱用パターン(30)及び放熱
用材料(35)には、熱伝導に優れた材質が用いられて
おり、このため電子回路部品(40)に発生した熱が放
熱用材料(36)を介し放熱用スルーホールを経て多層
プリント配線板の電源層に放熱される。このようにして
、本発明に係る表面実装部W用パッケージ(+00)は
、表面実装部品内に熱を蓄積させないものとなっている
のである。
00)にあっては、第1図に示すように、放熱用パター
ン(コ0)がプリント配線板(10)上に形成され、電
子回路部品(40)が放熱用材料(36)を介して放熱
用パターン(30)に接続されて、放熱用パターンに設
けられた放熱用スルーホール(37)を介して外部と熱
的に接続されている。放熱用パターン(30)及び放熱
用材料(35)には、熱伝導に優れた材質が用いられて
おり、このため電子回路部品(40)に発生した熱が放
熱用材料(36)を介し放熱用スルーホールを経て多層
プリント配線板の電源層に放熱される。このようにして
、本発明に係る表面実装部W用パッケージ(+00)は
、表面実装部品内に熱を蓄積させないものとなっている
のである。
(実施例)
次に、本発明を図面に示した実施例に基づいて詳細に説
明する。
明する。
実施例1
板厚1.0mmのガラス−エポキシ銅張積層板(両面銅
箔18ILm )に、通常のセミアディティブ法にて、
表面実装部品実装面の導体回路(12)と内層導体回路
(11)及びこれらの間を電気的に導通させるためのス
ルーホール(1コ)を形成した。なお、表面実装部品実
装面には、表面実装部品の真下の位tに放熱用パターン
か形成されており、この放熱用パターンは、スルーホー
ルを介して裏面の内層導体回路と熱的に接続されている
。
箔18ILm )に、通常のセミアディティブ法にて、
表面実装部品実装面の導体回路(12)と内層導体回路
(11)及びこれらの間を電気的に導通させるためのス
ルーホール(1コ)を形成した。なお、表面実装部品実
装面には、表面実装部品の真下の位tに放熱用パターン
か形成されており、この放熱用パターンは、スルーホー
ルを介して裏面の内層導体回路と熱的に接続されている
。
次に、この両面プリント配線板(14)と板厚0.8m
mのガラス−エポキシ銅張積層板(片面銅箔18ルm)
(Is)を、内層導体回路(11)が内側、表面実装部
品実装面と片面W4張積層板の被銅箔面が外側になるよ
うに、ガラス−エポキシ樹脂からなるプリプレグ((1
,2mm厚)をプレス法により一体化した。以後、こう
して得られた多層プリント配線板において、表面実装部
品実装面を表面、他方を裏面と呼ぶことにする。
mのガラス−エポキシ銅張積層板(片面銅箔18ルm)
(Is)を、内層導体回路(11)が内側、表面実装部
品実装面と片面W4張積層板の被銅箔面が外側になるよ
うに、ガラス−エポキシ樹脂からなるプリプレグ((1
,2mm厚)をプレス法により一体化した。以後、こう
して得られた多層プリント配線板において、表面実装部
品実装面を表面、他方を裏面と呼ぶことにする。
この多層基板(10)に裏面から、搭載されるICの端
子に一対一に電気的に導通させた導体ビン取付用スルー
ホール(23)を形成するための非貫通穴をあけた。な
お、この非貫通穴はピングリッドアレイ形に配置した。
子に一対一に電気的に導通させた導体ビン取付用スルー
ホール(23)を形成するための非貫通穴をあけた。な
お、この非貫通穴はピングリッドアレイ形に配置した。
そして、裏面に必要なマスクを施したうえで、スルーホ
ールめっき及び導体ピン(20)取付に必要な外層導体
回路(z2)の形成をエツチングにて行なった。さらに
、放熱用パターンの中央部を除いて半田レジスト(16
)をスクリーン印刷によって形成し、多層プリント配線
板を形成した。
ールめっき及び導体ピン(20)取付に必要な外層導体
回路(z2)の形成をエツチングにて行なった。さらに
、放熱用パターンの中央部を除いて半田レジスト(16
)をスクリーン印刷によって形成し、多層プリント配線
板を形成した。
この多層プリント配線板(10)の各導体ビン取付用ス
ルーホール(2コ)に半田メッキを施したコバール製の
導体ビン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
ルーホール(2コ)に半田メッキを施したコバール製の
導体ビン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
最後に1表面実装部品用パッケージの半田レジストから
露出している放熱用パターンにシリコングリスを塗布し
、表面実装部品をシリコングリスと密着させることによ
って、表面実装部品用パッケージと良好な熱的接続をお
こなった。
露出している放熱用パターンにシリコングリスを塗布し
、表面実装部品をシリコングリスと密着させることによ
って、表面実装部品用パッケージと良好な熱的接続をお
こなった。
以上のようにして放熱性情れた構造の第2図て示した表
面実装部品用パッケージ(100)か得られた。
面実装部品用パッケージ(100)か得られた。
実施例2
板厚1.0mmのガラス−トリアジン鋼IJ2v1層板
(両面銅箔184m)に、通常のセミアディティブ法に
て、表面実装部品実装面の導体回路(12)と内層導体
回路(11)及びこれらの間を電気的に導通させるだめ
のスルーホール(13)を形成した。なお、表面実装部
品実装面には、表面実装部品の真下の位置に放熱用パタ
ーンが形成されており、この放熱用パターンは、スルー
ホールを介して裏面の内層導体回路と熱的に接続されて
いる。
(両面銅箔184m)に、通常のセミアディティブ法に
て、表面実装部品実装面の導体回路(12)と内層導体
回路(11)及びこれらの間を電気的に導通させるだめ
のスルーホール(13)を形成した。なお、表面実装部
品実装面には、表面実装部品の真下の位置に放熱用パタ
ーンが形成されており、この放熱用パターンは、スルー
ホールを介して裏面の内層導体回路と熱的に接続されて
いる。
次に、この両面プリント配線板(14)と板厚0.8m
mのガラス−トリアジン銅張積層板(片面銅箔18#L
m) (15)を、内層導体回路(11)が内側、表面
実装部品実装面と片面銅張!B層板の被銅箔面が外側に
なるように、ガラス−トリアジン樹脂プリプレグ(0,
2m m厚)をプレス法により一体化した。
mのガラス−トリアジン銅張積層板(片面銅箔18#L
m) (15)を、内層導体回路(11)が内側、表面
実装部品実装面と片面銅張!B層板の被銅箔面が外側に
なるように、ガラス−トリアジン樹脂プリプレグ(0,
2m m厚)をプレス法により一体化した。
以後、こうして得られた多層プリント配線板において、
表面実装部品実装面を表面、他方を裏面と呼ぶことにす
る。
表面実装部品実装面を表面、他方を裏面と呼ぶことにす
る。
この多層基板(lO)に裏面から、搭載されるICの端
子に一対一に電気的に導通させた導体ビン取付用スルー
ホール(23)を形成するための弊貫通穴をあけた。な
お、貫通穴はビングリッドアレイ形に配置した。そして
表面に必要なマスクを施したうえて、スルーホールめっ
き及び導体ビン(20)取付に必要な外層導体回路(2
2)の形成をエツチングにて行らた。さらに放熱用パタ
ーンの中央部を除し)で半田レジストをフォトソルダー
レジストによって形成し、溶融半田めっきを施して多層
プリント配線板を形成した。
子に一対一に電気的に導通させた導体ビン取付用スルー
ホール(23)を形成するための弊貫通穴をあけた。な
お、貫通穴はビングリッドアレイ形に配置した。そして
表面に必要なマスクを施したうえて、スルーホールめっ
き及び導体ビン(20)取付に必要な外層導体回路(2
2)の形成をエツチングにて行らた。さらに放熱用パタ
ーンの中央部を除し)で半田レジストをフォトソルダー
レジストによって形成し、溶融半田めっきを施して多層
プリント配線板を形成した。
この多層プリント配線板(lO)の各導体ビン取付用ス
ルーホール(2コ)に半田メッキを施したりん青銅製の
導体ピン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
ルーホール(2コ)に半田メッキを施したりん青銅製の
導体ピン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
この多層プリント配線板(10)の各導体ビン取付用ス
ルーホール(23)に半田メッキを施したコバール製の
導体ピン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
ルーホール(23)に半田メッキを施したコバール製の
導体ピン(20)を高融点半田のディップ法により固定
して表面実装部品用パッケージ(100)を製作した。
最後に、表面実装部品用パッケージの半田レジストから
露出している放熱用パターンにシリコングリスを塗布し
、表面実装部品をシリコングリスと缶石させることによ
って、表面実装部品用パッケージと良好な熱的接続をお
こなった。
露出している放熱用パターンにシリコングリスを塗布し
、表面実装部品をシリコングリスと缶石させることによ
って、表面実装部品用パッケージと良好な熱的接続をお
こなった。
以上のようにして放熱性優れた、表面実装部品(40)
を密閉・シールドする構造の第3図で示した表面実装部
品用パッケージ(10口)が得られた。
を密閉・シールドする構造の第3図で示した表面実装部
品用パッケージ(10口)が得られた。
(発明の効果)
以上詳述した通り、本発明に係る表面実装部品用パッケ
ージ(100)にあっては、上記実施例に示した如く、 「表面側に表面実装などによって実装された電子回路部
品、裏面側に他の基板にta続するための導体ピン(2
0)を有する多層プリント配線板(lO)からなる表面
実装部品用パッケージにおいて、 多層プリント配線板(lO)の、これにMSIaされる
表面実Sc部品の真下に位置する部分に放熱用パターン
(30)及び放熱用スルーホール(コア)を配置し、 多層プリント配線板(lO)の表面側に半田レジストを
形成する際に、少なくとも放熱用パターン(30)の中
央部を除いて半田レジストを形成し、この半田レジスト
から露出している放熱用パターン(30)と表面実装部
品(40)とを熱伝導が良好な物質を介して接続し、さ
らに放熱用パターン(30)が放熱用スルーホール(3
7)−を介して多層プリント配線板(10)の電源層に
熱的に接続してなること」 にその構成上の特徴があり、これにより簡単な構成であ
って従来の技術を充分利用・発展させることができ、し
かも必要な放熱性を得ることが可能な表面実装部品用パ
ッケージ(10G)を提供することができるのである。
ージ(100)にあっては、上記実施例に示した如く、 「表面側に表面実装などによって実装された電子回路部
品、裏面側に他の基板にta続するための導体ピン(2
0)を有する多層プリント配線板(lO)からなる表面
実装部品用パッケージにおいて、 多層プリント配線板(lO)の、これにMSIaされる
表面実Sc部品の真下に位置する部分に放熱用パターン
(30)及び放熱用スルーホール(コア)を配置し、 多層プリント配線板(lO)の表面側に半田レジストを
形成する際に、少なくとも放熱用パターン(30)の中
央部を除いて半田レジストを形成し、この半田レジスト
から露出している放熱用パターン(30)と表面実装部
品(40)とを熱伝導が良好な物質を介して接続し、さ
らに放熱用パターン(30)が放熱用スルーホール(3
7)−を介して多層プリント配線板(10)の電源層に
熱的に接続してなること」 にその構成上の特徴があり、これにより簡単な構成であ
って従来の技術を充分利用・発展させることができ、し
かも必要な放熱性を得ることが可能な表面実装部品用パ
ッケージ(10G)を提供することができるのである。
第1図は本発明に係る表面実S部品川パッケージの表面
実装用部品を実装した状態の側m図、第2図はこの表面
部品用パッケージの構成を概略的に示す部分拡大断面図
である。 符 号 の 説 明 10−・・多層プリント配線板、 11・・・内層導体
、12−・外層導体、 13−・・スルーホール、14
−・絶縁層、is−・・。 絶縁層、16・・・半■ルジスト、20−・・導体ビン
、22−・・外層導体、23−・・導体ピン用スルーホ
ール、28・−・半田、30−・・放熱用パターン、3
6・・・放熱用材料、37・・・放熱用スルーホール、
40−・表面実装部品、42・・−リード、48・・・
半田、49−・・シリコングリス、100・・・表面実
装部品jf!パッケージ、2(IG−・・ベースプリン
ト配線板。 以 上
実装用部品を実装した状態の側m図、第2図はこの表面
部品用パッケージの構成を概略的に示す部分拡大断面図
である。 符 号 の 説 明 10−・・多層プリント配線板、 11・・・内層導体
、12−・外層導体、 13−・・スルーホール、14
−・絶縁層、is−・・。 絶縁層、16・・・半■ルジスト、20−・・導体ビン
、22−・・外層導体、23−・・導体ピン用スルーホ
ール、28・−・半田、30−・・放熱用パターン、3
6・・・放熱用材料、37・・・放熱用スルーホール、
40−・表面実装部品、42・・−リード、48・・・
半田、49−・・シリコングリス、100・・・表面実
装部品jf!パッケージ、2(IG−・・ベースプリン
ト配線板。 以 上
Claims (1)
- 【特許請求の範囲】 表面側に表面実装などによって実装された電子回路部品
、裏面側に他の基板に接続するための導体ピンを有する
多層プリント配線板からなる表面実装部品用パッケージ
において、前記多層プリント配線板の、これに搭載され
る表面実装部品の真下に位置する部分に放熱用パターン
及び放熱用スルーホールを配置し、 前記多層プリント配線板の表面側に半田レジストを形成
する際に、少なくとも放熱用パターンの中央部を除いて
半田レジストを形成し、この半田レジストから露出して
いる前記放熱用パターンと前記表面実装部品とを熱伝導
が良好な物質を介して接続し、さらに前記放熱用パター
ンがスルーホールを介して前記多層プリント配線板の電
源層に熱的に接続してなることを特徴とする表面実装部
品用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62151587A JPS63314858A (ja) | 1987-06-18 | 1987-06-18 | 表面実装部品用パッケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62151587A JPS63314858A (ja) | 1987-06-18 | 1987-06-18 | 表面実装部品用パッケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63314858A true JPS63314858A (ja) | 1988-12-22 |
Family
ID=15521776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62151587A Pending JPS63314858A (ja) | 1987-06-18 | 1987-06-18 | 表面実装部品用パッケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63314858A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02172295A (ja) * | 1988-12-24 | 1990-07-03 | Ibiden Denshi Kogyo Kk | 多層プリント配線板 |
JPH0396075U (ja) * | 1990-01-22 | 1991-10-01 | ||
US5489752A (en) * | 1992-12-15 | 1996-02-06 | Sgs-Thomson Microelectronics S.R.L. | Process for dissipating heat from a semiconductor package |
JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
EP0804053A1 (de) * | 1996-04-23 | 1997-10-29 | Robert Bosch Gmbh | Baugruppenträger mit wenigstens einem wärmeerzeugenden Bauelement |
US6351194B2 (en) | 1997-06-30 | 2002-02-26 | Oki Electric Industry Co., Ltd. | Electronic component utilizing face-down mounting |
-
1987
- 1987-06-18 JP JP62151587A patent/JPS63314858A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02172295A (ja) * | 1988-12-24 | 1990-07-03 | Ibiden Denshi Kogyo Kk | 多層プリント配線板 |
JPH0396075U (ja) * | 1990-01-22 | 1991-10-01 | ||
US5590462A (en) * | 1992-02-15 | 1997-01-07 | Sgs-Thomson Microelectronics S.R.L. | Process for dissipating heat from a semiconductor package |
US5489752A (en) * | 1992-12-15 | 1996-02-06 | Sgs-Thomson Microelectronics S.R.L. | Process for dissipating heat from a semiconductor package |
JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
EP0804053A1 (de) * | 1996-04-23 | 1997-10-29 | Robert Bosch Gmbh | Baugruppenträger mit wenigstens einem wärmeerzeugenden Bauelement |
US6351194B2 (en) | 1997-06-30 | 2002-02-26 | Oki Electric Industry Co., Ltd. | Electronic component utilizing face-down mounting |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6156980A (en) | Flip chip on circuit board with enhanced heat dissipation and method therefor | |
US5599747A (en) | Method of making circuitized substrate | |
MY124761A (en) | Electronic package for electronic components and method of making same | |
US7087845B2 (en) | Metal core multilayer printed wiring board | |
JPH06291216A (ja) | 基板及びセラミックパッケージ | |
GB2097998A (en) | Mounting of integrated circuits | |
JPH0917919A (ja) | 半導体装置 | |
KR20010099684A (ko) | 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이 | |
US5473190A (en) | Tab tape | |
US6221694B1 (en) | Method of making a circuitized substrate with an aperture | |
GB2124035A (en) | Printed circuit boards | |
JPS6158297A (ja) | 多層印刷配線板 | |
JPS63314858A (ja) | 表面実装部品用パッケ−ジ | |
US6300575B1 (en) | Conductor interconnect with dendrites through film | |
JPH03286590A (ja) | セラミック配線基板 | |
JPH06125156A (ja) | 金属ベース基板 | |
US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
JP2500308B2 (ja) | 多層印刷配線板の製造方法 | |
KR20010062723A (ko) | 프린트기판 및 그 전기부품설치방법 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
WO2022004403A1 (ja) | 多層配線基板および半導体装置 | |
JPS6239031A (ja) | 電子素子用チツプキヤリア | |
JPH06216539A (ja) | プリント配線板及び半導体装置 | |
JPH04133394A (ja) | 多層プリント配線板 |