JPH06291216A - 基板及びセラミックパッケージ - Google Patents

基板及びセラミックパッケージ

Info

Publication number
JPH06291216A
JPH06291216A JP5100101A JP10010193A JPH06291216A JP H06291216 A JPH06291216 A JP H06291216A JP 5100101 A JP5100101 A JP 5100101A JP 10010193 A JP10010193 A JP 10010193A JP H06291216 A JPH06291216 A JP H06291216A
Authority
JP
Japan
Prior art keywords
power supply
signal line
wiring
insulating layer
ground wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5100101A
Other languages
English (en)
Inventor
Thomas Goodman
トーマス・グッドマン
Hiroyuki Fujita
浩幸 藤多
Yoshikazu Murakami
義和 村上
T Murphy Arthur
アーサー・ティー・マーフィー
I Emmie Daniel
ダニエル・アイ・エイミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
EIDP Inc
Original Assignee
Sony Corp
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, EI Du Pont de Nemours and Co filed Critical Sony Corp
Priority to JP5100101A priority Critical patent/JPH06291216A/ja
Priority to KR1019940007015A priority patent/KR100277400B1/ko
Priority to US08/223,240 priority patent/US5519176A/en
Publication of JPH06291216A publication Critical patent/JPH06291216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】信号線路の高周波特性に変化を生じさせ難い電
源配線又は接地配線を備えた基板及びセラミックパッケ
ージを提供する。 【構成】基板１Ａは、絶縁層１０を有し、この絶縁層の
一方の面には信号線路１２を具備し、この絶縁層の他方
の面には信号線路１２に対応した電源配線又は接地配線
１４を具備する。半導体チップを収納するセラミックパ
ッケージは、低温焼成セラミックシートから構成された
絶縁層を有し、この絶縁層の一方の面には信号線路を具
備し、この絶縁層の他方の面には信号線路に対応した電
源配線又は接地配線を具備する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、新規の電源配線又は接
地配線を具備する基板及びセラミックパッケージに関す
る。
【０００２】
【従来の技術】電子機器の小型化・高性能化に伴い、能
動・受動素子等の高密度実装が重要な課題となってきて
いる。この高密度実装に対応するために、能動・受動素
子等を実装する基板あるいは半導体チップを収納するた
めのパッケージは多層化される傾向にある。このような
基板として、多層プリント配線板、ハイブリッドＩＣ用
やマルチチップモジュール用等の各種多層配線基板を挙
げることができる。また、半導体チップを収納するため
のパッケージとして、低温焼成セラミックシートを複数
積層したピングリッドアレイ（以下、ＰＧＡと略す）パ
ッケージ、ランドグリッドアレイ（以下、ＬＧＡと略
す）パッケージ、あるいはクァド・フラット・パッケー
ジ（以下、ＱＦＰと略す）等を挙げることができる。
尚、上述の多層プリント配線板や多層配線基板を総称し
て、以下、単に基板と呼び、上述のパッケージを総称し
て、以下、セラミックパッケージと呼ぶこともある。
【０００３】セラミックから成る多層配線基板あるいは
セラミックパッケージは、通常、図９に図示するよう
に、絶縁層１００の一方の面に信号線路１０２を具備
し、他方の面に電源配線又は接地配線１０４を具備す
る。尚、１００Ａは電源配線又は接地配線１０４の下に
ある別の絶縁層である。また、信号線路１０２の上方に
も絶縁層があるが、この絶縁層は図示していない。
【０００４】尚、図９の（Ａ）は、信号線路１０２と電
源配線又は接地配線１０４の関係を示す模式的な一部平
面図であり、絶縁層１００，１００Ａの図示は省略して
ある。また、図９の（Ｂ）は、線Ｂ−Ｂに沿った模式的
な一部断面図であり、図９の（Ｃ）は、電源配線又は接
地配線１０４のメッシュ状パターンを模式的に描いたも
のである。図９の（Ｃ）において正方形で示した領域
は、電源配線又は接地配線が形成されていない領域であ
る。
【０００５】例えば積層された複数の低温焼成セラミッ
クシートから成るＬＧＡパッケージは、以下に述べる方
法で作製することができる。即ち、ホウケイ酸ガラス等
を主成分としたグリーンシートを所定の大きさに加工
し、パンチング等によってスルーホールあるいはビヤホ
ールのための穴開け加工を施す。次に、グリーンシート
に設けられた穴を金、銀、銅等を主成分とした金属ペー
ストで埋め、更にグリーンシート上にこれらの金属ペー
ストをスクリーン印刷する。こうして、グリーンシート
の上に信号線路１０２や電源配線又は接地配線１０４が
形成される。更に、信号線路１０２や電源配線又は接地
配線１０４を電気的に接続するスルーホールあるいはビ
ヤホールや、外部回路との接続部であるランド部、及び
半導体チップとの接続端子部（例えば、ワイヤボンディ
ング部）等も形成する。このようなグリーンシートを所
定枚数作製した後、積層して、約８００〜１０００゜Ｃ
の温度で同時焼成する。こうして、低温焼成セラミック
シートから成る絶縁層の一方の面に信号線路１０２を具
備し、他方の面には電源配線又は接地配線１０４を具備
したＬＧＡパッケージが完成する。
【０００６】この同時焼成時、グリーンシートからガス
が発生する。もしも電源配線又は接地配線をメッシュ状
パターンとせずに、低温焼成セラミックシートの全面に
形成した場合、グリーンシートから発生したガスが外部
に逃げ難く、グリーンシート間にかかるガスが溜まり、
低温焼成セラミックシートに層間剥離が生じる。また、
焼成時のグリーンシートの寸法安定性が悪くなる。従っ
て、焼成時にガスが発生するようなグリーンシートを用
いる場合には、通常、電源配線又は接地配線をメッシュ
状パターンにする。
【０００７】多層プリント配線板は、例えば内層用のガ
ラスエポキシ銅張り積層板あるいはポリイミドフレキシ
ブル銅張り積層板（以下、単に銅張り積層板等という）
の銅箔をエッチングして電源配線又は接地配線を形成す
る。次に、絶縁層及び接着層として機能するプリプレグ
あるいは接着剤付きフィルムを介在させて、内層用の銅
張り積層板等と外層用の他の銅張り積層板等とを熱プレ
ス装置を用いて積層する。その後、銅メッキ及びエッチ
ング加工を施すことによって、外層用の他の銅張り積層
板等に信号線路等の回路を形成する。
【０００８】多層プリント配線板においても、銅張り積
層板等の基板の反りや捻れの発生を防止し、寸法安定性
を向上させるために、内層用の銅張り積層板等に形成さ
れた電源配線又は接地配線をメッシュ状パターンにする
場合がある。
【０００９】ハイブリッドＩＣ用やマルチチップモジュ
ール用等の多層配線基板の一種には、シリコン又はセラ
ミックから成る基体の上に、ポリイミド樹脂から成る絶
縁層で絶縁された複数の信号線路や電源配線又は接地配
線を形成したものがある。この多層配線基板上には例え
ばベアチップが実装される。
【００１０】このようなハイブリッドＩＣ用やマルチチ
ップモジュール用等の多層配線基板においても、ポリイ
ミド樹脂から成る絶縁層の熱硬化時、ポリイミド樹脂か
ら発生するガスを外部に逃がして層間剥離を防止し、且
つ、寸法安定性を向上させる目的で、電源配線又は接地
配線をメッシュ状パターンにする場合がある。
【００１１】
【発明が解決しようとする課題】図９に示したように、
電源配線又は接地配線１０４がメッシュ状パターンを有
する場合、信号線路１０２の下方に必ずしも電源配線又
は接地配線１０４が存在しない（図９の（Ｂ）参照）。
即ち、信号線路１０２は、電源配線又は接地配線１０４
の上方を走行する場合もあるが、電源配線又は接地配線
の上方を走行しない場合もある。その結果、信号線路１
０２の高周波特性、特に特性インピーダンスが、電源配
線又は接地配線１０４の有無によって変化し、伝送線路
にインピーダンス不連続性が生じるという問題がある。
【００１２】従って、本発明の目的は、信号線路の高周
波特性に変化を生じさせ難い電源配線又は接地配線を備
えた基板及びセラミックパッケージを提供することにあ
る。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の基板は、絶縁層を有し、この絶縁層の一方
の面には信号線路を具備し、この絶縁層の他方の面には
信号線路に対応した電源配線又は接地配線を具備するこ
とを特徴とする
【００１４】上記の目的を達成するための本発明の半導
体チップを収納するセラミックパッケージは、低温焼成
セラミックシートから構成された絶縁層を有し、この絶
縁層の一方の面には信号線路を具備し、この絶縁層の他
方の面には信号線路に対応した電源配線又は接地配線を
具備することを特徴とする。
【００１５】ここで、「信号線路に対応した電源供給線
路又は接地配線を具備する」とは、電源配線又は接地配
線が形成された絶縁層の他方の面に信号線路を射影した
とき得られる像と、電源供給線路又は接地配線の形状と
が概ね一致するように、あるいは、かかる像が電源供給
線路又は接地配線に含まれるように形成された電源供給
線路又は接地配線を具備することを意味する。
【００１６】本発明の基板あるいはセラミックパッケー
ジにおいては、電源配線又は接地配線が形成されていな
い絶縁層の他方の面の部分には、電源配線又は接地配線
に導通したメッシュ状の導体が形成されていることが望
ましい。信号線路並びに電源配線又は接地配線、あるい
はメッシュ状の導体は、例えば、金属ペーストの印刷及
び焼成、あるいは銅箔等の金属箔のエッチング加工等に
よって形成することができる。金属ペーストの主成分と
して、金、銀、銅、ニッケルを挙げることができる。
【００１７】本発明の基板における絶縁層は、積層され
た複数の低温焼成セラミックシートから成り、あるいは
又、積層された複数の高分子材料層から成ることが好ま
しい。積層された複数の低温焼成セラミックシートから
成る基板の場合、絶縁層は、積層された複数の低温焼成
用のセラミックグリーンシートを低温同時焼成すること
によって形成することができる。また、積層された複数
の高分子材料層から成る基板の場合、絶縁層は、例え
ば、ポリイミド樹脂、変性ポリイミド樹脂、エポキシ樹
脂、イミド変性エポキシ樹脂、ビスマレイミド−トリア
ジン樹脂、アラルキルエーテル樹脂、ポリビニルフェノ
ール樹脂、フッ素樹脂、ＰＰＯ樹脂等の高分子材料、こ
れらの高分子材料をガラス布やガラス不織布等の各種強
化材に含浸させたもの、あるいはポリイミドフィルムな
どから構成することができる。
【００１８】本明細書において、低温焼成セラミックシ
ートという場合、低温焼成用の所謂セラミックグリーン
シートを低温同時焼成した後のセラミックシートを意味
する。
【００１９】低温焼成セラミックシートの原料として、
例えば、（ホウケイ酸ガラス＋アルミナ）、（鉛ホウケ
イ酸ガラス＋アルミナ）、（アルミナ・カルシウム・ホ
ウケイ酸ガラス＋アルミナ）、（アルミナ・マグネシウ
ム・ホウケイ酸ガラス＋石英や石英ガラス）、（ホウケ
イ酸ガラス＋アルミナ，フォルステライト）、（ホウケ
イ酸ガラス＋石英＋アルミナ＋コージェライト）等のガ
ラスセラミック複合系材料、（コージェライト系β−ス
ポジェメン系材料）、（コージェライト系ＺｎＯ・Ｍｇ
Ｏ・Ａｌ2Ｏ3・ＳｉＯ2材料）、（コージェライト系Ｂ2
Ｏ3・ＭｇＯ・Ａｌ2Ｏ3・ＳｉＯ2系材料）等の結晶化ガ
ラス系材料、Ａｌ2Ｏ3・ＣａＯ・ＳｉＯ2・ＭｇＯ・Ｂ2
Ｏ3、Ａｌ2Ｏ3・ＣａＯ・ＳｉＯ2・ＢａＯ・Ｂ2Ｏ3等の
非ガラス系材料を挙げることができるが、これらに限定
されるものではない。要は、使用する金属ペーストを構
成する金属（例えば、融点１０６５゜Ｃの金、融点１０
８５゜Ｃの銅、融点９６２゜Ｃの銀、融点１４５５゜Ｃ
のニッケル）の融点よりも低い温度（例えば、８００〜
１０００゜Ｃ）で焼成できる材料であればよい。
【００２０】
【作用】本発明においては、絶縁層には、信号線路に対
応した電源配線又は接地配線が形成されている。即ち、
図１に原理図を模式的に示すように、絶縁層１０の一方
の面に具備された信号線路１２の上方若しくは下方
（尚、図１においては下方のみを図示した）には、絶縁
層１０を挟んで、必ず電源配線又は接地配線１４が存在
する。言い替えれば、信号線路１２は、電源配線又は接
地配線１４の上方若しくは下方を必ず走行する。その結
果、信号線路の高周波特性、特に特性インピーダンス
が、従来技術のように電源配線又は接地配線の有無によ
って変化することがなく、制御された、一定の高周波特
性を信号線路に付与することができる。尚、図１中、１
０Ａは、電源配線又は接地配線１４の下方に存在する別
の絶縁層である。場合によっては、信号線路１２の上に
も絶縁層が存在する。
【００２１】ここで、図１の（Ａ）は、信号線路１２と
電源配線又は接地配線１４の関係を示す模式的な一部平
面図であり、絶縁層１０，１０Ａの図示は省略されてい
る。また、図１の（Ｂ）は、線Ｂ−Ｂに沿った模式的な
一部断面図であり、図１の（Ｃ）は、電源配線又は接地
配線１４のパターンを模式的に描いたものである。図１
の（Ｃ）中、破線で示した領域１４は、本発明の特徴で
ある、信号線路に対応した電源配線又は接地配線を示
す。また、図１の（Ｃ）中、正方形あるいは多角形で囲
まれた領域１４Ｂは、電源配線又は接地配線が形成され
ていない領域である。図１においては、本発明の好まし
い態様であるメッシュ状の導体１４Ｃが形成されている
状態を示した。
【００２２】
【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。
【００２３】（実施例１）実施例１は、本発明の基板に
関する。図２に模式的な断面図を示すように、実施例１
における基板１Ａは、多層の低温焼成セラミック基板か
ら成る。実施例１の基板１Ａは、複数の低温焼成セラミ
ックシートから成る絶縁層１０、信号線路１２、及び電
源配線又は接地配線１４から構成されている。
【００２４】絶縁層１０の一方の面は信号線路１２を具
備する。また、絶縁層１０の他方の面は電源配線又は接
地配線１４を具備する。実施例１においては、信号線路
１２と電源配線又は接地配線１４は概ね同じパターンを
有し、信号線路１２の幅と電源配線又は接地配線１４の
幅を同じとした。
【００２５】基板１Ａの頂面には、能動・受動素子等を
実装するためのランド部やその他の回路３０が形成され
ている。また、基板１Ａの内部には、信号線路１２、電
源配線又は接地配線１４、ランド部やその他の回路３０
を接続するためのビアホールやその他必要な回路３２が
形成されている。また必要に応じて抵抗部やコンデンサ
部（図示せず）が、基板１Ａの内部や頂面に形成されて
いる。
【００２６】図３に、信号線路１２、電源配線又は接地
配線１４、及び絶縁層１０の関係を示す。図３の（Ａ）
は、信号線路１２と電源配線又は接地配線１４の関係を
示す模式的な一部平面図であり、絶縁層１０の図示は省
略されている。また、図３の（Ｂ）は、線Ｂ−Ｂに沿っ
た模式的な一部断面図であり、図３の（Ｃ）は、電源配
線又は接地配線１４のパターンを模式的に描いたもので
ある。領域１４Ｂは、電源配線又は接地配線が形成され
ていない領域である。また、この領域１４Ｂの一部に
は、各電源配線又は接地配線１４を接続するための導体
１４Ｃが形成されている。尚、図を理解し易くするため
に、信号線路１２、電源配線又は接地配線１４、及び導
体１４Ｃには斜線を付した。図３中、１０Ａは、電源配
線又は接地配線１４の下方に存在する別の絶縁層であ
る。尚、信号線路１２の上にも絶縁層が存在するが、か
かる絶縁層の図示は省略した。
【００２７】図１に示した実施例１の基板１Ａは、例え
ば、以下に説明する作製方法で作製することができる。
【００２８】デュポン社製の商品名「グリーンテープ
８５１ＴＡ」（厚さ１１４μｍ）を、低温焼成用のセラ
ミックグリーンシートとして用いた。このセラミックグ
リーンシートの組成の概略は以下のとおりである。 ホウケイ酸ガラス ５５重量％ アルミナ ３０重量％ シリカ ７重量％ アクリル系樹脂 ８重量％
【００２９】［工程−１００］この低温焼成用のセラミ
ックグリーンシート９０に、外形打ち抜き加工、及びパ
ンチングによるビヤホールやスルーホール用の穴を開け
る穴開け加工を施す。
【００３０】［工程−１１０］次いで、セラミックグリ
ーンシート９０に、信号線路１２、電源配線又は接地配
線１４、回路３０，３２、導体１４Ｃのそれぞれを、金
属ペーストを用いて形成する。
【００３１】［工程−１１０Ａ］そのために、先ず、穴
の中に金属ペーストを埋め込み、かかる金属ペーストを
乾燥させて、金属ペースト中に含まれていた溶剤を除去
する。金属ペーストとして、金ペースト、銀ペースト、
銅ペースト等の低抵抗率の金属ペーストを用いることが
でき、例えば、以下に概要を示す固形成分を有するもの
を使用することができる。 金パウダー ９５重量％ エチルセルロース系樹脂 ５重量％ こうして、穴内に回路３２の一部が形成される。
【００３２】［工程−１１０Ｂ］次に、セラミックグリ
ーンシート９０上に、信号線路１２、電源配線又は接地
配線１４、回路３０、回路３２の一部、及び導体１４Ｃ
のそれぞれを、例えばスクリーン印刷法にて金属ペース
トを用いて形成する。金属ペーストとして、例えば、以
下に概要を示す固形成分を有するものを使用することが
できる。尚、穴を埋めるために用いた金属ペーストと、
本工程で用いる金属ペーストの組成を若干変更した。 金パウダー ８０重量％ 酸化物 ２重量％ エチルセルロース系樹脂 １８重量％ あるいは、回路１４の一部を、以下の固形成分を有する
金属ペーストを用いて形成することができる。 銀パウダー ６０重量％ パラジウム １０重量％ 酸化物及びガラス １０重量％ フェノール系樹脂 ２０重量％
【００３３】こうして、図４に示すように、種々のセラ
ミックグリーンシート９０を形成する。尚、［工程−１
１０Ａ］及び［工程−１１０Ｂ］の順序は、適宜変更す
ることができる。また、［工程−１１０Ａ］及び［工程
−１１０Ｂ］にて使用した金属ペーストの固形成分は例
示であり、適宜、成分を変更することができる。
【００３４】尚、必要に応じて、基板１Ａの内部や頂面
に抵抗部やコンデンサ部（図示せず）を形成することが
できる。抵抗部を形成する場合、抵抗用材料として、例
えば、以下に概要を示す固形成分を有する材料を用いる
ことができる。 酸化ルチニウム ４５重量％ 銀バインダー ８重量％ パラジウム ５重量％ ガラス ２０重量％ エチルセルロース系樹脂 ２２重量％ あるいは、 酸化ルチニウム ４０重量％ パイロクロア ５重量％ ガラス ３０重量％ エチルセルロース系樹脂 ２５重量％ 抵抗部の形成は、上記の抵抗用材料を用いて、例えばス
クリーン印刷法にて形成することができる。また、コン
デンサ用材料として、例えば、以下に概要を示す固形成
分を有するテープ状の材料を用いることができる。 チタン酸バリウム ８３重量％ ガラス １０重量％ アクリル系樹脂 ７重量％ コンデンサ部の形成は、上記のテープ状のコンデンサ用
材料をセラミックグリーンシート上に張り合わせること
によって形成することができる。
【００３５】［工程−１２０］次に、基板１Ａを作製す
るために、熱プレス装置を用いて、［工程−１１０Ａ］
及び［工程−１１０Ｂ］にて作製した複数のセラミック
グリーンシートを積層して熱プレスし、互いに接着一体
化する。その後、通常の方法で、積層されたセラミック
グリーンシート及び金属ペースト（場合によっては、抵
抗用材料やコンデンサ用材料）を低温同時焼成して、基
板１Ａを作製する。尚、焼成温度は、用いる材料に依存
するが、通常、８００〜１０００゜Ｃである。焼成工程
における雰囲気、焼成時間等の焼成条件は、使用する材
料に依存して、最適化すればよい。こうして、図２に示
すような基板１Ａを作製することができる。低温セラミ
ックシートから成る１つの絶縁層から見た場合、かかる
絶縁層の一方の面には信号線路１２が形成され、他方の
面には電源配線又は接地配線１４が形成されている。
尚、図２において、低温焼成セラミックシート間の境界
の図示は省略した。
【００３６】（実施例２）実施例２も、本発明の基板に
関する。図５に模式的な断面図を示すように、実施例２
における基板１Ｂは多層配線板、より具体的には多層プ
リント配線板から成る。実施例２の基板１Ｂは、ガラス
エポキシ銅張り積層板２４，２６，２８から形成された
信号線路１２及び電源配線又は接地配線１４、並びにプ
リプレグから形成された絶縁層１０から構成されてい
る。信号線路１２及び電源配線又は接地配線１４は絶縁
層１０を挟んで対向して形成されている。実施例２にお
いては、電源配線又は接地配線１４の幅を信号線路１２
の幅の２倍とした。信号線路１２及び電源配線又は接地
配線１４は銅箔をエッチングして形成することができ
る。
【００３７】信号線路１２が形成された基板１Ｂの表面
には、能動・受動素子等を実装するためのランド部やそ
の他の回路３０が形成されている。また、基板１Ｂの内
部には、信号線路１２、回路３０及び電源配線又は接地
配線１４を接続するためのビアホールやスルーホール等
あるいは内層回路３２が形成されている。
【００３８】図６に、信号線路１２、電源配線又は接地
配線１４及び絶縁層１０の関係を示す。図６の（Ａ）
は、信号線路１２（斜線で示す）と電源配線又は接地配
線１４（破線で示す）の関係を示す模式的な一部平面図
であり、絶縁層１０の図示は省略されている。また、図
６の（Ｂ）は、線Ｂ−Ｂに沿った模式的な一部分を切り
欠いた一部断面図であり、図６の（Ｃ）は、電源配線又
は接地配線１４のパターン（破線で示す）を模式的に描
いたものである。正方形あるいは多角形で囲まれた領域
１４Ｂは、電源配線又は接地配線が形成されていない領
域である。この領域１４Ｂの一部には、本発明の好まし
い態様であるメッシュ状の導体１４Ｃが形成されてい
る。
【００３９】図５に示した実施例２の基板１Ｂは、例え
ば、以下に説明する作製方法で作製することができる。
【００４０】［工程−２００］例えば７０μｍ厚の銅箔
が両面に積層された内層用ガラスエポキシ両面銅張り積
層板２８を用意する。この内層用ガラスエポキシ両面銅
張り積層板２８に積層された銅箔から、通常のプリント
配線板製造技術に基づき、図６の（Ｃ）に示すようなパ
ターンの電源配線又は接地配線１４並びに導体１４Ｃを
両面に形成する。次いで、銅箔の表面に接着性向上のた
めの通常の表面処理を施す。
【００４１】［工程−２１０］その後、例えば１８μｍ
厚の銅箔が片面に積層されたガラスエポキシ片面銅張り
積層板（信号線路１２が形成される）２４，２６を２
枚、及びガラス布にエポキシ樹脂を含浸してＢステージ
状態としたプリプレグ（絶縁層１０に相当する）を必要
枚数用意する。そして、ガラスエポキシ片面銅張り積層
板２４／プリプレグ（絶縁層１０に相当する）／内層用
ガラスエポキシ両面銅張り積層板２８／プリプレグ（絶
縁層１０に相当する）／ガラスエポキシ片面銅張り積層
板２６を積層して、通常の多層プリント配線板作製技術
に基づき、熱プレス装置を用いて多層成形する。
【００４２】［工程−２２０］その後、多層成形された
基板に穴開け加工、スルーホールメッキ加工、パターニ
ング加工を施す。これによって、信号線路１２、及び能
動・受動素子等を実装するためのランド部やその他の回
路３０が形成される。また、基板１Ｂの内部には、信号
線路１２、回路３０及び電源配線又は接地配線１４を接
続するためのビアホールやスルーホールや内層回路３２
が形成される。信号線路１２及び電源配線又は接地配線
１４のパターンは、図６の（Ａ）に示したパターンとし
た。こうして、図５に示すような基板１Ｂを作製するこ
とができる。尚、実施例２においては、電源配線又は接
地配線１４が２層、信号線路１２が２層の基板を例にと
り説明したが、これらの層数は適宜変更することができ
る。また、例えば、銅箔を積層したポリイミドフィルム
から成るフレキシブル基板を材料として使用することも
できる。
【００４３】（実施例３）実施例３は本発明のセラミッ
クパッケージに関する。図７に模式的な断面図を示すよ
うに、実施例３におけるセラミックパッケージ４０は、
低温焼成セラミックシートから成る絶縁層１０、信号線
路１２及び電源配線又は接地配線１４から構成されてお
り、ランドグリッドアレイタイプのセラミックパッケー
ジである。
【００４４】絶縁層１０の一方の面は、信号線路１２を
具備する。また、絶縁層１０の他方の面は、電源配線又
は接地配線１４を具備する。実施例３においては、信号
線路１２と電源配線又は接地配線１４を概ね同じパター
ンとし、信号線路１２の幅と電源配線又は接地配線１４
の幅を同一とした。信号線路１２、電源配線又は接地配
線１４、導体１４Ｃ、及び絶縁層１０の配置関係等は図
１と同様である。
【００４５】セラミックパッケージ４０には、半導体チ
ップ６０を収納するための凹部４２が形成されている。
この凹部４２は、実施例３においては、セラミックパッ
ケージを貫通している。セラミックパッケージ４０の下
面にはランド部４４（パッド部と呼ばれる場合もある）
が形成されている。また、凹部４２には半導体チップと
の接続端子部４６が形成されている。更に、セラミック
パッケージ４０の内部には、信号線路１２、電源配線又
は接地配線１４、ランド部４４、接続端子部４６を電気
的に接続するための導体回路部４８が形成されている。
導体回路部４８は、低温焼成セラミックシート内に形成
されたビヤホールやスルーホールを含む。セラミックパ
ッケージ４０の内部あるいは表面には、必要に応じて抵
抗部やコンデンサ部を形成することができる。
【００４６】セラミックパッケージ４０は、ランド部４
４を介してプリント配線板（図示せず）に形成された回
路に接続される。具体的には、プリント配線板に形成さ
れた回路にハンダ付けによってセラミックパッケージを
電気的及び機械的に接続してもよいし、プリント配線板
に形成された回路に電気的及び機械的に接続されたソケ
ット（図示せず）に、セラミックパッケージを電気的及
び機械的に接続してもよい。ランド部４４は、セラミッ
クパッケージの底部表面に、縦方向及び横方向に例えば
２．５４ｍｍピッチで、多数配列されている。実施例３
においては、接続端子部４６はワイヤボンディング用の
接続端子部である。
【００４７】半導体チップを収納した状態のセラミック
パッケージの模式的な断面図を図８に示す。このセラミ
ックパッケージ４０においては、半導体チップ６０は、
セラミックパッケージの凹部４２に収納されており、金
線５０によって接続端子部４６と電気的に接続されてい
る。半導体チップ６０は放熱用ヒートシンク５２に公知
の方法で固定されており、かかる放熱用ヒートシンク５
２はセラミックパッケージ４０の凹部４２の上部に公知
の方法で取り付けられている。尚、５４はセラミックパ
ッケージ４０の凹部４２の下部に公知の方法で取り付け
られたリッドである。
【００４８】実施例３のセラミックパッケージ４０は、
実質的には実施例１の基板と同様の方法で作製すること
ができるので、詳細な説明は省略する。
【００４９】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。基板あるいはセラミックパッケージの構造は例
示であり、適宜、設計、変更することができる。また、
使用した各種材料も例示であり、基板やセラミックパッ
ケージに要求される特性等に依存して、適宜、変更する
ことができる。
【００５０】信号線路と電源配線又は接地配線の配置関
係は、適宜設定することができる。例えば、信号線路か
ら見た場合、その上方若しくは下方のいずれか、あるい
は上方及び下方の両方に、電源配線又は接地配線が存在
する形態とすればよい。また、電源配線又は接地配線か
ら見た場合、その上方若しくは下方のいずれか、あるい
は上方及び下方の両方に、信号線路が存在する形態とす
ればよい。信号線路と電源配線又は接地配線の配置関係
を、例えばマイクロストリップ線路構造やサスペンデッ
ド線路構造等とすることができる。
【００５１】場合によっては、電源配線又は接地配線に
低周波信号線路を設けることができる。信号線路、電源
配線又は接地配線が絶縁層の表面から突出したかのよう
に各図には示したが、信号線路、電源配線又は接地配線
は絶縁層の表面に埋め込まれた状態でもよい。メッシュ
状の導体を形成する場合、かかる導体の平面形状は図示
した形状に限定されず、適宜設計することができる。
【００５２】本発明の基板には、シリコン又はセラミッ
クから成る基体の上に、ポリイミド樹脂から成る絶縁
層、絶縁層の層間に形成された信号線路及び電源配線又
は接地配線から成る、ハイブリッドＩＣ用やマルチチッ
プモジュール用等の多層配線基板も包含される。
【００５３】本発明のセラミックパッケージをランドグ
リッドアレイタイプを例にとり説明したが、ピングリッ
ドアレイタイプあるいはクァド・フラット・パッケージ
等各種のセラミックパッケージとすることができる。ま
た、半導体チップと接続端子部４６の電気的な接続を、
例えばフリップチップ方式にて行うこともできる。必要
に応じて、凹部と半導体チップとリッドで形成された空
間に熱伝導性の優れた熱伝導性材料を充填して、放熱効
果を高めることができる。かかる熱伝導性材料として、
例えば、シリコンオイル、及びＺｎＯ等の金属酸化物や
アルミナ粉あるいは窒化アルミニウム粉から成るフィラ
ーから構成された組成物、あるいは銅、アルミニウム等
の金属粉を分散させた樹脂組成物等を挙げることができ
る。
【００５４】
【発明の効果】本発明においては、信号線路は、絶縁層
を挟んで電源配線又は接地配線の上方若しくは下方を必
ず走行するので、信号線路の高周波特性、特に特性イン
ピーダンスが、従来技術のように電源配線又は接地配線
の有無によって変化することがなく、制御された、一定
の高周波特性を信号線路に付与することができる。ま
た、電源配線又は接地配線は絶縁層の全面に形成されな
いので、作製時における基板又はセラミックパッケージ
の寸法安定性に優れ、しかも基板又はセラミックパッケ
ージに層間剥離が発生することを防止することができ
る。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】実施例１の基板の模式的な断面図である。
【図３】実施例１の基板における信号線路、電源配線又
は接地配線等の関係を説明するための図である。
【図４】実施例１の基板を作製するための、各種セラミ
ックグリーンシートの積層前の模式的な断面図である。
【図５】実施例２の基板の模式的な断面図である。
【図６】実施例２の基板における信号線路、電源配線又
は接地配線等の関係を説明するための図である。
【図７】実施例３のセラミックパッケージの模式的な断
面図である。
【図８】実施例３のセラミックパッケージに半導体チッ
プを収納した状態を示す模式的な断面図である。
【図９】従来の多層配線基板あるいはセラミックパッケ
ージを模式的に示す図である。
【符号の説明】
１Ａ，１Ｂ 基板 １０，１０Ａ，１００ 絶縁層 １２，１０２ 信号線路 １４，１０４ 電源配線又は接地配線 １４Ｃ 導体 ２４，２６，２８ ガラスエポキシ銅張り積層板 ３０，３２ 回路 ４０ セラミックパッケージ ４２ 凹部 ４４ ランド部 ４６ 接続端子部 ４８，４８Ａ，４８Ｂ 導体回路部 ５０ 金線 ５２ 放熱用ヒートシンク ５４ リッド ６０ 半導体チップ ９０ セラミックグリーンシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・グッドマン 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 藤多 浩幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 村上 義和 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 アーサー・ティー・マーフィー 東京都目黒区柿の木坂１丁目28番４号 (72)発明者 ダニエル・アイ・エイミー アメリカ合衆国 デラウエア州19707 ホ クサン ブルックウッドレーン740

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】絶縁層を有し、該絶縁層の一方の面には信
    号線路を具備し、該絶縁層の他方の面には該信号線路に
    対応した電源配線又は接地配線を具備することを特徴と
    する基板。
  2. 【請求項２】前記絶縁層の他方の面の電源配線又は接地
    配線が形成されていない部分には、電源配線又は接地配
    線に導通したメッシュ状の導体が形成されていることを
    特徴とする請求項１に記載の基板。
  3. 【請求項３】前記電源配線又は接地配線の幅は、信号線
    路の幅の１乃至２倍であることを特徴とする請求項１又
    は請求項２に記載の基板。
  4. 【請求項４】絶縁層は積層された複数の低温焼成セラミ
    ックシートから成ることを特徴とする請求項１乃至請求
    項３のいずれか１項に記載の基板。
  5. 【請求項５】絶縁層は積層された複数の高分子材料層か
    ら成ることを特徴とする請求項１乃至請求項３のいずれ
    か１項に記載の基板。
  6. 【請求項６】低温焼成セラミックシートから構成された
    絶縁層を有し、該絶縁層の一方の面には信号線路を具備
    し、該絶縁層の他方の面には該信号線路に対応した電源
    配線又は接地配線を具備することを特徴とする、半導体
    チップを収納するためのセラミックパッケージ。
  7. 【請求項７】前記絶縁層の他方の面の電源配線又は接地
    配線が形成されていない部分には、電源配線又は接地配
    線に導通したメッシュ状の導体が形成されていることを
    特徴とする請求項６に記載のセラミックパッケージ。
  8. 【請求項８】前記電源配線又は接地配線の幅は、信号線
    路の幅の１乃至２倍であることを特徴とする請求項６又
    は請求項７に記載のセラミックパッケージ。
JP5100101A 1993-04-05 1993-04-05 基板及びセラミックパッケージ Pending JPH06291216A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5100101A JPH06291216A (ja) 1993-04-05 1993-04-05 基板及びセラミックパッケージ
KR1019940007015A KR100277400B1 (ko) 1993-04-05 1994-04-04 기판 및 세라믹패키지
US08/223,240 US5519176A (en) 1993-04-05 1994-04-05 Substrate and ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5100101A JPH06291216A (ja) 1993-04-05 1993-04-05 基板及びセラミックパッケージ

Publications (1)

Publication Number Publication Date
JPH06291216A true JPH06291216A (ja) 1994-10-18

Family

ID=14265010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5100101A Pending JPH06291216A (ja) 1993-04-05 1993-04-05 基板及びセラミックパッケージ

Country Status (3)

Country Link
US (1) US5519176A (ja)
JP (1) JPH06291216A (ja)
KR (1) KR100277400B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
US7323770B2 (en) 2001-02-06 2008-01-29 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7619489B2 (en) 1999-09-20 2009-11-17 Nec Corporation Semiconductor integrated circuit
JP2010263413A (ja) * 2009-05-07 2010-11-18 Nippon Telegr & Teleph Corp <Ntt> 高周波基板

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6252179B1 (en) * 1995-04-27 2001-06-26 International Business Machines Corporation Electronic package on metal carrier
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
EP0949854B1 (en) * 1996-12-13 2006-07-05 Ibiden Co., Ltd. Multilayered printed wiring board
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6303871B1 (en) * 1999-06-11 2001-10-16 Intel Corporation Degassing hole design for olga trace impedance
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US20020003049A1 (en) * 1999-12-29 2002-01-10 Sanjay Dabral Inline and "Y" input-output bus topology
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6495911B1 (en) * 2000-08-17 2002-12-17 International Business Machines Corporation Scalable high frequency integrated circuit package
US6433286B1 (en) * 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP4344101B2 (ja) * 2001-02-14 2009-10-14 Ｏｋｉセミコンダクタ株式会社 配線構造部
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
US20050208706A1 (en) * 2004-03-17 2005-09-22 Blazek Roy J Method of creating multi-layered monolithic circuit structure containing integral buried and trimmed components
TWI426830B (zh) * 2006-10-10 2014-02-11 Shinetsu Polymer Co 雜訊抑制配線構件及其製造方法
US7952168B2 (en) * 2008-03-04 2011-05-31 Powertech Technology Inc. Substrate strip for semiconductor packages
JP4356789B2 (ja) * 2008-03-25 2009-11-04 住友ベークライト株式会社 回路基板
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
US8927879B2 (en) 2010-11-22 2015-01-06 International Business Machines Corporation Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
KR20130033868A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
JP6260806B2 (ja) 2013-09-27 2018-01-17 インテル・コーポレーション 両面ダイパッケージ
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
US9847306B2 (en) * 2016-03-16 2017-12-19 Kabushiki Kaisha Toshiba Circuit board having a ground layer including a plurality of polygonal openings
CN109844945A (zh) * 2016-09-30 2019-06-04 英特尔公司 具有高密度互连的半导体封装
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028473A (en) * 1989-10-02 1991-07-02 Hughes Aircraft Company Three dimensional microcircuit structure and process for fabricating the same from ceramic tape
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH065593A (ja) * 1992-04-20 1994-01-14 Sumitomo Electric Ind Ltd 多層配線基板及びその製造方法
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619489B2 (en) 1999-09-20 2009-11-17 Nec Corporation Semiconductor integrated circuit
US8178974B2 (en) 1999-09-20 2012-05-15 Nec Corporation Microstrip structure including a signal line with a plurality of slit holes
US7323770B2 (en) 2001-02-06 2008-01-29 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7518228B2 (en) 2001-02-06 2009-04-14 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7755182B2 (en) 2001-02-06 2010-07-13 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7902656B2 (en) 2001-02-06 2011-03-08 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8084852B2 (en) 2001-02-06 2011-12-27 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8222734B2 (en) 2001-02-06 2012-07-17 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US8581395B2 (en) 2001-02-06 2013-11-12 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
JP2010263413A (ja) * 2009-05-07 2010-11-18 Nippon Telegr & Teleph Corp <Ntt> 高周波基板

Also Published As

Publication number Publication date
KR100277400B1 (ko) 2001-02-01
US5519176A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
JPH06291216A (ja) 基板及びセラミックパッケージ
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US7820916B2 (en) Composite ceramic substrate
US8139368B2 (en) Component-containing module
US7087845B2 (en) Metal core multilayer printed wiring board
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP5212359B2 (ja) 多層配線基板及びその製造方法
JPH10242326A (ja) 多層配線基板
JPH03286590A (ja) セラミック配線基板
JP2006128229A (ja) 複合多層基板
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP2004056115A (ja) 多層配線基板
JP2003258160A (ja) セラミック積層基板およびこれを用いたセラミック積層電子部品
JP4535801B2 (ja) セラミック配線基板
JP2001077290A (ja) 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JPH09237855A (ja) セラミックス多層配線基板
CN216719939U (zh) 一种芯片支撑结构以及芯片封装结构
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JP2002335081A (ja) 多層配線基板及びその製造方法
JP2874734B2 (ja) 高周波デバイス用多層配線基板
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JPS6175596A (ja) スルホール多層回路基板の製造方法
JP2005136043A (ja) 配線基板及び電気装置
JP2006041241A (ja) セラミック配線基板