JPH065593A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JPH065593A
JPH065593A JP1751793A JP1751793A JPH065593A JP H065593 A JPH065593 A JP H065593A JP 1751793 A JP1751793 A JP 1751793A JP 1751793 A JP1751793 A JP 1751793A JP H065593 A JPH065593 A JP H065593A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring layer
insulating layer
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1751793A
Other languages
English (en)
Inventor
Hisao Hattori
久雄 服部
Hirohiko Ihara
寛彦 井原
Kan Yoshino
完 吉野
Seisaku Yamanaka
正策 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1751793A priority Critical patent/JPH065593A/ja
Priority to EP19940103803 priority patent/EP0605399A3/en
Priority to DE69300615T priority patent/DE69300615T2/de
Priority to EP19930106238 priority patent/EP0567016B1/en
Priority to US08/047,492 priority patent/US5348792A/en
Priority to US08/092,883 priority patent/US5353499A/en
Publication of JPH065593A publication Critical patent/JPH065593A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 多層配線基板の配線密度を低下させることな
く、配線層の各配線間のクロストークを低減する。 【構成】 第１の配線層１と第２の配線層２が絶縁層
（図示せず）を介して隣合っており、第１の配線層１は
多数の穴１ａが形成されたメッシュ状で、第２の配線層
２は各配線２ａ，２ｂからなる。各配線２ａ，２ｂは、
上下方向に波打って湾曲しており、部分的には第１の配
線層１の穴１ａへと沈み込んでいる。これにより、メッ
シュ状の第１の配線層１と、各配線２ａ，２ｂとの間の
静電的な結合が強められる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子等が実装
される多層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】近年、マイクロプロセッサ、メモリデバ
イス等においては、高密度実装化を実現するために、半
導体素子等を実装する基板として、多層配線構造にした
ものを頻繁に利用している。
【０００３】この多層配線基板は、Ｓｉ、Ａｌ2 Ｏ3 、
ＡｌＮ等からなる基板上に、ＳｉＯ2 、ポリイミド等か
らなる絶縁層と、Ａｌ、Ｃｕ等からなる配線層とを交互
に積層したものである。この配線層には、配線パターン
が含まれており、このパターンは、フォトリソグラフィ
ー、エッチング、メッキ等の各処理を適宜に組み合わせ
ることにより形成される。また、各配線層間を接続する
場合は、これらの配線層間に介在する絶縁層にビアホー
ルを形成し、これらの配線層を該ビアホールを介して接
続する。
【０００４】さらに、配線層のパターンとしては、多数
の穴が形成されたメッシュ状のものがある。このメッシ
ュ状の配線層は、特開平２−２３１７４９号公報や、特
開平３−１５８００２号公報に開示されており、この配
線層と、この配線層に隣合う他の配線層間の分布定数を
調整するために利用される。
【０００５】
【発明が解決しようとする課題】ところで、先に述べた
ように高密度実装化の実現ばかりでなく、マイクロプロ
セッサ、メモリデバイス等の処理の高速化が進展してお
り、これに伴い多層配線基板の配線層で生じるクロスト
ークが問題になっている。すなわち、配線層の配線密度
を高める程、また処理の速度を高める程、配線層の各配
線間で生じるクロストークが高くなり、このクロストー
クによって例えば多層配線基板に実装されている半導体
素子の誤動作が発生した。
【０００６】なお、上記メッシュ状の配線層は、この配
線層と、この配線層に隣合う他の配線層間の分布定数の
調整を可能にするものの、１つの配線層の各配線間のク
ロストークを調整するには至らなかった。
【０００７】そこで、この発明の課題は、配線層の各配
線間のクロストークを低減させることにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、第１の発明に係わる多層配線基板では、複数の穴が
形成されたメッシュ状の第１の配線層と、複数の配線が
形成された第２の配線層とを備え、前記第２の配線層の
各配線が湾曲して前記第１の配線層の各穴にそれぞれ沈
み込んでいる。
【０００９】また、第２の発明に係わる多層配線基板の
製造方法では、複数の穴が形成されたメッシュ状の第１
の配線層を形成する第１の工程と、前記第１の配線層上
に絶縁層を形成する第２の工程と、前記第１の配線層の
各穴の部位で、前記絶縁層を窪ませる第３の工程と、前
記絶縁層上に、この絶縁層の各窪みを通る各配線からな
る第２の配線層を形成する第４の工程とを備えている。
【００１０】一方、第３の発明に係わる多層配線基板で
は、複数の穴が形成されたメッシュ状の第１の配線層
と、複数の配線が形成された第２の配線層とを備え、前
記第１の配線層には、複数の凸部が形成されており、こ
れらの凸部は、前記第２の配線層における各配線間の部
位へと突出している。
【００１１】また、第４の発明に係わる多層配線基板の
製造方法では、複数の穴が形成されたメッシュ状の第１
の配線層を形成する第１の工程と、前記第１の配線層に
複数の凸部を形成するために、この第１の配線層を該各
凸部の部位で厚く、他の部位で薄くする第２の工程と、
前記第１の配線層上に絶縁層を形成して、この絶縁層を
平坦化する第３の工程と、前記絶縁層上に、前記第１の
配線層の各凸部の間を通る各配線からなる第２の配線層
を形成する第４の工程とを備えている。
【００１２】さらに、第５の発明に係わる多層配線基板
の製造方法では、複数の凸部を有する凹凸層を形成する
第１の工程と、前記凹凸層上に第１の配線層を形成する
ことにより、この凹凸層の各凸部に対応して、この第１
の配線層にそれぞれの凸部を生じさせる第２の工程と、
前記第１の配線層上に絶縁層を形成して、この絶縁層を
平坦化する第３の工程と、前記絶縁層上に、前記第１の
配線層の各凸部の間を通る各配線からなる第２の配線層
を形成する第４の工程とを備えている。
【００１３】
【作用】上記第１の発明に係わる多層配線基板によれ
ば、第２の配線層の各配線が湾曲して第１の配線層の各
穴にそれぞれ沈み込んでいるので、第２の配線層の各配
線と第１の配線層との間の静電的な結合は強くなる。こ
こで、例えば第１の配線層を接地し、かつ第２の配線層
の各配線に信号を伝送するとすれば、第２の配線層の各
配線と第１の配線層との間の静電的な結合が強いので、
第２の配線層の各配線間のクロストークは低減される。
【００１４】また、上記第２の発明に係わる製造方法に
よれば、メッシュ状の第１の配線層上に絶縁層を形成し
て、第１の配線層の各穴の部位で、絶縁層を窪ませ、こ
の後に、この絶縁層の各窪みを通る各配線からなる第２
の配線層を形成している。このため、第２の配線層の各
配線は、絶縁層の窪みに沿って湾曲し、第１の配線層の
各穴の部位で沈み込むこととなる。これにより、第１の
発明に係わる多層配線基板が形成される。
【００１５】一方、上記第３の発明に係わる多層配線基
板によれば、第１の配線層の各凸部が第２の配線層にお
ける各配線間の部位へと突出しているので、第２の配線
層の各配線と第１の配線層との間の静電的な結合は強く
なる。すなわち、第２の配線層の各配線間の静電的な結
合よりも、第２の配線層と第１の配線層間の静電的な結
合の方が強いので、第２の配線層の各配線間のクロスト
ークは低減される。
【００１６】また、上記第４の発明に係わる多層配線基
板の製造方法によれば、メッシュ状の第１の配線層に複
数の凸部を形成し、この第１の配線層上に絶縁層を形成
して、この絶縁層を平坦化し、この絶縁層上に、第１の
配線層の各凸部の間を通る各配線からなる第２の配線層
を形成している。したがって、第１の配線層の各凸部
は、第２の配線層における各配線間の部位へと突き出て
いる。これにより、第３の発明に係わる多層配線基板が
形成される。
【００１７】さらに、上記第５の発明に係わる多層配線
基板の製造方法によれば、凹凸層上に第１の配線層を形
成することにより、この凹凸層の各凸部に対応して、こ
の第１の配線層にそれぞれの凸部を生じさせ、この第１
の配線層上に絶縁層を形成して、この絶縁層を平坦化
し、この絶縁層上に、第１の配線層の各凸部の間を通る
各配線からなる第２の配線層を形成している。すなわ
ち、第１の配線層の各凸部が第２の配線層における各配
線間の部位へと突出しており、第３の発明に係わる多層
配線基板が形成されている。
【００１８】
【実施例】まず、第１の発明に係わる多層配線基板の実
施例を説明する。
【００１９】図１は、多層配線基板の一実施例を部分的
に拡大して示す斜視図である。この実施例の多層配線基
板では、第１の配線層１と第２の配線層２が絶縁層（図
示せず）を介して隣合っている。この第１の配線層１
は、多数の穴１ａが形成されたメッシュ状であり、また
第２の配線層２は、各配線２ａ，２ｂからなる。この第
２の配線層２の各配線２ａ，２ｂは、上下方向に波打っ
て湾曲しており、部分的には第１の配線層１の穴１ａに
沈み込んでいる。
【００２０】図２は、この実施例の多層配線基板を上方
から見たときの平面図である。この図２から明らかなよ
うに、第１の配線層１に形成されている多数の穴１ａ
は、矩形であり、規則的に配列されている。配線２ａ
は、１つの列の各穴１ａの対角線に沿って配設され、配
線２ｂは、次の列の各穴１ａの対角線に沿って配設され
ている。このため、各配線２ａ，２ｂのピッチは、穴１
ａの対角線の長さの略１／２であり、例えば穴１ａの対
角線の長さが１００（μｍ）である場合、各配線２ａ，
２ｂのピッチが５０（μｍ）となる。また、ピッチが５
０（μｍ）なので、各配線２ａ，２ｂの幅および間隙を
それぞれ２５（μｍ）に設定している。これらの配線２
ａ，２ｂは、各穴１ａの部位で逐一沈み込んでいる。
【００２１】図３（ａ）は図２のＡ−Ｂに沿って切断し
たときの断面を示し、図３（ｂ）は図２のＣ−Ｄに沿っ
て切断したときの断面を示し、図３（ｃ）は図２のＥ−
Ｆに沿って切断したときの断面を示している。
【００２２】これらの図３（ａ），（ｂ），（ｃ）から
明らかなように、基板３上に第１の配線層１が形成さ
れ、この上から絶縁層４が形成されている。この絶縁層
４は、第１の配線層１の各穴１ａの部位で窪んでいる。
この絶縁層４の上から、各配線２ａ，２ｂを形成してい
るので、各配線２ａ，２ｂは、絶縁層４の表面に従って
波打って湾曲し、第１の配線層１の各穴１ａの部位で沈
み込む。
【００２３】このように各配線２ａ，２ｂが第１の配線
層１の各穴１ａの部位で沈み込んでいるので、各配線２
ａ，２ｂと第１の配線層１間が接近して、配線２ａと第
１の配線層１間、および配線２ｂと第１の配線層１間の
それぞれの静電的な結合が強くなる。このため、例えば
メッシュ状の第１の配線層１を接地し、各配線２ａ，２
ｂを信号伝達経路とした場合、各配線２ａ，２ｂ間のク
ロストークは低いものとなる。また、一方の配線２ａが
第１の配線層１の穴１ａに沈み込んでいるときは、他方
の配線２ｂが浮き上がり、一方の配線２ａが浮き上がっ
ているときは、他方の配線２ｂが沈み込むというよう
に、各配線２ａ，２ｂは、互い違いに沈み込んだり、浮
き上がっているので、各配線２ａ，２ｂ間の間隙が広
く、これによっても各配線２ａ，２ｂ間のクロストーク
が低くなる。
【００２４】なお、第１の配線層１の各穴に対する第２
の配線層２の各配線の沈み込みの量は、１（μｍ）以上
５（μｍ）以下が望ましい。これは、沈み込みの量が１
（μｍ）未満ではクロストークの低減効果が小さく、５
（μｍ）を越えると第２の配線層２の配線を形成する際
の加工精度が悪化するからである。
【００２５】ここで、この発明の特徴を持たない従来の
多層配線基板を図５に例示しておく。この従来例では、
メッシュ状の配線層１０１の上側に絶縁層（図示せず）
を介して直線状の各配線１０２ａ，１０２ｂが配設され
ている。図２と同じ態様で、各配線１０２ａ，１０２ｂ
をメッシュ状の配線層１０１の上側に配設すると、図２
のＡ−Ｂに沿った断面が図６（ａ）に示すようなものと
なり、図２のＣ−Ｄに沿った断面が図６（ｂ）に示すよ
うなものとなり、図２のＥ−Ｆに沿った断面が図６
（ｃ）に示すようなものとなる。これらの図から明らか
なように、各配線１０２ａ，１０２ｂは、上記実施例と
比較すると、メッシュ状の配線層１０１に対して接近し
ておらず、また両者間の距離が短い。このため、各配線
１０２ａ，１０２ｂ間のクロストークは高い。
【００２６】次に、第２の発明に係わる多層配線基板の
製造方法、つまり図１乃至図３に示した第１の発明に係
わる多層配線基板を製造するための方法を図４を参照し
て説明する。なお、図４においては、図１乃至図３に示
した多層配線基板と同様の部位に同一の符号を付す。
【００２７】まず、第２の発明に係わる製造方法の第１
の実施例について述べる。
【００２８】（工程ａ）Ａｌ2 Ｏ3 からなる基板３の表
面を鏡面研磨する。
【００２９】（工程ｂ）スパッタ蒸着よって、基板３上
に金属膜を蒸着し、第１の配線層１を形成する。この金
属膜は、膜厚が０．１（μｍ）のＣｒ薄膜、膜厚が５
（μｍ）のＣｕ薄膜、および膜厚が０．１（μｍ）のＣ
ｒ薄膜を順次積層した３層構造であり、合計の膜厚が略
５（μｍ）である。
【００３０】（工程ｃ）フォトリソグラフィーによっ
て、メッシュ状パターンの反転パターンを表すレジスト
パターン１１を第１の配線層１上に形成する。
【００３１】（工程ｄ）第１の配線層１、つまり金属膜
のＣｒ薄膜およびＣｕ薄膜に対して赤血塩系および第二
鉄系の各エッチング液によるウエットエッチングをそれ
ぞれ行い、これにより第１の配線層１をメッシュ状にす
る。
【００３２】（工程ｅ）レジストパターン１１を剥離す
る。
【００３３】（工程ｆ）第１の配線層１上に、樹脂成分
濃度が１７．５（％）で、感光性のポリイミドワニスを
塗布する。このポリイミドワニスは、その樹脂成分濃度
が薄いことから、後に硬化されたときに第１の配線層１
の各穴１ａの部位で窪み、凹凸のある絶縁層４を形成す
る。
【００３４】（工程ｇ）感光性のポリイミドワニスに対
して露光、現像、キュアーを行い、膜厚が１０（μｍ）
の絶縁層４を形成する。このとき、この絶縁層４の凹凸
の高低差を２（μｍ）程度に調整する。また、絶縁層４
には、ビアホール１２が形成される。
【００３５】（工程ｈ）スパッタ蒸着によって、絶縁層
４上に金属膜を蒸着し、第２の配線層２を形成する。
【００３６】（工程ｉ）フォトリソグラフィーによっ
て、配線の反転パターンを表すレジストパターン１３を
第２の配線層２上に形成する。このとき、第１の配線層
１と第２の配線層２は、ビアホール１２を介して接続さ
れる。なお、このビアホール１２を介しての接続は、図
１乃至図３に示されていない。
【００３７】（工程ｊ）第２の配線層２に対してウエッ
トエッチングを行い、これにより第２の配線層２をパタ
ーン化する。この後、レジストパターン１３を剥離す
る。
【００３８】このような各工程によって形成される多層
配線基板においては、先に述べたように第１の配線層１
の穴１ａの対角線の長さを１００（μｍ）に設定すると
ともに、各配線２ａ，２ｂの幅および間隙をそれぞれ２
５（μｍ）に設定し、また各配線２ａ，２ｂの長さを１
３．５（ｍｍ）に設定すると、これらの配線２ａ，２ｂ
間のクロストークは、１（ＧＨｚ）で、略−４０（ｄ
Ｂ）であった。
【００３９】次に、第２の発明に係わる製造方法の第２
の実施例について述べる。なお、第２の実施例において
は、工程ａ〜工程ｅ、および工程ｈ〜工程ｊが第１の実
施例と同様なので、これらの工程の説明を簡単化してい
る。
【００４０】（工程ａ）基板３の表面を鏡面研磨する。
【００４１】（工程ｂ）基板３上に金属膜を蒸着し、第
１の配線層１を形成する。
【００４２】（工程ｃ）レジストパターン１１を第１の
配線層１上に形成する。
【００４３】（工程ｄ）第１の配線層１に対するエッチ
ングを行い、メッシュ状にする。
【００４４】（工程ｅ）レジストパターン１１を剥離す
る。
【００４５】（工程ｆ）第１の配線層１上に、樹脂成分
濃度が１９（％）で、非感光性のポリイミドワニスをコ
ーティングする。この薄い樹脂成分濃度のポリイミドワ
ニスは、後に硬化されたときに第１の配線層１の各穴１
ａの部位で窪み、凹凸のある絶縁層４を形成する。
【００４６】（工程ｇ）非感光性のポリイミドワニスを
キュアーして、適度な膜厚で、かつ適度な凹凸を有する
ポリイミド層、つまり絶縁層４を形成する。さらに、図
示されていないが、フォトリソグラフィーによってレジ
ストパターンを絶縁層４上に形成し、この後に酸素プラ
ズマによるエッチング処理を行い、これによりビアホー
ル１２を形成する。勿論、このレジストパターンは、剥
離される。
【００４７】（工程ｈ）絶縁層４上に第２の配線層２を
形成する。
【００４８】（工程ｉ）レジストパターン１３を第２の
配線層２上に形成する。
【００４９】（工程ｊ）第２の配線層２に対してエッチ
ングを行い、パターン化する。この後、レジストパター
ン１３を剥離する。
【００５０】次に、第２の発明に係わる製造方法の第３
の実施例について述べる。なお、この第３の実施例にお
いては、工程ａ〜工程ｅ、および工程ｈ〜工程ｊが第１
および第２の実施例と同様なので、これらの工程の説明
を簡単化している。
【００５１】（工程ａ）基板３の表面を鏡面研磨する。
【００５２】（工程ｂ）基板３上に金属膜を蒸着し、第
１の配線層１を形成する。
【００５３】（工程ｃ）レジストパターン１１を第１の
配線層１上に形成する。
【００５４】（工程ｄ）第１の配線層１に対するエッチ
ングを行い、メッシュ状にする。
【００５５】（工程ｅ）レジストパターン１１を剥離す
る。
【００５６】（工程ｆ）第１の配線層１上に、樹脂成分
濃度が５０（％）で、非感光性のポリイミドワニスをコ
ーティングして硬化させ、ポリイミド層を形成する。こ
のとき、ポリイミドワニスの樹脂成分濃度が濃いため
に、硬化したポリイミド層の表面は、窪むことがなく、
ほぼ平らになる。
【００５７】（工程ｇ）この工程ｇでは、エッチング処
理を２回行う。
【００５８】まず、フォトリソグラフィーによって、ビ
アホール１２の部位を除いてポリイミド層を覆い隠すレ
ジストパターンを形成する。そして、酸素プラズマによ
るエッチング処理を行い、これによりビアホール１２の
部位で、ポリイミド層を該層の厚みの１／２だけ削除す
る。この後、レジストパターンを剥離する。
【００５９】引き続いて、ビアホール１２の部位、およ
び第１の配線層１の各穴１ａの部位を除いてポリイミド
層を覆い隠すレジストパターンを形成し、エッチング処
理を行う。これにより、ビアホール１２の部位で、ポリ
イミド層が該層の厚みの１／２だけ更に削除され、結果
として、ビアホール１２が貫通する。これに伴い、第１
の配線層１の各穴１ａの部位で、ポリイミド層が該層の
厚みの１／２だけ削除されるので、ポリイミド層には、
第１の配線層１の各穴１ａの部位で窪んだ凹凸が形成さ
れることとなる。この後、レジストパターンを剥離すれ
ば、絶縁層４が完成する。
【００６０】（工程ｈ）絶縁層４上に第２の配線層２を
形成する。
【００６１】（工程ｉ）レジストパターン１３を第２の
配線層２上に形成する。
【００６２】（工程ｊ）第２の配線層２に対してエッチ
ングを行い、パターン化する。この後、レジストパター
ン１３を剥離する。
【００６３】なお、上記第２の発明に係わる製造方法の
各実施例では、第１の配線層１、絶縁層４、第２の配線
層２を１度ずつ積層しているが、第２の配線層上に絶縁
層を形成して、その表面を平坦化し、この後に工程ｂ〜
工程ｊを再び繰り返すことにより、第１の配線層１、絶
縁層４、第２の配線層２を再度形成してもよい。このよ
うな処理の繰り返しは、何度でも可能であり、また多層
配線基板におけるいずれの層からでも開始することがで
きる。
【００６４】また、配線層としてＣｕ並びにＣｒ、絶縁
層としてポリイミドを例示しているが、これに限定され
るものでなく、配線層としてＡｌ、絶縁層としてＳｉＯ
2 、ＳｉＮ等を用いても構わない。
【００６５】次に、第３の発明に係わる多層配線基板の
実施例を説明する。
【００６６】図７は、この第３の発明に係わる多層配線
基板の一実施例を部分的に拡大した概略斜視図である。
また、図８には、その平面図が示されており、図９
（ａ）、（ｂ）および（ｃ）には、図８のＡ−Ａに沿っ
た断面図、図８のＢ−Ｂに沿った断面図および図８のＣ
−Ｃに沿った断面図がそれぞれ示される。
【００６７】これらの図から明らかなように、第１の配
線層２１は、多数の穴が形成されたメッシュ状であり、
第２の配線層２２は、各配線２２ａ，２２ｂを有する。
一方の第１の配線層２１は、Ａｌ2 Ｏ3 等から成る基板
２３上に形成されており、第１および第２の配線層２
１，２２間には、絶縁層２４が介在する（基板２３およ
び絶縁層２４は、図９に示される）。また、実際には、
第２の配線層２２は、多数の配線を有するが、これらの
うちの隣り合う２本のみが示されている。
【００６８】第２の配線層２２の各配線２２ａ，２２ｂ
は、第１の配線層２１のメッシュ状パターンの各交叉部
２１ｂ上を対角線方向に走るように形成されている。ま
た、第１の配線層２１の各交叉部２１ｂの中間には、各
凸部２１ａが形成されており、これらの凸部２１ａは、
第２の配線層２２の各配線２２ａ，２２ｂ間の部位に近
接している。従って、第２の配線層２２の隣り合う各配
線２２ａ，２２ｂに対して、第１の配線層２１の各凸部
２１ａが割り込んだ状態となっている。
【００６９】これらの第１および第２の配線層２１，２
２の構成を別の観点から見ると、第１の配線層２１のメ
ッシュ状パターンの各交叉部２１ｂで見た第１と第２の
配線層２１，２２の間隔は、これ以外の位置で見た両者
の配線層の間隔よりも大きくなっていると言える。
【００７０】この実施例では、第２の配線層２２の各配
線２２ａ，２２ｂは、５０μｍピッチ（２５μｍの配線
幅と、２５μｍの間隙）で配置されている。この５０μ
ｍピッチは、第１の配線層２１のメッシュ状パターンの
対角線方向のピッチ１００μｍを丁度１／２にした距離
に相当する。また、第１の配線層２１の交叉部２１ｂに
おける第１と第２の配線層２１，２２の間隔は、６μｍ
であり、第１の配線層２１の凸部２１ａの高さは、３μ
ｍである。さらに、第２の配線層２２の厚さは、一定の
５μｍであり、各配線２２ａ，２２ｂは、直線状に形成
されている。ここで、この実施例の配線基板のクロスト
ークに関する電気特性を測定したところ、各配線２２
ａ，２２ｂの長さが１３．５ｍｍのときに、両者の配線
間のクロストークは、１ＧＨｚで約−４０ｄＢであっ
た。
【００７１】なお、この実施例では、第１の配線層２１
の凸部２１ａの高さを３μｍとしているが、第１と第２
の配線層２１，２２の間隔や、第２の配線層２２の配線
パターンに応じて、その高さを１μｍ〜１０μｍの範囲
で適宜に設定すれば良い。
【００７２】ところで、この実施例の配線基板と、図５
および図６に示した従来の配線基板とを比較すると、こ
の実施例の配線基板においては、第１の配線層２１の各
凸部２１ａが第２の配線層２２の各配線２２ａ，２２ｂ
間の部位に近接しているものの、従来の配線基板におい
ては、そのような凸部が設けられていないことが明らか
である。したがって、この実施例の配線基板では、配線
２２ａと配線２２ｂ間の静電的な結合に対して、第１の
配線層２１と各配線２２ａ，２２ｂ間の静電的な結合の
度合いが大きいと言える。このため、例えば第１の配線
層２１を接地するとともに、第２の配線層２２の各配線
２２ａ，２２ｂを信号伝達経路にすると、各配線２２
ａ，２２ｂ間のクロストークを低く抑えることができ
る。
【００７３】次に、第４の発明に係わる多層配線基板の
製造方法、つまり図７乃至図９に示した第３の発明に係
わる多層配線基板を製造するための方法を図１０を参照
して述べる。なお、図１０においては、第１の配線層２
１の各凸部２１ａと、各穴の部分とを理解し易いように
共に強調して示している。
【００７４】（工程ａ）Ａｌ2 Ｏ3 からなる基板２３の
表面を鏡面研磨する。
【００７５】（工程ｂ）基板２３上にスパッタ法によっ
て、金属膜を蒸着し、第１の配線層２１を形成する。こ
の金属膜の構造は、０．１（μｍ）のＣｒ薄膜、３（μ
ｍ）のＣｕ薄膜、０．１（μｍ）のＣｒ薄膜、３（μ
ｍ）のＣｕ薄膜、０．１（μｍ）のＣｒ薄膜という５層
構造であり、合計の膜厚が約６μｍである。
【００７６】（工程ｃ）第１の配線層２１のメッシュ状
パターンを現すためのレジストパターン２５をフォトリ
ソグラフィーによって形成する。
【００７７】（工程ｄ）金属膜のＣｒ、Ｃｕを赤血塩
系、塩化第二鉄系のエッチング液によってそれぞれウエ
ットエッチングし、上から２層目の金属層（Ｃｕ）まで
をメッシュ状にエッチング加工する。
【００７８】（工程ｅ）上記レジストパターン２５を剥
離する。
【００７９】（工程ｆ）第１の配線層２１の各凸部２１
ａを現すためのレジストパターン２６をフォトリソグラ
フィーによって形成する。
【００８０】（工程ｇ）ウエットエッチングを再度行
い、上記（工程ｄ）によって形成された金属膜の上から
３層目までをエッチングする。
【００８１】（工程ｈ）上記レジストパターン２６を剥
離し、各凸部２１ａを含んだメッシュ状の第１の配線層
２１を完成させる。
【００８２】（工程ｉ）第１の配線層２１上にポリイミ
ドワニスを塗布する。ポリイミドワニスは非感光性タイ
プを用いた。そして、窒素中でキュアーを行い膜厚１２
μｍの絶縁層２４を形成する。
【００８３】（工程ｊ）絶縁層２４上に、ビアホール用
のレジストパターンを形成して、リアクティブイオンエ
ッチング装置を用いて酸素プラズマによるドライエッチ
ングを行い、絶縁層２４にビアホール２４ａを形成す
る。
【００８４】（工程ｋ）絶縁層２４上に、金属膜を蒸着
し、第２の配線層２２を形成する。この金属膜の構成
は、０．１（μｍ）のＣｒ薄膜、５（μｍ）のＣｕ薄
膜、０．１（μｍ）のＣｒ薄膜という３層構造である。
【００８５】（工程ｌ）フォトリソグラフィーおよびエ
ッチングによって、第２の配線層２２の配線パターンを
形成する。
【００８６】以降同様に、ポリイミドの絶縁層、配線パ
ターンの第２の配線層、ポリイミドの絶縁層、メッシュ
状の第１の配線層、ポリイミドの絶縁層、配線パターン
の第２の配線層を順次積層し、最終的に配線パターン３
層、メッシュ状パターン２層からなる多層配線基板を形
成した。
【００８７】次に、図１１を参照して、第３の発明に係
わる多層配線基板の他の実施例を説明する。なお、ここ
では、説明を簡略化するために、図８のＣ−Ｃに沿う断
面を主要断面として図１１に示し、他の断面を省略して
いる。
【００８８】この他の実施例では、図７乃至図９に示し
た多層配線基板と比較して、凹凸層２７を備えている点
と、第１の配線層２１の断面形状の点で異なっている。
図１１に示すように、基板２３上には、複数の凸部２７
ａからなる凹凸層２７が形成されており、この凹凸層２
７上に、一様な厚みの第１の配線層２１が積層されてい
る。これにより、この第１の配線層２１には、各凸部２
７ａに対応するそれぞれの凸部２１ａが形成される。勿
論、第２の配線層２２の各配線と第１の配線層２１間の
静電的な結合の度合いが大きくなり、第２の配線層２２
の各配線間のクロストークが低く抑えられている。
【００８９】かかる構成の多層配線基板の製造方法であ
る第５の発明を図１２を参照して説明する。
【００９０】（工程ａ）Ａｌ2 Ｏ3 からなる基板２３の
表面を鏡面研磨する。
【００９１】（工程ｂ）基板２３上にポリイミドワニス
を塗布する。ここでは、感光性のポリイミドワニスを用
いており、このポリイミドワニスをスピンナーによって
基板２３に塗布した後、露光、現像、キュアーを行い、
凹凸層２７を形成する。この凹凸層２７は、矩形の各凸
部２７ａを格子状に配列してなり、その厚みが３μｍで
ある。
【００９２】（工程ｃ）この凹凸層２７上に、金属膜を
スパッタ法によって蒸着し、第１の配線層２１を形成す
る。この金属膜の構造は、Ｃｒ、ＣｕおよびＣｒの３層
構造であり、合計の膜厚が５μｍである。
【００９３】（工程ｄ）メッシュ状パターンを現すため
のレジストパターン２８をフォトリソグラフィーによっ
て形成する。
【００９４】（工程ｅ）Ｃｒ、Ｃｕを赤血塩系、塩化第
二鉄系のエッチング液によってそれぞれウエットエッチ
ングし、メッシュ状パターンの第１の配線層２１を形成
する。
【００９５】（工程ｆ）レジストパターン２８を剥離す
る。
【００９６】（工程ｇ）第１の配線層２１上に非感光性
のポリイミドワニスを塗布し、絶縁層２４を形成する。
【００９７】（工程ｈ）フォトリソグラフィーおよび酸
素プラズマ処理のエッチングによって、絶縁層２４にビ
アホール２４ａを形成する。
【００９８】（工程ｉ）絶縁層２４上に、金属膜を蒸着
し、第２の配線層２２を形成する。
【００９９】（工程ｊ）レジストパターニング、ウエッ
トエッチングを行う。
【０１００】（工程ｋ）レジストを剥離して、第２の配
線層２２を完成する。
【０１０１】なお、上記第３乃至第５の発明に係わるそ
れぞれの実施例では、配線層としてＣｕ並びにＣｒ、絶
縁層としてポリイミドを例示しているが、これに限定さ
れるものでなく、配線層としてＡｌ、絶縁層としてＳｉ
Ｏ2 、ＳｉＮ等を用いても構わない。
【０１０２】
【効果】以上説明したように、第１の発明に係わる多層
配線基板によれば、第２の配線層の各配線が湾曲して第
１の配線層の各穴にそれぞれ沈み込んでいるので、第２
の配線層の各配線と第１の配線層との間の静電的な結合
が強く、これにより各配線間のクロストークが低減され
る。
【０１０３】また、第２の発明に係わる製造方法によれ
ば、メッシュ状の第１の配線層上に絶縁層を形成して、
第１の配線層の各穴の部位で、絶縁層を窪ませ、この後
に、この絶縁層の各窪みを通る各配線からなる第２の配
線層を形成するという手順によって、第１の発明に係わ
る多層配線基板を形成している。
【０１０４】一方、第３の発明に係わる多層配線基板に
よれば、第１の配線層の各凸部が第２の配線層における
各配線間の部位へと突出しているので、第２の配線層の
各配線と第１の配線層との間の静電的な結合は強く、こ
れにより各配線間のクロストークが低減される。
【０１０５】また、第４の発明に係わる製造方法によれ
ば、メッシュ状の第１の配線層に複数の凸部を形成し、
この第１の配線層上に絶縁層を形成して、この絶縁層を
平坦化し、この絶縁層上に、第１の配線層の各凸部の間
を通る各配線からなる第２の配線層を形成するという手
順によって、第３の発明に係わる多層配線基板を形成し
ている。
【０１０６】さらに、第５の発明に係わる製造方法によ
れば、凹凸層上に第１の配線層を形成することにより、
この凹凸層の各凸部に対応して、この第１の配線層にそ
れぞれの凸部を生じさせ、この第１の配線層上に絶縁層
を形成して、この絶縁層を平坦化し、この絶縁層上に、
第１の配線層の各凸部の間を通る各配線からなる第２の
配線層を形成するという手順によって、第３の発明に係
わる多層配線基板を形成している。
【図面の簡単な説明】
【図１】第１の発明に係わる多層配線基板の一実施例を
部分的に拡大して示す斜視図
【図２】図１の多層配線基板を上方から見たときの平面
図
【図３】図１の多層配線基板を示す断面図
【図４】第２の発明に係わる製造方法を説明するために
用いられた図
【図５】従来の多層配線基板を部分的に拡大して示す斜
視図
【図６】図５の従来の多層配線基板を示す断面図
【図７】第３の発明に係わる多層配線基板の一実施例を
部分的に拡大して示す斜視図
【図８】図７の多層配線基板を上方から見たときの平面
図
【図９】図７の多層配線基板を示す断面図
【図１０】第４の発明に係わる製造方法を説明するため
に用いられた図
【図１１】第３の発明に係わる多層配線基板の他の実施
例を示す断面図
【図１２】第５の発明に係わる製造方法を説明するため
に用いられた図
【符号の説明】
１，２１ 第１の配線層 １ａ 穴 ２，２２ 第２の配線層 ２ａ，２ｂ，２２ａ，２２ｂ 配線 ３，２３ 基板 ４，２４ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 8617−4Ｍ Ｈ０１Ｌ 23/30 Ｄ (72)発明者 山中 正策 伊丹市昆陽北一丁目１番１号 住友電気工 業株式会社伊丹製作所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 多層配線構造を有する多層配線基板にお
    いて、 複数の穴が形成されたメッシュ状の第１の配線層と、 複数の配線が形成された第２の配線層とを備え、 前記第２の配線層の各配線が湾曲して前記第１の配線層
    の各穴にそれぞれ沈み込んでなる多層配線基板。
  2. 【請求項２】 前記第１の配線層と前記第２の配線層間
    には、絶縁層が介在し、 この絶縁層には、この第１の配線層の各穴にそれぞれ沈
    み込んだ各窪みが形成され、 この第２の配線層の各配線は、この絶縁層の各窪みを通
    ることにより、この第１の配線層の各穴にそれぞれ沈み
    込む請求項１に記載の多層配線基板。
  3. 【請求項３】 複数の穴が形成されたメッシュ状の第１
    の配線層を形成する第１の工程と、 前記第１の配線層上に絶縁層を形成する第２の工程と、 前記第１の配線層の各穴の部位で、前記絶縁層を窪ませ
    る第３の工程と、 前記絶縁層上に、この絶縁層の各窪みを通る各配線から
    なる第２の配線層を形成する第４の工程とを備える多層
    配線基板の製造方法。
  4. 【請求項４】 前記第２の工程は、樹脂成分濃度が薄い
    樹脂溶液を前記絶縁層として前記第１の配線上に塗布す
    る工程であり、 前記第３の工程は、前記第１の配線上に塗布された樹脂
    溶液を硬化させる工程である請求項３に記載の多層配線
    基板の製造方法。
  5. 【請求項５】 前記第２の工程は、樹脂成分濃度が濃い
    樹脂溶液を前記第１の配線上に塗布して、この樹脂溶液
    を硬化させることにより前記絶縁層を形成する工程であ
    り、 前記第３の工程は、前記第１の配線層の各穴の部位で、
    前記絶縁層をエッチング処理によって窪ませる工程であ
    る請求項３に記載の多層配線基板の製造方法。
  6. 【請求項６】 前記絶縁層は、ポリイミドワニスの塗布
    および硬化により形成され、 前記第１の配線層および前記第２の配線層は、Ｃｕおよ
    びＡｌのうちのいずれかにより形成される請求項３に記
    載の多層配線基板の製造方法。
  7. 【請求項７】 多層配線構造を有する多層配線基板にお
    いて、 複数の穴が形成されたメッシュ状の第１の配線層と、 複数の配線が形成された第２の配線層とを備え、 前記第１の配線層には、複数の凸部が形成されており、
    これらの凸部は、前記第２の配線層における各配線間の
    部位へと突出する多層配線基板。
  8. 【請求項８】 前記第１の配線層と前記第２の配線層間
    には、絶縁層が介在する請求項７に記載の多層配線基
    板。
  9. 【請求項９】 前記第２の配線層は、平坦で一定の厚み
    を有する請求項７に記載の多層配線基板。
  10. 【請求項１０】 前記第１の配線層は、前記各凸部の部
    位で厚く、他の部位で薄くされた請求項７に記載の多層
    配線基板。
  11. 【請求項１１】 前記第１の配線層は、一定の厚みを有
    し、前記各凸部の部位で湾曲して前記第２の配線層にお
    ける各配線間の部位に近接する請求項７に記載の多層配
    線基板。
  12. 【請求項１２】 複数の穴が形成されたメッシュ状の第
    １の配線層を形成する第１の工程と、 前記第１の配線層に複数の凸部を形成するために、この
    第１の配線層を該各凸部の部位で厚く、他の部位で薄く
    する第２の工程と、 前記第１の配線層上に絶縁層を形成して、この絶縁層を
    平坦化する第３の工程と、 前記絶縁層上に、前記第１の配線層の各凸部の間を通る
    各配線からなる第２の配線層を形成する第４の工程とを
    備える多層配線基板の製造方法。
  13. 【請求項１３】 複数の凸部を有する凹凸層を形成する
    第１の工程と、 前記凹凸層上に第１の配線層を形成することにより、こ
    の凹凸層の各凸部に対応して、この第１の配線層にそれ
    ぞれの凸部を生じさせる第２の工程と、 前記第１の配線層上に絶縁層を形成して、この絶縁層を
    平坦化する第３の工程と、 前記絶縁層上に、前記第１の配線層の各凸部の間を通る
    各配線からなる第２の配線層を形成する第４の工程とを
    備える多層配線基板の製造方法。
  14. 【請求項１４】 前記絶縁層は、ポリイミドワニスの塗
    布および硬化により形成され、 前記第１の配線層および前記第２の配線層は、Ｃｕおよ
    びＡｌのうちのいずれかにより形成される請求項１２ま
    たは１３に記載の多層配線基板の製造方法。
JP1751793A 1992-04-20 1993-02-04 多層配線基板及びその製造方法 Pending JPH065593A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1751793A JPH065593A (ja) 1992-04-20 1993-02-04 多層配線基板及びその製造方法
EP19940103803 EP0605399A3 (en) 1992-04-20 1993-04-16 Multilayer circuit board and its manufacturing method.
DE69300615T DE69300615T2 (de) 1992-04-20 1993-04-16 Mehrschichtige Leiterplatte und Herstellungsverfahren.
EP19930106238 EP0567016B1 (en) 1992-04-20 1993-04-16 Multi layered wiring board and method for manufacturing the same
US08/047,492 US5348792A (en) 1992-04-20 1993-04-19 Multilayered wiring board with wiring configurations to reduce crosstalk
US08/092,883 US5353499A (en) 1992-04-20 1993-07-19 Method of manufacturing a multilayered wiring board

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4-99427 1992-04-20
JP9942792 1992-04-20
JP9957992 1992-04-20
JP4-99579 1992-04-20
JP1751793A JPH065593A (ja) 1992-04-20 1993-02-04 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH065593A true JPH065593A (ja) 1994-01-14

Family

ID=27281864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1751793A Pending JPH065593A (ja) 1992-04-20 1993-02-04 多層配線基板及びその製造方法

Country Status (4)

Country Link
US (2) US5348792A (ja)
EP (2) EP0567016B1 (ja)
JP (1) JPH065593A (ja)
DE (1) DE69300615T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
DE4318463C3 (de) * 1993-06-03 2001-06-21 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
JP3389357B2 (ja) * 1994-11-29 2003-03-24 新光電気工業株式会社 半導体チップ搭載用基板
US5619018A (en) * 1995-04-03 1997-04-08 Compaq Computer Corporation Low weight multilayer printed circuit board
KR20040108691A (ko) 1996-01-11 2004-12-24 이비덴 가부시키가이샤 프린트 배선판 및 그의 제조방법
EP0940849A1 (en) * 1998-03-05 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw A low-loss conductive pattern on a substrate and a method for fabrication thereof
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
CN1645991B (zh) * 2004-01-19 2011-06-15 松下电器产业株式会社 多层印刷电路板
JP2006100699A (ja) * 2004-09-30 2006-04-13 Toshiba Corp プリント配線板、情報処理装置、及びプリント配線板の製造方法
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
US8797150B2 (en) * 2006-08-31 2014-08-05 Asoka Usa Corporation Method and system for power line networking for industrial process control applications
CN101207968B (zh) * 2006-12-22 2011-11-09 鸿富锦精密工业（深圳）有限公司 电路板
JP5589595B2 (ja) * 2010-06-21 2014-09-17 富士通株式会社 配線基板及びその製造方法
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
KR102446889B1 (ko) * 2015-12-28 2022-09-26 삼성디스플레이 주식회사 플렉서블 기판 및 이를 포함하는 플렉서블 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466206A (en) * 1962-06-01 1969-09-09 Control Data Corp Method of making embedded printed circuits
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
JPS5317970A (en) * 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
JPS5987895A (ja) * 1982-11-10 1984-05-21 富士通株式会社 多層プリント基板
JPS61188946A (ja) * 1985-02-18 1986-08-22 Toshiba Corp 多層配線半導体集積回路
CA1261481A (en) * 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US4907127A (en) * 1988-03-21 1990-03-06 Lee John K C Printed circuit board construction and method for producing printed circuit end products
JPH01276453A (ja) * 1988-04-27 1989-11-07 Ricoh Co Ltd 光磁気記録媒体
JPH0251255A (ja) * 1988-08-13 1990-02-21 Fuji Xerox Co Ltd 金属多層配線構造
US5219607A (en) * 1988-11-29 1993-06-15 Nippon Cmk Corp. Method of manufacturing printed circuit board
GB2233157B (en) * 1989-06-13 1992-10-21 British Aerospace Printed circuit board
JPH03158002A (ja) * 1989-11-15 1991-07-08 Nec Corp 半導体装置
JPH03257992A (ja) * 1990-03-08 1991-11-18 Mitsubishi Electric Corp 曲面形多層プリント配線板の製造方法
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト

Also Published As

Publication number Publication date
EP0605399A2 (en) 1994-07-06
EP0567016B1 (en) 1995-10-11
DE69300615T2 (de) 1996-07-25
US5353499A (en) 1994-10-11
EP0567016A3 (ja) 1994-03-23
EP0605399A3 (en) 1995-04-19
DE69300615D1 (de) 1995-11-16
US5348792A (en) 1994-09-20
EP0567016A2 (en) 1993-10-27

Similar Documents

Publication Publication Date Title
JPH065593A (ja) 多層配線基板及びその製造方法
CN110518024B (zh) 一种阵列基板、显示面板及显示装置
KR100337062B1 (ko) 반도체장치및그제조방법
US6105243A (en) Method of fabricating multilayer printed circuit board
JPH0629285A (ja) 半導体装置
JPS58184741A (ja) 半導体装置の製造方法
JPS603528Y2 (ja) 多層エツチングコイル
JPS5974608A (ja) 配線構造体の成形方法
JPH10200234A (ja) 微細パターンのプリント配線板およびその製造方法
JPH0927491A (ja) 半導体装置
KR100197122B1 (ko) 반도체 소자의 다층 금속배선 형성방법
JP2566986B2 (ja) 配線基板
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPH05347304A (ja) 配線パターン凹凸の平坦化方法、並びにデバイス及びその製造方法
KR900000046B1 (ko) 마그네틱 버블 메모리칩을 제조하는 방법
JPS61179597A (ja) 多層配線形成方法
JPH04303943A (ja) 半導体装置の製造方法
JPH07106757A (ja) 薄膜多層回路基板及びその製造方法
JPH01144656A (ja) 多層配線構造およびその製造方法
JPS61107745A (ja) 半導体装置の製造方法
JPS6384140A (ja) 半導体集積回路装置
JPS62293644A (ja) 半導体装置の製造方法
JPH03293728A (ja) 半導体装置
JPS6220399A (ja) 多層配線の形成方法
JPS62194646A (ja) 半導体装置およびその製造方法