JPS58184741A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58184741A
JPS58184741A JP6717282A JP6717282A JPS58184741A JP S58184741 A JPS58184741 A JP S58184741A JP 6717282 A JP6717282 A JP 6717282A JP 6717282 A JP6717282 A JP 6717282A JP S58184741 A JPS58184741 A JP S58184741A
Authority
JP
Japan
Prior art keywords
wiring
film
aluminum
etching
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6717282A
Other languages
English (en)
Inventor
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP6717282A priority Critical patent/JPS58184741A/ja
Publication of JPS58184741A publication Critical patent/JPS58184741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の輌する技術分野〕 本発明は半導体素子や集積回路などの半導体装置の裏道
方法に係わり特に配線jll道が二階以上におよぶ多m
配線構急の形成方法C:関丁る●〔従来技術とそのB照
点〕 従来、多層配線lf!愈の半導体素子や集積回路は、素
子Y形成した半導体基板上シーシリコン酸化層などの絶
縁mな形成した後前記基板の振子と、その上の絶縁属上
に形成される配線導体との接続に必要な部分の絶縁属に
写真食刻法によって窓!あけ、これ1:よって旙出され
た基板と絶縁膜の全面上《ニアルミニウム等の部体WA
t被着し、写真食刻法を用いて奉賛部分!除去して所定
のパターンのIJ1配線配線導体Pm酸形成さらにこの
上にシリコン酸化膿あるいはシリコン窒化展などの絶縁
mv気相成Ik法あるいは烏周技スパッタリング法尋(
二よリ[11した後、その上に形成される配線等体層と
の!&統に必要な部分の絶縁族に写真食刻法で*vあけ
嘱その7&:曲にアルミニウム勢の導体金員を蒸暑した
仮、写真食刻法で所定の配線パターンl有する第2の導
体−を形成する方法が行なわれている。
この様な従来のM這方法において線、第1の配線導体に
、よって生ずる股及などによって、第2の配線等体が紋
の側壁においてう丁くなりl1rllLや丁(なったり
、写真*8法で形成した配線導体パターンが段の表部で
細くなったりし、配線の他麿性か劣る欠点があった。こ
の様な欠点を改善Tるため九lの配線等体上に平坦な絶
縁膜も形成する方法として例えは、ポリイミド&脂など
の流動m1分子材料を回転墓亜する方法がある。しかし
この方江櫨二おいても素子の微細化および配線占有内積
り6小化1nfiして以下の株な欠点がある。Tなわち
*1の虻ll1A専体上の絶縁膜に!2の配線導体と。
10ケゎ工。6.45、鱈01.4゜。
とはソ同じ大きさの窓を形成する場合、写真★麹法での
マスクすれによって窓の白物の一端の絶縁膜に深い細溝
が生じる。IJI図にこの様子を示す。
第1囚1&1は平面図、第1因1blはそのA−ムI断
血図であり、1が半導体基板、2が二酸化シリコン族、
3が!Illの配線導体、4がポリイミド樹脂層、5が
接続窓、6が第2の配線導体である。第1因1blに示
す糠に接続窓5の底部の細婢部で第2の配線導体6、例
えはアルミニウムなどの蒸着膜か極端C1趣くなり第1
の配線等体3と第2の配線等体6との接続の(jlli
性を著しく低下させる。上記マスクずれ全考慮して、接
続窓5の大きさt第1の配線導体3のl’pc比べて充
分小さくTれば上記接続窓5の底部でのa擲は鋳圧でき
るか、しかし例えば第1の配線導体3の巾が2ミクロン
(μm)の場合、接続窓5の大きさv1μm以下にする
必要があり、接続窓5が小さくなることによって、この
領域でのs2の配線導体6のアルミニウム蒸着膜が薄く
なり接続の信頼性が低下し、また接触抵抗も1・:。
増大し集積−路の高速動作Y阻害する。上記問題!1避
するための従来法′1に:第2因に示す。第2図1al
は平面図、!lI42図(telはその断面内であり、
lが半導体基板、2が二酸化シリコン属、3か第1の配
線導体、鴫がポリイミド展、5か接続窓、6が、第2の
配線導体である。s2図に示す橡に第1の配線等体3の
巾を第2の配線等体6とI[I親する15の領域で大き
くシ、W!続窓5Y形成する写真食刻法でのマスクずれ
が生じても接続l15の底部か第1の配線導体3の巾を
はみ出さないIII道が用いられている0写真食刻法で
のマスクずれが少くとも0.5μm程度生ずるため接続
窓5のm1itiζ:おいてgI&lの配置11導体の
巾t−0,5μm以上広げている0このため、第1の配
線導体の間隔は広がり配線の占有山積が増大し半導体集
積b**置のチップナイズの輻小を阻害する。特I:接
続窓5vll接して多数設ける場合に影響する。また、
第1の配線導体の間隔が制限されるため素子の高密度化
も阻害され菓子の集積度を制限するoJI!に、第2の
配線導体3の細布化をも制限し配線PIIv多11(:
形成する檻この影響が大きくなる。
〔発明の目的〕
本発明は、上記◆惰V考慮してなされたもので、その目
的とするところは従来の配置l1tII間の接続方法を
改良し素子の集積度を鈍め信頼性の為い倣細な多階配置
I構、m’を得る半導体装置の製電方法を提供すること
6二ある。
〔発明の概要〕
本発明は多触配線構迫の半都体v装置の製造方法におい
てs jN 1の配置**体を形成した半導体基敷上櫨
二、第1の配置lIl辱体闇の凹部を塩め、かつ第1の
配線等体の上部表内を露出する形に第1の絶縁#を形成
し、次いでこの全血に第2の絶縁膜を形成し、次いで$
2の1!I縁無のエツチング過度が第1の絶縁績のエツ
チング趣gL仁比べて速いエツチング法V用いて、第2
の絶縁族の所定領域に接続窓l形成ししかる11第2の
配m導体を形成するようにした方法である。
〔発明の効果〕
本発明6二よれは、Thlの配線導体の巾と絢じ大きさ
の接続窓を形成する場合、写真食刻法でのマスクずれが
生じても、′lllI2の絶縁族のエツチング速度が第
1 (1)絶−展のエツチング過度よりも違いため、第
1の絶縁族は殆んどエツチングされずまた!151の配
線導体の上面とIJIlの絶縁族の上−がはソ同じで平
坦なため接続窓の販伽が平坦仁なるため接続窓での第2
の配線導体の断線が防止でき、1自籾性の^い多階配線
が得られる。またtR義息の大きさ6二対して第lの配
線導体のrpを広くする必蒙がないので配置I導体の細
密化が可能となり配線の占′44向横が小さくなり、ま
た素子の^!Ifm化ができるためテップサイズが小さ
くしかも高集積の半導体装置が得られる。
〔発明の実施例〕
以下本発明の具体的実施例について図Ijt場いて説明
する。
実施例1 2 )m j/g道の配線形成(二本発明を進用した場
合(:ついて、第3171al〜telを用いて説明す
る。先ず、第3図1.1に示す如<&:wJ嵩子↑受動
素子が形成さ、:・、:1 れたシリコン1板111に絶縁族、例えばV!l:1ン
歇化ps12t41L場した後、必要な接続窓を−けて
、この窓も含めかj紀シリコン酸化@12上亀;第1の
配線導体!例えばマグネトロンスノ(ツタ法ζ−より厚
さ〜0.8しμm〕のアルミニウムIn被看した後、該
アルミニウムmv写臭食刻加工亀ユよって所定のアルミ
ニウム配線パターン13に形成した。
次6二該アルミニウム配線パターン13表面上を含む1
h板全向上(二第1の絶縁族として流動性^分子族例え
ばポリイミド樹脂論を回転塗布した後所定の加熱処理例
えば150℃30分間、次いで300℃30分間の熱処
理を施して樹脂を慕合させて十分に硬化さセた^分子極
胆膜14Y形成した。この工程じおいて、第1の絶縁膜
としての高分子樹脂$14はIr1J記アルミニウム配
線)(ターン13の段差上≦二はy平坦に形成される。
この実施例では、^分子m&I14の厚さがアルミニウ
ム配線)(ターン13の上部表向において−0,2〔μ
m〕、またアルミニウム配線パターン13の凹部におい
て〜0.8〔μm〕になる様にした。$1の配線導体で
あるア111 ルミニウム配線パターン13は、実IN−は、その配線
巾および隣接Tる配線相互の間隔が興なるものが画一的
に多数形成され、能動素子や受動素子の相互を接続して
集積回路を槙成しているが、第3図1alにはアルミニ
ウム配線パターン、13として七の配線巾が〜2(μm
〕、隣接する配線相互の閲嶋か〜3〔μm〕の場合のl
I+ th+彫状を示した。
次に第3図1t+14二不丁如く、前記、為分子樹脂層
14の表面全体をエツチング除去して創紀アルずニウム
配線パターン13の上部表面vm出させた・該エツテン
、グ除云工程は、ヒドラジンヒトラードとエチレンジア
ミンの混合溶液によるエツチング、A I−等のガスl
用いたスパッタエツチングあるいはOtガスを用いた反
応性イオンエツチング等の方仏で打なうことができるが
、本実施例では反応性イオンエツチング法により平行平
&朧の装置を用い簡周波−力印加側に試料を置きAji
m波電カー150(L〕圧力〜1(Pa)、Ot ML
 M −20(cc/m )の条件下で1Jなった。
次に第3図IC1(二示すダロく、第2の絶縁膜とし【
、例えは81H4とN、Oガスとl用いたプラズマ気相
成!ILl去により〜250(℃)の温度でシリコン酸
化J11157〜06〔μm〕の厚さ形成した・ 次いで第3図1dlに示す如く、第2の絶縁族であ′る
シリコン酸化NlAl5上にフォトレジスト族16を回
転塗布し、通常の写A″J!:刻陽C−より7オトレジ
スト膜16の所定領域に窓を形成した後、反応性イオン
エツチング法(二より例えば為周波電力〜100(W)
、圧力〜1.33(Pa)、ay、〜30C,QC7鋼
〕の条件下でシリコン酸化a1115に〜2〔μm〕の
大きさの妃[1続窓17Y開孔した。上記工程も二お(
1【、写真食刻法でのマスク合わせずれによって配線接
続窓17は、アルミニウム配線〕くターン13力為らず
れるが、シリコン酸化lll115χc’y、ガスl用
b)た反応性イオンエッチ法によりエツチングした場合
、上記エツチング粂件においてシリコン酸イヒ誤15の
エツチング速度が〜500〔ム/−=)であるのCニル
べて、tI7IIlの絶縁膜としたポリイミド樹脂a1
4は殆んどエツチングされずまたアルミニウムi[13
のエツチング速度も〜10(A/m’s)と小さbXた
め第3(2)ldlに示したようじ配線接続窓17の底
部は殆んど平坦な状態が得られた。
次いで前記ホトレジスト展16V除去した後第2配W都
体として例えばマグネトロンスパッタ法により犀さ〜l
〔μm〕のアルミニウムall 81’値看しだ後1該
アルミニウムlit sv写^負陶加工によって〜2.
5〔μm)中のアルミニウム配線パターンを形成して!
J3図(θ)に示す如く2層構造のアルミニラム配置1
kw形成した。かくして得られた多層配線の配線特性を
―べた結果、jl!lのアルミニウム配線中が1〜3〔
声m]二対して配!I接続窓の大きさが各々1〜3〔μ
m′〕で、1つのテップ轟り壱々2゜万個有する配線構
造において、第1のアルミニウム配線と第2のアルミニ
ウム配線との接続のチップ歩留りは〜90 [s)以上
であり、従来法で形成した接続歩留りが一10C%)m
1度であるのに比べて大巾に改善され)また配線の通電
寿命においても着しい改善がみられ信頼性の高い黴細な
多層配線が得られた◎ 同、上記実施例仁おいて、第・2の絶liI展として、
:1 プラズマ気相成長法により形成したシリコン酸化mv用
いた場合について説明したか、該第2の絶縁膜は配線接
続窓!開孔するエツチング除去6:おいて、第1の絶縁
属に比べてエツチング速度が遅L[−cあtLIfよく
、シリコン酸化族の他、ン!J コン窒化膜等の無機I
Iをプラズマ気相成ijc法、熱分解決あるいはスパッ
タ法により形成してもよく1またケイ素化合物tアルコ
ールに#解したいゎゆるスピンオンガラスIIY用いて
もよい。また上記実施例では第2のWI!、縁膜として
一層の農!形成した場合について説明したがこの他に、
第2の絶縁膜のT−鳩に!IIIの絶縁族のエツチング
速度(=比べて遅い絶縁aを被着してその上に下層の絶
縁属に比べてエツチング速度の進い別の絶縁Mv被被着
てもよい。
実施例2 実施例1でに、第1の絶縁属として流動性為分子11t
−用いた場合Cついて説明したが、本実施例では第五の
絶縁属として無機絶縁jIl用いて2層構造の配線を形
成し・穴場合(二ついて!Ii図(al〜(e11 1用いて説明する。
先づ、第4図(al (二示す如〈実施例1で述べたと
同様4ニジてシリコン基板21上にシリコン酸化膜  
  ′22を介して、第1の配線等体として犀さ−0,
8〔μm ) (Dアルミニウム組繊パターン23χ形
成シた後販アルミニクム配−パターン23表血上l含む
基板全向上(ユ弗lの絶縁族として例えはシリコン窒化
膜24・tプラズマ気相成員法により8iH4とNH,
ガス!用いて温度〜30(l(:℃)において犀さ〜l
(μm)il珈Tる・ 次に、本発明省等が先(nil嶌した反応性イオンエツ
チング法を利用した絶縁膜の平坦化法(特纏昭55−1
30754号特願昭55−150179号)を用いて前
記シリコン輩化wA24の表面全体tエツチング除去す
る・例えば、c14にH,を25〔悌〕龜加し、^周仮
篭圧150(W)圧力1.33(Pa)での反応性イオ
ンエツチングC二より駒組シリコン酸化族24の表1l
il全体をエツチング除去すると繭記アルミニウム配線
パターン23の凸部では遥<一方、凹s2は遅くエツチ
ングか進むため、アルミニウム配線パターン23の上部
表内に被着したシリコン窒化膜24が除去されるところ
でエツチングを止ぬることにより*41&1blC示す
如く、アルミニウム配線パターン23の凹部Cニシリコ
ン窒化腕24がアルミニウム配@23の厚さとはy同じ
厚さに残存し平坦な表向が得られる。
次に弗4図1clに示す如く、iJ2の絶縁属としてス
パッタ法によりシリコン酸化JI25Y厚さ−0,8〔
μm〕形成した。次いで、!$4図1dlに示す如く、
第2の絶縁属であるシリコン酸化膜25上に7オトレジ
スト農261’回転m布し通常の写真食刻法によりフオ
トレソス)[26の所定領域(二窓を形成した後、反応
性イオンエツチング法(二より例えは、^周波電力=l
OOLW)、圧力−1,33(Pa)Ck’4−24(
cc/―))l、−9(cc/=i)の条件下でシリコ
ン酸化膜25&二配1IiA接続窓27Y開孔した。咳
反応性イオンエツチングにおいて、シリコン酸化膜25
のエツチング速度が〜1oOLA/s”+)であるの砿
ニルべて第1の絶#jI展としたシリコン窒化膜24は
殆んどエツチングされず第41m1(11に示したよう
に配線接続窓27の底部は平坦に加工される。
次いで、削紀フオトレジス)l1261#去した後、第
2の配線導体として、実kH1で述べたと同様の方法に
よりアルミニウム配線パターン28を形成した◇かくし
て得られたアルミニウムの2−配線の配線特性は、実施
例1で得られた結電と同等の特性が侍られ、イ担幀性の
^い倣細な多層配線が形成された。この多項配線yo−
moaゲートアレーの東横回wXに適用したところ素子
の微細化、A@茨化が改害され、1だ配線の占有面積が
1小され、回路の動作速度の違いしかも信馴性の鳥い半
導体装置が得られた。
同、上記実施例では、第1のアルミニウム配線パターン
の凹部l埋めかつそのアルミニウムパターンの上部表面
tII出して、第1の絶縁膜音形成する方法として、シ
リコン窒化膜をC1,と■、ガラス用いた反応性イオン
エツチング法の場合について説明したが、この他C,?
、 、O,ν、のガスVMいてもよくまた水素f H,
の形で加える代りにciy1ガスl用いてもよい。さP
)&:jj%の絶m膜としてシリコン線化mv形成し、
その上にシリコン窒化膜l槓鳩した後反応性イオンエツ
チング法6:よりシリコン電化mv除去してシリコン献
化誤を第1の絶縁膜とした後、第2の絶縁族としてシリ
コン値化si’を用いてもよい。またmlのアルミニウ
ム配線パターンの凹部Y埋め、かつそのアルミニウムパ
ターンの上部表向を露出して第1の絶縁膜を形成する方
法として、例えば、第1の絶縁属上にレジスト、オルガ
ノシリケートガラス、^分1m脂躾等のll!aIiI
lithlン塗布して削記第1の絶縁膜表向lなだらか
口した後、前記1J1の絶縁膜と有機膜のエツチング速
度かは譬等しくなるエツチング法により第1の絶縁膜表
面をエツチング除去してもよい。また、上記実施例では
第2の絶縁膜として、−階のwkを形成した場合じつい
て説明したが、この他にB2の絶縁膜の下F#AI:第
lの絶縁膜のエツチング速度(ニルべて遅い絶縁膜を被
着した後その」二ζ二下鳩の絶縁膜に比べてエツチング
速度の速い別の絶縁111v被看した構造であってもよ
い。
狗、上記実施例11:、1.2では配線導体としてアル
ミニウムを用いたが柚の導体層、例えはモリブデン、タ
ングステン、タンタル、白金および前記硅化物、多結畠
シリコンζ二対しても本発明が通用されるごとはいうま
でもない。又、上記いずれの実施例においても配に導体
を2層に設けた場合6二ついて説明したが、3PIiI
以上の配線導体を設けた多層配線も、上紀冥施例で述べ
た方法!くり返し打なうことにより得られ本発明は有効
である。父上記島実施例では第5図1al〜(c1&二
示す如く配Il!II繞窓37の大きさB、、Bヨか等
しく、slの配線導体33の中入に比べて、配!接続@
37の大きさか大きい場合1alはソ等しい場合(bl
、および小さい場合1clについ′C述べたが、186
 因1al〜lalに示した如< BlよりB、t−長
くしたlsm、又はs7図1ml −1clに示した如
(B、よりB2も短かくした構造であってもよい。又第
2の配線導体は、配線接続窓の全てtお\うet道でも
、あるいは第1の配線等体の一部に接続して配II接続
窓の1伽に配設されるIII遺であってもよい。
【図面の簡単な説明】
m1図1al、(1)lおよび第2図1ml、(blは
従来の多鵬配#M襖造での接続部を示す図、第3図1m
l −1・)および第4区Tal〜telは、本発明の
実施例を示す工S歎ある0 図に蒙いて、 1.11.21・・・半導体基板、 2.12.22・・・絶縁* (fil化シリコンII
)、3.13.23.33.43.53・・・第1の配
線導体(アルミニウムjlJil)% 偽、14.24−$ 1 ノ1ibm族、5.17.2
7.37.47.57−・・配線接*WX。 6.18.2g−B2+7)配線導体(フル<=’yb
llitlk)、15.25・・・I82の絶縁膜、 16.26・・・フォトレジスト族。 (7317)  代理人 弁理士 則 近 雁 佑(他
1名) 第  1  図 第  2 囚 第  3  図 第4図 第  5  図 第  6  図 (a)   r7))rc) 第  7  図

Claims (1)

  1. 【特許請求の範囲】 (11第1の配線導体を形成した半導体基板上に第lの
    配!I導体間の凹部を塩め、かつ第1の配線導体の上部
    表面!露出する形に117klの絶縁属V形成する工程
    と、この全面に第2の絶縁属を形成する工程と、第2の
    絶縁属のエツチング適度かjllの絶縁属のエツチング
    速度に比べて迷いエツチング法を用いて第2の絶縁属の
    所定領域に接続窓を形成し、しかる後部2の配線導体を
    形成するニーとを備えたこと!特徴とする半導体装置の
    裏道方法。 (21第1の配線導体の巾と同じ分またはそれより大き
    い配線接続窓を形成することを特徴とする前記特許請求
    の範囲第1項記載の半導体装置の製電方法。 +31  第2の絶縁膜のエツチング速度が前記IN1
    の絶縁膜のエツチング速度に比べて通いエツチング方法
    として反応性イオンエツチング法を用いたことを特徴と
    する特許 の半導体装置の!Ill埴方法。
JP6717282A 1982-04-23 1982-04-23 半導体装置の製造方法 Pending JPS58184741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6717282A JPS58184741A (ja) 1982-04-23 1982-04-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6717282A JPS58184741A (ja) 1982-04-23 1982-04-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58184741A true JPS58184741A (ja) 1983-10-28

Family

ID=13337204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6717282A Pending JPS58184741A (ja) 1982-04-23 1982-04-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58184741A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112356A (ja) * 1984-08-23 1986-05-30 フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン 集積回路に貫通導体を形成する方法
JPS62156834A (ja) * 1985-12-28 1987-07-11 Nec Corp 半導体集積回路装置
JPS62176147A (ja) * 1985-10-03 1987-08-01 ビュル エス.アー. 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
JPH02111053A (ja) * 1988-10-20 1990-04-24 Nec Corp 半導体装置の製造方法
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112356A (ja) * 1984-08-23 1986-05-30 フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン 集積回路に貫通導体を形成する方法
JPS62176147A (ja) * 1985-10-03 1987-08-01 ビュル エス.アー. 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
JPS62156834A (ja) * 1985-12-28 1987-07-11 Nec Corp 半導体集積回路装置
JPH02111053A (ja) * 1988-10-20 1990-04-24 Nec Corp 半導体装置の製造方法
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
JPH0360055A (ja) 集積回路の製造方法
JPH08501904A (ja) 通気性エッチ停止層を有するチップ相互接続部
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH08306774A (ja) 半導体装置及びその製造方法
JPS58184741A (ja) 半導体装置の製造方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JP2985326B2 (ja) 半導体装置の製造方法
JPS58191451A (ja) 集積回路の電気接触用孔への相互接続線の位置決め形成方法
KR20010030005A (ko) 반도체 장치 및 그 제조 방법
TW413917B (en) Semiconductor device and method of manufacturing the same
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
JPS5966150A (ja) 半導体装置およびその製造方法
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPS5932153A (ja) 半導体装置の製造方法
JPS6020523A (ja) 電子装置
JPH0462855A (ja) 半導体装置およびその製造方法
JPS60177652A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS6015948A (ja) 半導体装置の製造法
JPS6148940A (ja) 半導体装置の電極形成方法
JPS6134956A (ja) 配線層の形成方法
KR20020031491A (ko) 더미패턴을 이용한 더미 커패시터 및 그 형성방법
JPS62293644A (ja) 半導体装置の製造方法