JP2964537B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2964537B2
JP2964537B2 JP2104967A JP10496790A JP2964537B2 JP 2964537 B2 JP2964537 B2 JP 2964537B2 JP 2104967 A JP2104967 A JP 2104967A JP 10496790 A JP10496790 A JP 10496790A JP 2964537 B2 JP2964537 B2 JP 2964537B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2104967A
Other languages
English (en)
Other versions
JPH03204960A (ja
Inventor
修 工藤
賢治 岡田
宏 柴
卓哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH03204960A publication Critical patent/JPH03204960A/ja
Application granted granted Critical
Publication of JP2964537B2 publication Critical patent/JP2964537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置における多層配線の構造、およ
びその製造方法に関する。
〔従来の技術〕
近年、半導体装置により実現するシステムの大規膜
化，半導体装置の製造技術の微細化に伴い、半導体装置
の高密度化が進み、多層配線が半導体装置に多用される
ようになった。
従来の半導体装置における多層配線の形成方法は、以
下に示す方法が一般的である。まず、所要の半導体素子
を有する半導体基板上に、絶縁膜が形成される。それの
必要箇所に、コンタクトホールが設けられる。第１層目
の配線が形成される。続いて、以下の工程（１）から
（３）が、必要回路繰かえして行なわれる。（１）層間
絶縁膜が形成される。（２）それの必要箇所に、スルー
ホールが設けられる。（３）第２層目以上の配線が形成
される。
〔発明が解決しようとする課題〕
半導体装置の高密度化に伴い、隣接する配線の間の間
隔はますます狭くなる。このため、配線に付随する寄生
容量は増大する。前述の方法により形成された多層配線
は、隣接する配線の間には必ず層間絶縁膜が充填された
構造となっている。このため、配線に付随する寄生容量
の増大は、さらに大きくなる。
配線間の寄生容量に関する議論は、例えばアイ・イー
・イー・イー エレクトロン デバイスレタース 第ED
L−２巻,8号,196頁,1981年８月発行（IEEE ELECTRON DE
VICE LETTERS,VOL.EDL−2,NO.8,p.196,AUGUST 1981）に
報告されている。この報告は、多層配線構造に関するも
のではないが、配線のライン・アンド・スペースが微細
化すると、配線間の寄生容量に占る配線間のカップリン
グ容量の比が増大することを示している。また、アイ・
イー・ディー・エム テクニカル ダイジェスト,340
頁,1988年（IEDM 88p.340には、３次元シミュレーショ
ンによる３層配線の容量の解析が報告されている。この
報告は、配線の膜厚，配線のピッチ，層間絶縁膜の膜厚
等によるカップリング容量の変化やスケーリングによる
カップリング容量の変化が示されている。これらの報告
は、隣接する配線の間に必ず層間絶縁膜が充填された従
来の構造において、配線間の寄生容量をミニマムにする
には有用である。
半導体装置の高密度化とともに、昨今、半導体装置に
対する高速化の要求が強くなってきており、このことか
らも明かなように、配線間の寄生容量の低減は、非常に
重要な課題となってきている。
本発明の目的は、多層配線を有する半導体装置におい
て、多層配線を構成する配線における配線間のカップリ
ングにより生ずる寄生容量を、低減することにあり、配
線間の寄生容量の低減が実現できる多層配線構造を提供
することにある。
更に、本発明の目的は、配線間の寄生容量が低減でき
る多層配線構造の製造方法を、提供することにある。
〔課題を解決するための手段〕 本発明の半導体装置は、２層以上の多層配線を有して
いる。第２層目以上の配線は、絶縁膜を介して半導体基
板上に形成された第１層目の配線上に、層間絶縁膜を介
して形成される。半導体基板は所要の半導体素子を有
し、絶縁膜は必要箇所にコンタクトホールを有し、層間
絶縁膜は必要箇所にスルーホールを有している、第２層
目以上の配線において、同一層の配線の間には層間絶縁
膜が存在しない。更に、第２層目以上の配線の下部に
は、スルーホールを除いて、第２層目以上の配線のパタ
ーンと同一のパターンの層間絶縁膜がこれらの配線に接
して存在する。
各配線層の間に形成された層間絶縁膜は、層状構造を
有し、各層間絶縁膜の間には空隙が存在する。従って、
半導体基板上に形成された絶縁膜と層間絶縁膜との間に
はキャビティーが形成されている。層間絶縁膜は、好ま
しくはプラズマ化学気相成長による無機絶縁材料からな
り、シリコン酸化膜、シリコン窒化膜、もしくはシリコ
ン酸化窒化膜である。
本発明の半導体装置のパッケージは、好ましくはキャ
ビティー構造を有するパッケージである。また、層間絶
縁膜が無機絶縁材料からなる場合には、半導体基板上に
形成された絶縁膜がこれと異なる無機絶縁材料から構成
されることが好ましい。
本発明の半導体装置の製造方法は、以下に示す工程を
含んでいる。所定の半導体素子が形成された半導体基板
上に、絶縁膜が形成される。絶縁膜の必要箇所に、コン
タクトホールが設けられる。第１層目の配線が形成され
る。全面に第１の有機絶縁膜が形成される。第１層目の
配線の上表面が露出するまで、第１の有機絶縁膜はエッ
チバックされる。全面に第１層目の配線と第２層目の配
線との間の第１の層間絶縁膜が形成される。第１の層間
絶縁膜は、プラズマ気相成長による無機絶縁材料から構
成されている。第１の層間絶縁膜の必要箇所に、第１の
スルーホールが設けられる。全面に第２層目の配線用の
導電膜が形成される。第１のフォトレジスト膜からなる
第２層目の配線用の第１のパターンが形成される。第１
のフォトレジスト膜からなる第１のパターンをマスクに
用いて、第２層目の配線用の導電膜をエッチングするこ
とにより、第２層目の配線が形成される。更に、第１の
フォトレジスト膜からなる第１のパターンをマスクに用
いて、第１の層間絶縁膜をエッチングすることにより、
第１のスルーホールを除いて第２層目の配線と同一パタ
ーンとなる第１の層間絶縁膜が形成される。第１のフォ
トレジスト膜からなる第１のパターンが剥離される。各
層の有機絶縁膜，各層間絶縁膜および第２層目以上の配
線を同様の手順で形成し、最上層の配線形成用のフォト
レジスト膜からなるパターンを剥離した後、各層の有機
絶縁膜が除去される。各層の有機絶縁膜，および各層間
絶縁膜の構成材料は、第１の有機絶縁膜，および第１の
層間絶縁膜と同じである。有機絶縁膜は、好ましくはポ
リイミド膜もしくはシロクサンポリイミド膜である。有
機絶縁膜の除去は、好ましくは等方性の酸素プラズマエ
ッチングにより行なわれる。
〔実施例〕
第１図は（ａ）〜（ｄ）を用いて、本発明の関連技術
の実施例の半導体装置における半導体チップ部分の製造
方法，および製造を説明する。本発明の関連技術の実施
例における半導体装置は、配置がAuからなる２層配線構
造を有している。本発明の関連技術の実施例における半
導体装置の層間絶縁膜は、シリコン酸化膜から構成され
る。
まず、第１図（ａ）に示すように、所定位置に所定の
半導体素子102を有する半導体基板であるところのシリ
コン基板101上に、絶縁膜であるところのシリコン窒化
膜103が形成される。シリコン窒化膜103の必要箇所に、
コンタクトホール104が設けられる。この後、第1Au配線
105a,105b,105cが形成される。第1Au配線105a,105b,105
cの薄膜，幅，間隔は、それぞれ1.0μm,1.0μm,1.0μｍ
である。第1Au配線105a,105b,105cを形成するためのエ
ッチングは、真空度が10-4Torr.程度でのArイオンミー
リングを用いる。
なお、図面の煩雑さを避けるために、以降の図には、
半導体素子およびコンタクトホールの図示は省略する。
次に、第１図（ｂ）に示すように、層間隔絶縁膜であ
るところのシリコン酸化膜106が、例えばプラズマ化学
気相成長法により形成される。シリコン酸化膜106の膜
厚は、２μｍである。第１層目の配線が本発明の関連技
術の実施例のようにAuで形成され、かつ、層間絶縁膜が
シリコン酸化膜である場合、シリコン酸化膜の形成方法
はプラズマ化学気相成長法に限定されず、減圧あるいは
常圧での化学気相成長法でもよい。しかしながら、第１
層目の配線がAlで形成され、かつ、層間絶縁膜がシリコ
ン酸化膜である場合、シリコン酸化膜の形成方法はプラ
ズマ化学気相成長法によるのが望ましい。続いて、シリ
コン酸化膜106の必要箇所に、スルーホール107a,107bが
設けられる。スルーホール107a,107bの開孔面積は、0.8
×0.8μm2である。
次に、第１図（ｃ）に示すように、第2Au配線108a,10
8bが形成される。第2Au配線108a,108bの膜厚，幅，間隔
は、それぞれ第1Au配線105a等と同じであり、1.0μm,1.
0μm,1.0μｍである。また、第2Au配線108a等を形成す
るためのエッチング、第1Au配線105a等を形成するため
のエッチングと同じである。
第2Au配線108はスルーホール107a,107bの内部を充填
する。従って、第2Au配線108a,108bはそれぞれスルーホ
ール107a,107bを介して第1Au配線105a,105cと接続す
る。
次に、第１図（ｄ）に示すように、第2Au配線108a,10
8bをマスクに用い、層間絶縁膜であるところのシリコン
酸化膜106がエッチングされる。シリコン酸化膜106のエ
ッチングは、CF4,あるいはCHF3を主としてO2を添加した
異方性プラズマエッチング（例えば、Reactive ion etc
hing,Electron cycrotron resonance plasma etchingな
ど）である。
本発明の関連技術の実施例による半導体チップでは、
スルーホール107a,107bの部分を除いて、層間絶縁膜で
あるところのシリコン酸化膜106a,106bのパターンは第2
Au配線108a,108bのパターンと同じであり、シリコン酸
化膜106a,106bは第2Au配線108a,108bの底面から絶縁膜
であるところのシリコン窒化膜103の上表面まで壁状に
形成されている。このため、第23Au配線108a,108bの間
にはシリコン酸化膜106が存在しない。また、第1Au配線
105と第2Au配線108との間では、第1Au配線105と第2Au配
線108とが交差する部分のみにシリコン酸化膜106a,106b
が存在する。
層間絶縁膜が上述の形状で存在することから、従来の
２層配線の半導体チップのように層間絶縁膜が配線の間
に充填されている場合に比べ、本発明の関連技術の実施
例での第２層目の配線の寄生容量は従来のものより低減
される。
本発明の関連技術の実施例では、絶縁膜103としては
シリコン窒化膜を用い、層間絶縁膜106としてはシリコ
ン酸化膜を用いた。絶縁膜103としてはシリコン酸化膜
を用い、層間絶縁膜106としてはシリコン窒化膜を用い
てもよい。このとき、シリコン窒化膜の形成方法は、プ
ラズマ化学気相成長を用いる。また、シリコン窒化膜の
エッチングは、CF4,あるいはCHF3を主としてH2およびN2
を添加した異方性プラズマエッチングである。
また、本発明の関連技術の実施例では、第１層目，第
２層目の配線としてはAuを用いたが、Ｗ等の高融点金
属,Al,Si,SiW2等のシリサイド，あるいはポリサイドな
どを用いてもよい。また、第１層目，第２層目の構成材
料が異なってもよい。
また、半導体基板としてはシリコン基板を用いたが、
化合物半導体基板を用いてもよい。
第２図は、本発明の関連技術の実施例で示した半導体
チップ201を有した半導体装置の略断面図である。半導
体チップ201はパッケージ202内に搭載さている。パッケ
ージ202はキャビティー203を具備している。キャビティ
ー203には、N2等のinret gasが充填されている。このた
め、本発明の関連技術の実施例で示した配線間における
層間絶縁膜の空隙は、誘電率の低い物質で充填されるこ
とになる。これにより、半導体チップがパッケージに搭
載されても、本発明の効果が損なわれることはない。ま
た、第２図においては、半導体チップ201に接続してパ
ッケージ202外に延びるリード線（複数）の図示を省略
した。
第３図，および第４図（ａ）〜（ｃ）を用いて、本明
の第１の実施例の半導体装置における半導体チップ部分
の構造を説明する。ここで、第４図（ａ），（ｂ），
（ｃ）は、第３図における一点鎖線AA′,BB′,CC′での
半導体チップの断面図である。第１の実施例における半
導体装置は、配線がAuからなる４層配線構造を有してい
る。半導体装置の層間絶縁膜は、シロキサンポリイミド
膜から構成される。
以下に述べる製造方法により、第１の実施例の構造が
得られる。
まず、所定位置に所定の半導体素子（図示せず）を有
する半導体基板であるところのシリコン基板301上に、
絶縁膜であるところのシリコン酸化膜302が形成され
る。シリコン酸化膜302の必要箇所に、コンタクトホー
ル（図示せず）が設けられる。その後、第1Au配線303が
形成される。第1Au配線303の膜厚，幅，間隔は、1.0μ
m,1.0μm,1.0μｍである。第1Au配線303を形成するため
のエッチングは、本発明の関連技術の実施例と同じ方法
で行なう。次に、層間絶縁膜であるところのシロキサン
ポリイミド膜304が、スピン・オン・コートされる。シ
ロキサンポリイミド膜304の膜厚は、２μｍである。続
いて、シロキサンポリイミド膜304の必要箇所に、第１
スルーホール305が設けられる。スルーホール305の開孔
面積は、0.8×0.8μm2である。
次に、第2Au配線306が形成される。第2Au配線306の膜
厚，幅，間隔は、1.0μm,1.0μm,1.0μｍである。次
に、層間絶縁膜であるところのシロキサンポリイミド膜
314が、再スピン・オン・コートされる。このときも、
シロキサンポリイミド膜314の膜厚は２μｍである。続
いて、シロキサンポリイミド膜314の必要箇所に、第２
スルーホール307が設けられる。スルーホール307の開孔
面積は、0.8×0.8μm2である。
次に、第3Au配線308が形成される。第3Au配線308の膜
厚，幅，間隔は、1.0μm,1.0μm,1.0μｍである。次
に、層間絶縁膜であるところのシロキサンポリイミド膜
324が、再々度スピン・オン・コートされる。このとき
も、シロキサンポリイミド膜324の膜厚は２μｍであ
る。続いて、シロキサンポリイミド膜324の必要箇所
に、第３スルーホール309が設けられる。スルーホール3
09の開孔面積は、0.8×0.8μm2である。
次に、第4Au配線310が形成される。第4Au配線310の膜
厚，幅，間隔は、1.0μm,1.0μm,1.0μｍである。
最後に、第4Au配線310、第3Au配線308,および第2Au配
線306をマスクに用いて、シロキサンポリイミド膜304,3
14,324がエッチングされる。シロキサンポリイミド膜の
エッチングは、O2による異方性プラズマエッチング（例
えば、Reactive ion etching,Electron cycrotron reso
nance plasma etchingなど）である。
第2Au配線306,第3Au配線308および第4Au配線310の形
成に関して、補足説明を行なう。フォトレジスト膜から
なるパターンをマスクに用いたエッチングにより、これ
らの配線は形成される。その後、マスクとして用いたフ
ォトレジスト膜は有機溶剤により剥離される。このとき
かりに、通常のO2を用いたプラズマアッシングにより、
フォトレジスト膜の除去を行なうと、層間絶縁膜である
ところのシロキサンポリイミド膜304,314,324までもが
エッチングされてしまう。
シロキサンポリイミド膜のエッチングに関してさらに
説明する。このエッチングは、まず第4Au配線310をマス
クにして進行する。この段階では、エッチングされて残
された部分のシロキサンポリイミド膜324のパターンは
第4Au配線310のパターンと同一となる。エッチングの進
行に伴ない、第3Au配線308が露出する。第3Au配線308が
露出した段階で、シロキサンポリイミド膜314のエッチ
ングは、第4Au配線310および第3Au配線308をマスクにし
て進行する。この段階では、エッチングされて残された
部分のシロキサンポリイミド膜324,314のパターンは第4
Au配線310のパターンと第3Au配線308のパターンとを重
ね合わせたパターンと同一になる。さらにエッチングが
進行し、第2Au配線306が露出する。第2Au配線306が露出
した段階で、シロキサンポリイミド膜304のエッチング
は、第4Au配線310,第3Au配線308,および第2Au配線306を
マスクに進行し、シリコン酸化膜302に到るまで進行す
る。この最終段階でのシロキサンポリイミド膜324,314,
304のパターンは、第4Au配線310のパターン，第3Au配線
308のパターン，および第2Au配線306を重ね合せたパタ
ーンと同一になる。
第３図における一点鎖線AA′の部分では、全領域で第
4Au配線310と第2Au配線306とのパターンが重なり合っい
る。このため、第４図（ａ）に示されるように、この部
分の断面はシロキサンポリイミド膜304,314,324により
充填される。第３図における一点鎖線BB′の部分では、
第3Au配線308と第1Au配線303とのパターンの重なり合っ
た領域が部分的に存在する。このため、第４図（ｂ）に
示されるように、一点鎖線BB′の部分の断面はシロキサ
ンポリイミド膜304,314,324により完全には充填され
ず、シロキサンポリイミド膜304,314の空隙が形成され
る。同様に、第３図における一点鎖線CC′の部分では、
第4Au配線310と第2Au配線306とのパターンの重なり合っ
た領域が部分的に存在する。このため、第４図（ｃ）に
示されるように、一点鎖線CC′の部分の断面はシロキサ
ンポリイミド膜により完全には充填されず、シロキサン
ポリイミド膜304,314,324の空隙が形成される。
第１の実施例では、層間絶縁膜としてはシロキサンポ
リイミド膜を用いたが、ポリイミド膜を用いてもよい。
ポリイミド膜を用いた場合のエッチングは、シロキサン
ポリイミド膜を用いた場合のエッチングと同じである。
また、絶縁膜としてはシリコン酸化膜を用いたが、シリ
コン窒化膜等の他の無機絶縁膜を用いてもよい。
また、第１の実施例では、第１層目，第２層目，第３
層目，および第４層目の配線としてはAuを用いたが、Ｗ
等の高融点金属,Al,Si,SiW2等のシリサイド，あるいは
ポリサイドなどを用いてもよい。また、各層の配線の構
造材料が異なってもよい。
また、半導体基板としてはシリコン基板を用いたが、
化合物半導体基板を用いてもよい。
第５図（ａ）〜（ｅ）を用いて、従来の半導体チッ
プ，および本発明の第１の実施例における半導体チップ
をモデル化し、本発明の効果を説明する。
第５図（ａ），（ｂ）示すように、モデル化した両チ
ップの構造は、以下のとうりである。第1Au配線1,2,3お
よび第2Au配線4,0,5および第3Au配線6,7,8はシリコン基
板９上に形成される。各配線は平行に配置されている。
第3Au配線6,第2Au配線4,および第1Au配線１のパターン
は完全に重なり合っている。同様に、第3Au配線7,第2Au
配線0,および第1Au配線２のパターンも完全に重なり合
っている。同様に、第3Au配線，第2Au配線5,および第1A
u配線３のパターンも完全に重なり合っている。第1Au配
線の膜厚，幅，間隔は、1.0μm,1.0μm,1.0μｍであ
る。同様に、第2Au配線および第3Au配線の膜厚，幅，間
隔も、1.0μm,1.0μm,1.0μｍである。シリコン基板９
と第1Au配線との間隔，第1Au配線と第2Au配線との間
隔，および第2Au配線と第3Au配線との間隔は、全て1.0
μｍである。従来の半導体チップでは、配線およびシリ
コン基板の間にシロキサンポリイミド膜10が充填されて
いる。一方、本発明の第１の実施例における半導体チッ
プでは、シリコン基板９と第1Au配線との間および配線
パターンの重なり合う部分にのみ、シロキサンポリイミ
ド膜10が存在する。本来、シリコン基板９と第1Au配線
との間には、絶縁膜が存在するのであるが、モデル化の
一環として、絶縁膜はシロキサンポリイミド膜10に置換
してある。また、第4Au配線を省いてあるのは、第2Au配
線4,0,5に対する影響が少ないからである。
第５図（ａ），（ｂ）に示した構造で、第2Au配線０
と他の配線，シリコン基板９との間に生じるカップリン
グ容量を計算する。
第５図（ｃ）は、第2Au配線０と他の配線，シリコン
基板９との間に生じるカップリング容量を示す等価回路
図である。C0は第2Au配線０とシリコン基板９との間の
単位長あたりのカップリング容量を示し、Ci（ｉ＝1,
2,...,8）は第2Au配線０と配線ｉとの間の単位長あたり
のカップリング容量を示す。単位長あたりのカップリン
グ容量は和は、Ctotal＝C0＋ΣCiとなるが、C2,C7,C4,C
5の寄与が他に比べて大きなころから、Ctotal≒C2＋C7
＋C4＋C5となる。
シロキサンポリイミド膜10の誘電率はεＰ ＊＝εP/ε
AIR＝3.2である。第５図（ｄ）は平行板モデル、第５図
（ｅ）はフリンジ モデルである。平行平板モデルによ
るCiはＣi,p、フリンジ モデルによるCiはＣi,fと記
す。第５図（ａ）におけるCiはCi (a)、第５図（ｂ）に
おけるCiはCi (b)と記す。
従来の半導体チップの場合、平行平板モデルでは、Ｃ
2,p (a)＝Ｃ7,p (a)＝Ｃ4,p (a)＝Ｃ5,p (a)＝2.83×10-5pF
/μｍとなり、フリンジモデルでは、Ｃ2,f (a)＝αＣ2,p
(a)となる。実験測定およびシミュレーションから、α
＝1.8となる。以上の結果から、Ctotal (a)＝４αＣ2,p
(a)＝7.2C2,p (a)となる。
一方、本発明の第１の実施例における半導体チップの
場合には、Ｃ4,f (b)＝Ｃ5,f (b)≒（εＰ ＊）-1αＣ2,p
(a),C2,f (b)＝Ｃ7,f (b)＝Ｃ2,p (a)＋（εＰ ＊）-1（α
−１）Ｃ2,p (a)となり、Ctotal (b)＝２［１＋
（εＰ ＊）-1α］Ｃ2,p (a)＝3.1C2,p (a)となる。この結
果、このモデルでは、本発明によりカップリング容量に
よるところの寄生容量が従来に比べて44％となる。
第５図（ａ），（ｂ）に示した構造で、本発明の効果
が最大となる。しかし、実際の半導体チップの配線パタ
ーンはむしろ第３図に示したものに近い。この場合、隣
接する配線層は互いに直交する。この場合の寄生容量
は、前述のモデルにおけるCtotal (a)およびCtotal (b)の
算術平均となり、従来構造に対して72％の値となる。
配線間および配線と半導体基板との間に絶縁膜が充填
されていない構造の半導体装置としては、化合物半導体
装置が知られている。この配線構造は、エアー・ギャッ
プ・メタライゼーション（air gap metallization）と
呼ばれている。
しかし、この構造の化合物半導体装置は、多層配線構
造を有しておらず、配線長も数十μｍ程度であり、高密
度化された半導体装置ではなく、単体レベルの半導体素
子からなる半導体装置である。この構造で高密度化され
かつ多層配線を有する半導体装置が実現できない理由
は、多層配線にした場合、配線および配線間の空間的位
置を保持することが不可能なためである。この配線構造
は、単に機械的衝撃に弱いばかりではなく、熱的にも弱
い。機械的な面は自明であるので、説明を省く。半導体
装置が動作するとき、ジュール熱により配線の熱膨張が
起る。この熱膨張が阻止されぬため、特に、層間の配線
間隔が変化する。極端な場合には、配線間のショートが
起る。
第６図（ａ）〜（ｆ），および第７図（ａ）〜（ｍ）
は、本発明の第２の実施例，および第３の実施例の半導
体チップを説明するための図である。本発明の第２の実
施例，および第３の実施例により、化合物半導体装置に
おけるair gap metallizationに近い配線構造が提供さ
れる。
第６図（ａ）〜（ｆ）は、本発明の第２の実施例の半
導体装置における半導体チップの製造工程順の略斜視図
である。第２の実施例における半導体装置は、配線がAl
からなる２層配線構造を有している。
まず、第６図（ａ）に示すように、所定位置に所定の
半導体素子（図示せず）を有する半導体基板であるとこ
ろのシリコン基板401上に、絶縁膜であるところのシリ
コン酸化膜402が形成される。シリコン酸化膜402の必要
箇所に、コンタクトホール（図示せず）が設けられる。
その後、第１導電膜であるところのAl膜が形成され、第
1Al配線403が形成される。第1Al配線403の膜厚，幅，間
隔は、0.5μm,0.6μm,0.6μｍである、第1Al配線403
は、Al膜上に形成されたフォトレジスト膜のパターンを
マスクとして用いて、BCl3,Cl2等の塩素系ガスを用いた
異方性プラズマエッチング（例えば、Reactive ion etc
hing,Electron cycrotron resonance plasma etchingな
ど）により、Al膜をエッチングすることのより形成され
る。フォトレジスト膜は、O2によるプラズマアッシング
により除去される。
次に、第６図（ｂ）に示すように、まず、第１有機絶
縁膜であるところのポリイミド膜404が、スピン・オン
・コートされる。この段階でのポリイミド膜404の膜厚
は、第1Al配線403の膜厚より厚い。続いて、O2によるプ
ラズマエッチングを用いて、ポリイミド膜404がエッチ
バックされる。このエッチバックは、第1Al配線403の上
表面が完全に露出するまで行なわれる。ここでは、第1A
l配線403の上表面が露出した時点で、エッチングバック
が停止された。そのため、第1Al配線403の間には厚0.5
μｍのポリイミド膜404が存在する。また、そのため、
第1Al配線403およびポリイミド膜404から形成された表
面は平坦になる。
次に、第６図（ｃ）に示すように、まず、第１層間絶
縁膜であるところのシリコン酸化膜405が、形成され
る。シリコン酸化膜405の膜厚は、0.3μｍである。シリ
コン酸化膜405の形成は、プラズマ化学気相成長により
行なわれる。この方法によりシリコン酸化膜405が形成
されるため、この過程において、第１有機絶縁膜である
ところのポリイミド膜404が影響を受ずにすむ。他の高
温を伴なう方法によりシリコン酸化膜405を形成する
と、熱のためのポリイミド膜404が変質する。続いて、
シリコン酸化膜405の必要箇所に第１スールホール406が
設けられる。
次に、第２導電膜であるところのAl膜が、例えば、マ
グネトロンスパッタリングにより形成される。第２導電
膜であるところのAl膜上に、フォトレジスト膜からなる
第２配線用のパターンが形成される。このパターンをマ
スクとして用い、第1Al配線403の形成方法と同じ方法を
用いて、第６図（ｄ）に示すように第2Al配線407が形成
される。第2Al配線407の膜厚，幅，間隔は、0.5μm,0.8
μm,0.8μｍである。なお、フォトレジスト膜からなる
第２配線用のパターンは残っているが、図面の煩雑さを
避けるため、図示は省略した。
次に、CF4,あるいはCHF3を主としてO2を添加した異方
性プラズマエッチング（例えば、Reactive ion etchin
g,Electron cycrotron resonance plasma etchingな
ど）により、第１層間絶縁膜であるところのシリコン酸
化膜405がエッチングされる。シリコン酸化膜405のパタ
ーンは、スルーホール406の部分を除き、第2Al配線407
のパターンと同じになる。このエッチングのマスクは、
フォトレジスト膜からなる第２配線用のパターンおよび
第2Al配線407である。このエッチングにフォトレジスト
膜からなる第２配線用のパターンを残しておく目的は、
このエッチングから第2Al配線407を保護するためであ
る。次に、マスクとして用いたフォトレジスト膜の有機
溶剤により剥離される。この段階でのチップの形状は、
第６図（ｅ）のようになる。この場合には２層配線であ
るので、通常のO2を用いたプラズマアッシングにより、
フォトレジスト膜が除去されてもよい。
次に、第６図（ｆ）に示すように、O2を用いた等方性
プラズマエッチングにより、第１有機絶縁膜であるとこ
ろのポリイミド膜404が除去される。
この段階で、２層配線構造での疑似air gap metalliz
ationが、形成される。第2Al配線407が第1Al配線403と
交差していない部分において、第2Al配線407の下部に空
洞が形成される。第2Al配線407と第2Al配線407との間に
は、第１層間絶縁膜であるところのシリコン酸化膜405
が存在せず、空洞が形成される。第2Al配線407が第1Al
配線403と交差あるいは重なり合う部分のみが、従来の
構造と同じになる。これらの構造，およびシリコン酸化
膜405の誘電率εSiO2 ＊＝4.0を用い、本発明の第１の実
施例で示した手法により概算すると、第２の実施例の構
造での寄生容量は、従来構造の寄生容量に比べて、1/3
〜1/2程度になる。
以下に示すことが、第２の実施例の効果である。第2A
l配線407と第1Al配線403のと交差部分には第１層間絶縁
膜であるところのシリコン酸化膜405が存在する。この
ため、化合物半導体装置のair gap metallizationに比
べ、本実施例は機械的強度が高くなる。また、第2Al配
線407の下面には、第１層間絶縁膜405が密着して形成さ
れている。このため、第２の実施例では熱膨張による変
形が、低減される。
第２の実施例では、有機絶縁膜としてはポリイミド膜
を用いたが、シロキサンポリイミド膜を用いてもよい。
シロキサンポリイミド膜を用いた場合の除去方法は、ポ
リイミド膜を用いた場合の除去方法と同じである。ま
た、絶縁膜としてはシリコン酸化膜を用いたが、シリコ
ン窒化膜等の他の無機絶縁膜を用いてもよい。
また、層間絶縁膜としてはプラズマ化学気相成長によ
るシリコン酸化膜を用いたが、プラズマ化学気相成長に
よるシリコン窒化膜，あるいはプラズマ化学気相成長に
よるシリコン酸化窒化膜を用いてもよい。この場合、こ
れらの膜の機械的強度がプラズマ化学気相成長によるシ
リコン酸化膜のそれより高いため、第２の実施例固有の
効果は高くなる。しかし、これらの膜の誘電率がプラズ
マ化学気相成長によるシリコン酸化膜のそれより高いた
め、発明の効果はプラズマ化学気相成長によるシリコン
酸化膜を用いた場合より、低くなる。
また、第１層目，よよび第２層目の配線としてはAlを
用いたが、Alでもよく、Ｗ等の高融点金属,Si,SiW2等の
シリサイド，あるいはポリサイドなどを用いてもよい。
また、第1,2層の配線の構造材料が異なってもよい。
また、半導体基板としてはシリコン基板を用いたが、
化合物半導体基板を用いてもよい。
第７図（ａ）〜（ｍ）は、本発明の第３の実施例の半
導体装置における半導体チップの製造工程順の略断面図
である。第３の実施例における半導体装置は、配線がAl
からなる３層配線構造を有している。第３の実施例は、
第２の実施例における第６図（ｅ）の構造から出発す
る。第７図（ａ）〜（ｍ）において、紙葉左側，右側
は、第６図（ｅ）における一点鎖線DD′,EE′の位置で
の断面図である。
第３図の実施例の目的は、第２の実施例の実施例をベ
ースとしてさらに多層の配線構造を実現するための製造
方法を示すことにある。
第７図（ａ），（ｂ）は、第６図（ｅ）における一点
鎖点DD′,EE′における断面図である。第２層目絶縁膜
であるところのシリコン酸化膜405のパターンは、スル
ーホール406の部分を除き、第2Al配線407のパターンと
同じになる。シリコン酸化膜405の下面は、第１有機絶
縁膜であるところのポリイミド膜404および第1Al配線40
3の上面と接している。ポリイミド膜404および第1Al配
線403は、絶縁膜であるところのシリコン酸化膜402を介
して、半導体基板であるところのシリコン基板401上の
形成されている。
次に、第７図（ｃ）に示すように、第２有機絶縁膜で
あるところのポリミイド膜414がスピン・オン・コート
される。ポリイミド膜414の膜厚は、1.0μｍである。第
2Al配線407の上表面は、ポリイミド膜414により覆われ
ている。
次に、第７図（ｄ）に示すように、O2によるプラズマ
エッチングを用いて、ポリイミド膜414がエッチバック
される。エッチバックされるポリイミド膜414の膜厚
は、0.3μｍである。このため、第2Al配線407の側面の
一部および上表面が露出する。
次に、第７図（ｅ）に示すように、第２層間絶縁膜で
あるところのシリコン酸化膜415が、形成される。シリ
コン酸化膜415の膜厚は、0.5μｍである。シリコン酸化
膜415の形成は、プラズマ化学気相成長により行なわれ
る。
次に、第７図（ｆ）に示すように、シリコン酸化膜41
5の必要箇所に第２スルーホール416が設けられる。
次に、第７図（ｇ）に示すように、第３導電膜である
ところのAl膜411が、例えば、マグネトロンスパッタリ
ングにより形成される。Al膜411の膜厚は、0.5μｍであ
る。
次に、第７図（ｈ），（ｉ）に示すように、フォトレ
ジスト膜からなる第３配線用のパターン412が形成され
る。
次に、第７図（ｊ）に示すように、パターン412をマ
スクとして、Al膜411がエッチングされる。このエッチ
ングは、BCl3,Cl2等の塩素系ガスを用いた異方性プラズ
マエッチング（例えば、、Reactive ion etching,Elect
ron cycrotron resonance plasma etchingなど）であ
る。これにより、第3Al配線413が形成される。第3Al配
線413の幅，間隔は、1.0μm,1.0μｍである。
次に、第７図（ｋ）に示すように、パターン412およ
びAl配線413をマスクとして、第２層間絶縁膜であると
ころのシリコン酸化膜415がエッチングされる。このエ
ッチングは、CF4,あるいはCHF3を主としてO2を添加した
異方性プラズマエッチング（例えば、Reactive ion etc
hing,Electron cycrotron resonance plasma etchingな
ど）である。この際、第１層間絶縁膜であるところのシ
リコン酸化膜405の側面は、第２有機絶縁膜であるとこ
ろのポリイミド膜414により覆われている（第７図
（ｃ）または（ｄ）参照）。このため、シリコン酸化膜
405は、このエッチングの影響を受けない。この段階
で、シリコン酸化膜415のパターンは、スルーホール416
の部分を除き、第3Al配線413のパターンと同じになる。
次に、フォトレジスト膜からなる第３配線用のパター
ン412が、有機溶剤により剥離される。最後に、第７図
（ｌ），（ｍ）に示すように、第２有機絶縁膜であると
ころのポリイミド膜414および第１有機絶縁膜であると
ころのポリイミド404が、O2を用いた等方性プラズマエ
ッチングにより、除去される。ポリイミド膜404の除去
により、空洞504が形成される。ポリイミド膜414に除去
により、空洞514が形成される。これにより、３層配線
構造の疑似air gap metallizationが、形成される。
第３の実施例による発明の効果，実施例の効果は、本
発明の第３の実施例と同等である。
第３図の実施例では、第２有機絶縁膜としてはポリイ
ミド膜を用いたが、シロキサンポリイミド膜を用いても
よい。シロキサンポリイミド膜を用いた場合のエッチン
グは、ポリイミド膜を用いた場合のエッチングと同じで
ある。また、絶縁膜としてはシリコン酸化膜を用いた
が、シリコン窒化膜等の他の無機絶縁膜を用いてもよ
い。
また、層間絶縁膜としてはプラズマ化学気相成長によ
るシリコン酸化膜を用いたが、プラズマ化学気相成長に
よるシリコン窒化膜，あるいはプラズマ化学気相成長に
よるシリコン酸化窒化膜を用いてもよい。この場合、本
実施例固有の効果は高くなる。しかし、発明の効果はプ
ラズマ化学気相成長によるシリコン酸化膜を用いた場合
より、低くなる。
また、第１層目，第２層目，および第３層目の配線と
してはAlを用いたが、Auでもよく、Ｗ等の高融点金属,S
i,SiW2等のシリサイド，あるいはポリサイドなどを用い
てもよい。また、第1,2層の配線の構造材料が異なって
もよい。
また、半導体基板としてはシリコン基板を用いたが、
化合物半導体基板を用いてもよい。
〔発明の効果〕
本発明の半導体装置は、第２層目以上の配線におい
て、同一層の配線の間には層間絶縁膜が存在しないこと
から、多層配線における配線の寄性容量を低減すること
が出来る。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は、本発明の関連技術の実施例の
半導体チップにおける製造工程順の略斜視図である。 第２図は、本発明の関連技術の実施例の半導体チップか
らなる半導体装置の略断面図である。 第３図は、本発明の第１の実施例の部分平面図である。 第４図（ａ），（ｂ），（ｃ）は、第３図における一点
鎖線AA′,BB′,CC′での半導体チップの断面図である。 第５図（ａ）〜（ｅ）は、従来の半導体チップ，および
本発明の第１の実施例における半導体チップをモデル化
して、本発明の効果を説明するための図である。第５図
（ａ）は従来の半導体チップの略断面図、第５図（ｂ）
は本発明の第１の実施例における半導体チップの略断面
図、第５図（ｃ）は第５図（ａ），（ｂ）に対応する等
価回路図、第５図（ｄ），（ｅ）は容量計算に用いるモ
デルを示す図である。 第６図（ａ）〜（ｆ）は、本発明の第２の実施例の半導
体チップにおける製造工程順の略斜視図である。 第７図（ａ）〜（ｍ）は、本発明の第３の実施例の半導
体チップにおける製造工程順の略断面図である。第７図
（ａ）〜（ｍ）において、紙葉左側は第６図（ｅ）にお
ける一点鎖線DD′に沿った部分に対応する断面図であ
り、紙葉右側は第６図（ｅ）における一点鎖線EE′に沿
った部分に対応する断面図である。 101,301,401……シリコン基板、 102……半導体素子、 103……シリコン窒化膜、 104……コンタクトホール、 105a,105b,105c,303……第1Au配線、 106,106a,106b,302,402,405,415……シリコン酸化膜、 107a,107b,305,406……第１スルーホール、 108a,108b,306……第2Au配線、 201……半導体チップ、 202……パッケージ、 203……キャビティー、 304,314,324……シロキサンポリイミド膜、 307,416……第２スルーホール、 308……第3Au配線、 309……第３スルーホール、 310……第4Au配線、 403……第1Al配線、 404,414……ポリイミド膜、 407……第2Al配線、 411……Al膜、 412……第３配線用のパターン、 413……第3Al配線、 504,514……空洞。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 卓哉 東京都港区芝５丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 昭61−42997（ＪＰ，Ａ) 特開 昭63−179548（ＪＰ，Ａ) 特開 平２−240947（ＪＰ，Ａ) 特開 昭61−107746（ＪＰ，Ａ) 実開 昭57−142845（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】必要箇所にコンタクトホールを設けた絶縁
    膜を介して所要の半導体素子を有する半導体基板上に第
    １層目の配線が形成され、前記第１層目の配線上に、第
    ２層目以上の配線が層間絶縁膜を介して形成される半導
    体装置であって、 第２層目以上の配線の下部に、スルーホールを除いて、
    前記第２層目以上の配線パターンと同一パターンを有す
    る層間絶縁膜が、前記第２層目以上の配線に接して存在
    し、 前記第２層目以上の配線と前記第２層目以上の配線の１
    層下層の配線との間に形成される層間絶縁膜は、層状構
    造をなし、 前記層間絶縁膜は、別層の層間絶縁膜との間に空隙を形
    成し、 前記層間絶縁膜は、前記第２層目以上の配線の下部のみ
    に存在し、 前記層間絶縁膜は、前記第２層目以上の配線のパターン
    および前記１層下層の配線のパターンが交差する部分に
    おいてのみ前記１層下層の配線の上部と接して存在する
    ことを特徴とする半導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、半導
    体装置のパッケージが、キャビティーを有するパッケー
    ジであることを特徴とする半導体装置。
  3. 【請求項３】請求項１記載の半導体装置において、絶縁
    膜がシリコン窒化膜であり、層間絶縁膜がシリコン酸化
    膜であることを特徴とする半導体装置。
  4. 【請求項４】請求項１記載の半導体装置において、絶縁
    膜がシリコン酸化膜であり、層間絶縁膜がシリコン窒化
    膜であることを特徴とする半導体装置。
  5. 【請求項５】請求項１記載の半導体装置において、層間
    絶縁膜がプラズマ化学気相成長による無機絶縁膜である
    ことを特徴とする半導体装置。
  6. 【請求項６】請求項１記載の半導体装置において、層間
    絶縁膜がプラズマ化学気相成長によるシリコン酸化膜で
    あることを特徴とする半導体装置。
  7. 【請求項７】請求項１記載の半導体装置において、層間
    絶縁膜がプラズマ化学気相成長によるシリコン窒化膜で
    あることを特徴とする半導体装置。
  8. 【請求項８】請求項１記載の半導体装置において、層間
    絶縁膜がプラズマ化学気相成長によるシリコン酸化窒化
    膜であることを特徴とする半導体装置。
  9. 【請求項９】所定の半導体素子を形成した半導体基板上
    に絶縁膜を形成し、前記絶縁膜の必要箇所にコンタクト
    ホールを設け、第１層目の配線を形成する工程と、 前記第１層目の配線を形成した後、有機絶縁膜を形成し
    前記有機絶縁膜をエッチバックし、すくなくとも前記第
    １層目の配線の上表面を露出させる工程と、 層間絶縁膜を形成し、前記層間絶縁膜の必要箇所にスル
    ーホールを設ける工程と、 第２層目以上の配線用の導電膜を形成する工程と、 フォトレジスト膜からなる第２層目以上の配線用のパタ
    ーンを形成し、前記フォトレジスト膜からなる第２層目
    以上の配線用のパターンをマスクとして前記第２層目以
    上の配線用の導電膜をエッチングし、第２層目以上の配
    線を形成し、前記フォトレジスト膜からなる第２層目以
    上の配線用のパターンを剥離する工程と、 前記有機絶縁膜と同一材料の有機絶縁膜を形成し、前記
    有機絶縁膜と同一材料の有機絶縁膜をエッチバックし、
    すくなくとも前記第２層目以上の配線の上表面を露光さ
    せる工程と、 フォトレジスト膜からなる第２層目以上の配線における
    最上層の配線用のパターンを剥離した後、前記有機絶縁
    膜並びに前記有機絶縁膜と同一材料の前記有機絶縁膜を
    除去する工程とを有することを特徴とする半導体装置の
    製造方法。
  10. 【請求項１０】請求項９記載の半導体装置の製造方法に
    おいて、 有機絶縁膜並びに前記有機絶縁膜と同一材料の有機絶縁
    膜が、ポリイミド膜あるいはシロキサンポリイミド膜で
    あることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】請求項９記載の半導体装置の製造方法に
    おいて、 有機絶縁膜並びに前記有機絶縁膜と同一材料の有機絶縁
    膜の除去が、酸素ガスによる等方性プラズマエッチング
    であることを特徴とする半導体装置の製造方法。
JP2104967A 1989-04-21 1990-04-20 半導体装置およびその製造方法 Expired - Lifetime JP2964537B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10241589 1989-04-21
JP1-102415 1989-04-21
JP1-276828 1989-10-23
JP27682889 1989-10-23

Publications (2)

Publication Number Publication Date
JPH03204960A JPH03204960A (ja) 1991-09-06
JP2964537B2 true JP2964537B2 (ja) 1999-10-18

Family

ID=26443133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2104967A Expired - Lifetime JP2964537B2 (ja) 1989-04-21 1990-04-20 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5391921A (ja)
EP (1) EP0393635B1 (ja)
JP (1) JP2964537B2 (ja)
DE (1) DE69031357T2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012319A (en) * 1990-05-14 1991-04-30 At&T Bell Laboratories Integrated electronic assembly comprising a transmission line
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
JP2500235B2 (ja) * 1991-02-07 1996-05-29 富士通株式会社 薄膜回路基板及びその製造方法
DE69220559T2 (de) * 1991-12-18 1997-12-18 Sgs Thomson Microelectronics Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
SE500523C2 (sv) * 1992-10-09 1994-07-11 Elsa Elektroniska Systems And Halvledarkomponent med minst en första och en andra komponentelektrod innefattande ett flertal på en halvledarbricka integrerade halvledarelement, som vart och ett innefattar minst en första och en andra elementelektrod på samma sida av halvledarbrickan, varid de första elementelektroderna är förbundna med den första komponentelektroden och de andra elementelektroderna är förbundna med den andra komponentelektroden.
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
US5596226A (en) * 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
US5567982A (en) * 1994-09-30 1996-10-22 Bartelink; Dirk J. Air-dielectric transmission lines for integrated circuits
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
KR0161422B1 (ko) * 1995-07-31 1999-02-01 김광호 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법
JP2836542B2 (ja) * 1995-10-17 1998-12-14 日本電気株式会社 半導体装置の製造方法
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
AU2072697A (en) * 1996-03-05 1997-09-22 Carnegie Wave Energy Limited Method for fabricating mesa interconnect structures
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
US5767012A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of forming a recessed interconnect structure
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6037248A (en) 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
JP3500308B2 (ja) 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
US6465339B2 (en) 1997-12-19 2002-10-15 Texas Instruments Incorporated Technique for intralevel capacitive isolation of interconnect paths
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
US6097092A (en) * 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6355969B1 (en) * 1999-09-27 2002-03-12 Philips Electronics North America Corporation Programmable integrated circuit structures and methods for making the same
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
DE10034020A1 (de) * 2000-07-07 2002-02-07 Infineon Technologies Ag Metallisierungsanordnung für Halbleiterstruktur und entsprechendes Herstellungsverfahren
IL139540A0 (en) * 2000-11-07 2004-02-08 Citala Ltd Electrically addressable matrix structure
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
CN100372113C (zh) * 2002-11-15 2008-02-27 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US8592980B2 (en) * 2006-03-08 2013-11-26 Stmicroelectronics Asia Pacific Pte., Ltd. Carbon nanotube-modified low-K materials
JP2008103610A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体集積回路の配線構造およびその設計方法と設計装置
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379307A (en) * 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JPH0783053B2 (ja) * 1987-06-19 1995-09-06 三菱電機株式会社 半導体装置
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device
US4948755A (en) * 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置

Also Published As

Publication number Publication date
EP0393635A3 (en) 1991-11-21
DE69031357T2 (de) 1998-04-02
US5391921A (en) 1995-02-21
EP0393635B1 (en) 1997-09-03
DE69031357D1 (de) 1997-10-09
EP0393635A2 (en) 1990-10-24
JPH03204960A (ja) 1991-09-06

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
JP3074713B2 (ja) 半導体装置の製造方法
JPH10209273A (ja) 半導体装置の製造方法
JP2671380B2 (ja) 半導体装置の製造方法
JPH0530068B2 (ja)
KR100467810B1 (ko) 반도체 소자 제조 방법
JPH0927491A (ja) 半導体装置
JPH0570301B2 (ja)
JPH04287326A (ja) 半導体装置およびその製造方法
KR0182043B1 (ko) 금속-절연막의 평탄화 방법
JPH02240947A (ja) 半導体装置
JPS60124950A (ja) 多層配線構造を有する半導体装置
JPH04320049A (ja) 多層配線構造体およびその製造方法
JPS6039849A (ja) 半導体装置の製造方法
JPH01189939A (ja) 半導体集積回路
JPS62293644A (ja) 半導体装置の製造方法
JP2001110893A (ja) 半導体集積回路装置およびその製造方法
JPS59117236A (ja) 半導体装置
JPH01150340A (ja) 半導体集積回路装置の製造方法
JPS58155A (ja) 半導体装置の製造方法
JPH02151052A (ja) 半導体装置の製造方法
JPS63177442A (ja) 半導体装置の製造方法
JPH0536841A (ja) 半導体装置及びその製造方法
JP2002083867A (ja) 半導体装置及びその製造方法
JPS59148348A (ja) 半導体装置およびその製造方法