JPH0530068B2 - - Google Patents
Info
- Publication number
- JPH0530068B2 JPH0530068B2 JP59229180A JP22918084A JPH0530068B2 JP H0530068 B2 JPH0530068 B2 JP H0530068B2 JP 59229180 A JP59229180 A JP 59229180A JP 22918084 A JP22918084 A JP 22918084A JP H0530068 B2 JPH0530068 B2 JP H0530068B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- spacer layer
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 125000006850 spacer group Chemical group 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層構造により配線パターンを形成す
る方法に係り、特に半導体装置の製造に適用する
ものである。
る方法に係り、特に半導体装置の製造に適用する
ものである。
従来、多層配線の形成は下層の配線層の上に直
接絶縁膜を形成し、その上に上層の配線を形成し
ている。ところが、この場合下層の配線パターン
による段差が生ずるため製造が困難であり、特に
段差部で断線の恐れがある。さらに、絶縁膜の誘
電率は大きいため同じ厚さの中空層より上層と下
層の配線の交叉部での容量が大きくなる。また配
線の金属の上にSiO2等の絶縁膜をつける場合、
金属の上ではSiO2等の膜厚がその周囲の絶縁膜
上より薄く形成され（予定した厚さより薄く形成
される）、そのためなお一層配線の交叉部の容量
が大となる。したがつて、従来の多層配線構造で
は容量が大となる結果、ICの動作速度が遅くな
る。
接絶縁膜を形成し、その上に上層の配線を形成し
ている。ところが、この場合下層の配線パターン
による段差が生ずるため製造が困難であり、特に
段差部で断線の恐れがある。さらに、絶縁膜の誘
電率は大きいため同じ厚さの中空層より上層と下
層の配線の交叉部での容量が大きくなる。また配
線の金属の上にSiO2等の絶縁膜をつける場合、
金属の上ではSiO2等の膜厚がその周囲の絶縁膜
上より薄く形成され（予定した厚さより薄く形成
される）、そのためなお一層配線の交叉部の容量
が大となる。したがつて、従来の多層配線構造で
は容量が大となる結果、ICの動作速度が遅くな
る。
容量を小さくするために、特にパワーFETに
用いられる配線方法として第３図に示すようなエ
アブリツジ法がある。図のごとく配線１と配線２
の交叉部に中空部３を形成する。当然この構造で
は誘電率が小さな中空部を介して配線１，２が交
叉するために、容量が小さくなる。しかし、エア
ブリツジ法では、凹凸は平坦化に反して一層大き
くなり、ICの多層配線に適さない。
用いられる配線方法として第３図に示すようなエ
アブリツジ法がある。図のごとく配線１と配線２
の交叉部に中空部３を形成する。当然この構造で
は誘電率が小さな中空部を介して配線１，２が交
叉するために、容量が小さくなる。しかし、エア
ブリツジ法では、凹凸は平坦化に反して一層大き
くなり、ICの多層配線に適さない。
本発明は、従来の多層配線構造の欠点である上
述の段差が形成された点及び容量が大きくなると
いう問題を共に解決するものである。
述の段差が形成された点及び容量が大きくなると
いう問題を共に解決するものである。
本発明は、配線層と配線層との間に中空部を設
けることにより交叉容量を少なくすると共に平坦
な配線パターンの形成をなすものであり、下層に
形成されたパターンの上に、除去しやすいスペー
サをスピンコート等の方法で塗布して上面を平坦
化して上部配線を容易になす。この後、上層配線
と接続する部分、及び必要により上層部の支柱と
なる部分のスペーサを取去り、コンタクト用金属
をメツキや蒸着などの方法で形成する。この後絶
縁膜を形成し、スクライブライン等下部のパター
ンに影響のない所の絶縁膜をエツチングして取去
つた後、スペーサ層を適当な溶剤で除去して中空
部をつくる。さらに絶縁膜にコンタクトホールを
形成して上部配線を形成する。
けることにより交叉容量を少なくすると共に平坦
な配線パターンの形成をなすものであり、下層に
形成されたパターンの上に、除去しやすいスペー
サをスピンコート等の方法で塗布して上面を平坦
化して上部配線を容易になす。この後、上層配線
と接続する部分、及び必要により上層部の支柱と
なる部分のスペーサを取去り、コンタクト用金属
をメツキや蒸着などの方法で形成する。この後絶
縁膜を形成し、スクライブライン等下部のパター
ンに影響のない所の絶縁膜をエツチングして取去
つた後、スペーサ層を適当な溶剤で除去して中空
部をつくる。さらに絶縁膜にコンタクトホールを
形成して上部配線を形成する。
本発明の構成は以下に示す通りである。
即ち、本発明は、下層配線パターンが形成され
た基板上に平坦なスペーサ層を形成する工程と、
該スペーサ層の上部配線を接続する部分もしくは
上層部の支柱を形成する部分を取去つてスペーサ
層に孔を形成する工程と、該孔をコンタクト用金
属で埋める工程と、絶縁層を該コンタクト用金属
及びスペーサ層上に形成する工程と、該コンタク
ト用金属に接続する上層配線パターンを該絶縁層
上に形成する工程の各工程を備え、該絶縁層を形
成した後に該スペーサ層を除去して中空部を形成
する工程を有することを特徴とする半導体装置の
製造方法としての構成を有するものである。
た基板上に平坦なスペーサ層を形成する工程と、
該スペーサ層の上部配線を接続する部分もしくは
上層部の支柱を形成する部分を取去つてスペーサ
層に孔を形成する工程と、該孔をコンタクト用金
属で埋める工程と、絶縁層を該コンタクト用金属
及びスペーサ層上に形成する工程と、該コンタク
ト用金属に接続する上層配線パターンを該絶縁層
上に形成する工程の各工程を備え、該絶縁層を形
成した後に該スペーサ層を除去して中空部を形成
する工程を有することを特徴とする半導体装置の
製造方法としての構成を有するものである。
上記において、コンタクト用金属はスペーサ層
の除去後において上層部の支柱になる。スペーサ
層を充分厚くすることによつて、表面の平坦化が
なされ、また上、下配線層を誘電率が小さな中空
部で充分に離隔でき、容量を低減できる。
の除去後において上層部の支柱になる。スペーサ
層を充分厚くすることによつて、表面の平坦化が
なされ、また上、下配線層を誘電率が小さな中空
部で充分に離隔でき、容量を低減できる。
第１図において、下部パターンが形成された基
板１１が図Ａのように用意され、図Ｂにおいて、
後で中空部となる予定のスペーサ層１２をスピン
コート等で形成する。スペーサ層１２はレジスト
層またはポリイミド樹脂（PIQ）等後で除去が容
易な材料を用いる。スペーサ層１２の厚さは厚
く、例えば1μm位に形成する。図Ｃで、上層配線
と接続する部分及び必要により上層部の支柱とな
る部分のスペーサ層１２を取去り、孔２１，２２
を形成する。図Ｄにおいて、コンタクト用金属１
３，１４、例えばTi／Pt／Auをスパツタ、メツ
キ等で付着する。図Ｅにおいて、絶縁膜１５、例
えばSiO2又はSi3N4を3000Å程度堆積し、図Ｆに
おいて、レジスト１７を用いて絶縁膜１５をパタ
ーニングして上層の配線のコンタクトホール２
３，２４を形成している。そして、この例ではコ
ンタクトホールの形成に引続いてスペーサ層１２
を除去しており、中空部１６が形成されている。
ICチツプが非常に大きい場合、例えば１cm×１
cmでは、スペーサ層の除去が困難になる。その場
合は下部の配線パターンに影響のない所の絶縁膜
１５をコンタクトホール形成時に付加的に除去
し、溶剤が入り易いように孔を開ける。次に図Ｇ
において、上部配線１８，１９を形成する。な
お、スペーサ層の除去は図Ｅの絶縁膜の除去以降
であれば上記例に限らずいつ行つても良い。スペ
ーサ層の除去のために溶剤は、例えばレジストの
場合アセトンを用い、ポリイミド樹脂の場合抱水
ヒドラジンとエチレンジアミンの混合液を用い
る。またスペーサ層の他の材料としてポリブテン
−スルホンを用い、酸素プラズマエツチングで除
去しても良い。
板１１が図Ａのように用意され、図Ｂにおいて、
後で中空部となる予定のスペーサ層１２をスピン
コート等で形成する。スペーサ層１２はレジスト
層またはポリイミド樹脂（PIQ）等後で除去が容
易な材料を用いる。スペーサ層１２の厚さは厚
く、例えば1μm位に形成する。図Ｃで、上層配線
と接続する部分及び必要により上層部の支柱とな
る部分のスペーサ層１２を取去り、孔２１，２２
を形成する。図Ｄにおいて、コンタクト用金属１
３，１４、例えばTi／Pt／Auをスパツタ、メツ
キ等で付着する。図Ｅにおいて、絶縁膜１５、例
えばSiO2又はSi3N4を3000Å程度堆積し、図Ｆに
おいて、レジスト１７を用いて絶縁膜１５をパタ
ーニングして上層の配線のコンタクトホール２
３，２４を形成している。そして、この例ではコ
ンタクトホールの形成に引続いてスペーサ層１２
を除去しており、中空部１６が形成されている。
ICチツプが非常に大きい場合、例えば１cm×１
cmでは、スペーサ層の除去が困難になる。その場
合は下部の配線パターンに影響のない所の絶縁膜
１５をコンタクトホール形成時に付加的に除去
し、溶剤が入り易いように孔を開ける。次に図Ｇ
において、上部配線１８，１９を形成する。な
お、スペーサ層の除去は図Ｅの絶縁膜の除去以降
であれば上記例に限らずいつ行つても良い。スペ
ーサ層の除去のために溶剤は、例えばレジストの
場合アセトンを用い、ポリイミド樹脂の場合抱水
ヒドラジンとエチレンジアミンの混合液を用い
る。またスペーサ層の他の材料としてポリブテン
−スルホンを用い、酸素プラズマエツチングで除
去しても良い。
第２図は、上部配線の上にさらに層間絶縁膜２
５を介して配線層２７，２８を形成した例であ
り、各部の符号は対応箇所において第１図と統一
している。ここで２９，３０はスペーサ層の除去
のために開けた穴である。また上層の配線の上に
再び同様の中空層を形成することも可能である。
５を介して配線層２７，２８を形成した例であ
り、各部の符号は対応箇所において第１図と統一
している。ここで２９，３０はスペーサ層の除去
のために開けた穴である。また上層の配線の上に
再び同様の中空層を形成することも可能である。
本発明によれば、スペーサ層を充分厚く形成す
ることにより、平坦化と、上部、下部配線間の容
量の低減が可能になる。そして、原理的に何層で
も配線が可能であり、交叉容量の非常に小さい配
線パターンが実現できるので、LSIなどの演算速
度の高速化に大きな効果がある。
ることにより、平坦化と、上部、下部配線間の容
量の低減が可能になる。そして、原理的に何層で
も配線が可能であり、交叉容量の非常に小さい配
線パターンが実現できるので、LSIなどの演算速
度の高速化に大きな効果がある。
第１図Ａ〜Ｇは本発明の実施例の工程図、第２
図は本発明の実施例の配線構造の断面図、第３図
は従来のエアブリツジ法を示す模式図である。 主な符号、１１……下部パターンが形成された
基板、１２……スペーサ層、１３，１４……コン
タクト用金属、１５……絶縁膜、１６……中空
部、１８，１９……上部配線、２３，２４……コ
ンタクトホール。
図は本発明の実施例の配線構造の断面図、第３図
は従来のエアブリツジ法を示す模式図である。 主な符号、１１……下部パターンが形成された
基板、１２……スペーサ層、１３，１４……コン
タクト用金属、１５……絶縁膜、１６……中空
部、１８，１９……上部配線、２３，２４……コ
ンタクトホール。
Claims (1)
- １ 下層配線パターンが形成された基板上に平坦
なスペーサ層を形成する工程と、該スペーサ層の
上部配線を接続する部分もしくは上層部の支柱を
形成する部分を取去つてスペーサ層に孔を形成す
る工程と、該孔をコンタクト用金属で埋める工程
と、絶縁層を該コンタクト用金属及びスペーサ層
上に形成する工程と、該コンタクト用金属に接続
する上層配線パターンを該絶縁層上に形成する工
程の各工程を備え、該絶縁層を形成した後に該ス
ペーサ層を除去して中空部を形成する工程を有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22918084A JPS61107746A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22918084A JPS61107746A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107746A JPS61107746A (ja) | 1986-05-26 |
| JPH0530068B2 true JPH0530068B2 (ja) | 1993-05-07 |
Family
ID=16888047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22918084A Granted JPS61107746A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107746A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63120457A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01196145A (ja) * | 1988-01-30 | 1989-08-07 | Sony Corp | 配線形成方法 |
| JP2962272B2 (ja) * | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6333255B1 (en) | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834686A (ja) * | 1971-09-09 | 1973-05-21 | ||
| JPS57114254A (en) * | 1981-01-07 | 1982-07-16 | Nec Corp | Semiconductor device and manufacture thereof |
-
1984
- 1984-10-31 JP JP22918084A patent/JPS61107746A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834686A (ja) * | 1971-09-09 | 1973-05-21 | ||
| JPS57114254A (en) * | 1981-01-07 | 1982-07-16 | Nec Corp | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107746A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05283542A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH11330230A (ja) | 半導体装置とその製造方法 | |
| JPH0530068B2 (ja) | ||
| JPH0447980B2 (ja) | ||
| JPH01318248A (ja) | 半導体装置及びその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPH0570301B2 (ja) | ||
| JPS60111450A (ja) | 半導体集積回路装置 | |
| JPS63209145A (ja) | 半導体装置の製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JP2705556B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPS61152038A (ja) | 多層配線 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS6177342A (ja) | 多層配線形成法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 |