JPH0340449A - 集積回路を有する半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、特にＩＣ，ＬＳＩ等の集積回路を
有する半導体装置における多層配線構造に関する。

［背景技術］ 従来よりＩＣ，ＬＳＩ等の集積回路を有する半導体基体
表面上では配線を２層構造とし、層間に絶縁膜を介挿さ
せ、この絶縁膜にあけた透孔（スルーホール）を通して
上下の配線を相互に接続する。ところで、集積回路がよ
り大規模化し、複雑化すると３層以上の配線構造が必要
となる。２層配線構造の場合、第１Ｎ（下層）の電極（
配線）と第２層（上層）の配線とを接続する透孔は１種
類であるが、３層配線以上になると、第２Ｎと第３層（
最上層）の配線間を接続するための他の種類の透孔等が
必要となってくる。この場合、上層側になるほど配線の
間で眉間絶縁膜の段差が大きくなるという問題がある。

すなわち、第工図に示すように下層側に絶縁膜ｌや配線
２による段差ができ、その上で他の絶縁膜３や配ｗＡ４
による段差が重なるような場合、段差がさらに強調され
て大きくなる。なお、各層を形成するためのマスクパタ
ーン間では上下の層膜差の位置は考慮されないのが普通
であるから、段差が重なる可能性は少なくなく、したが
って、上層で段差を小さくすることは困難である。この
ような大きくなった段差を覆うように形成された絶縁膜
はその部分で膜厚（例えば第１図ｈ）が大きくなる。こ
のような膜厚の大きい絶縁膜に通常のホトレジストマス
ク６を使って透孔（スルーホール）を形成しようとする
と、第２図にわかりやすく図示するように、絶縁膜３の
側面方向へのエッチ（矢印で示す）は進行するが透孔５
の底部の開口面積Ｓｌはマスク６の面積Ｓ２に比して小
面積になり、（例えば、Ｓｌ：５Ｘ５μボ、ｓ、：ｓｘ
ａμボ）絶縁膜が厚いほど開き難くなる。一般に、上層
の眉間絶縁膜には有機樹脂等が使われ厚く形成されるか
ら、段差のない個所においても透孔を得るのは困難であ
る。

［発明の目的］ 本発明は上記した問題を解決するためになされたもので
あり、その目的とするところは３層以上の信頼度の高い
多層配線構造を成した集積回路を有する半導体装置の提
供にある。

［発明の概要］ 本発明の構成は、半導体基体内に形成された半導体素子
領域と、その半導体基体主面を覆う第１の絶縁膜と、一
部がその第１の絶縁膜に設けられたスルーホールを介し
て前記半導体素子領域にコンタクトし、その第１の絶縁
膜上に延びる第１層目の第■配線およびその第１のｖＡ
縁膜の他の部分上に延びる第１層目の第２配線と、その
第１．第２配線を覆うように半導体基体主面上に形成さ
れた第２の絶縁膜と、一部がその第２の絶縁膜に設けら
れたスルーホールを介して前記第２配線にコンタクトし
、その第２の絶縁膜上に延びる第２Ｎ目の第３配線およ
びその第２の絶縁膜の他の部分上であって一部が前記第
１の絶縁膜のスルーホール上に位置して延在する第２層
目の第４配線と、その第３．第４配線を覆うように半導
体基体主面上に形成された第３の絶縁膜と、前記第１の
絶縁膜のスルーホール上に位置して一部がその第３の絶
＃Ｃ膜に設けられたスルーホールを介して前記第４配線
にコンタクトし、その第３の絶縁膜上に延びた第３Ｎ目
の第５配線とを含み、その第３の絶縁膜のスルーホール
の径は前記第２の絶縁膜のスルーホールの径よりも大き
く、また前記第２の絶縁膜のスルーホールの径は前記第
１の絶縁膜のスルーホールの径よりも大きく形成されて
なることを特徴とするものである。

以下実施例にそって本発明の内容を詳述する。

［実施例］ 第３図〜第７図は半導体装置において３Ｎの配線構造を
形成する場合の一実施例を製造プロセスに従って工程断
面図により示すものであり、各工程は下記の通りである
。

（１）第３図に示すように、半導体素子（半導体素子領
域）の形成された半導体基体７表面の酸化膜（Ｓ　ｉ　
Ｏ２膜）８の一部をコンタクトホトエッチした後、ＡＱ
を蒸着し、パターニングエッチして第１層のＡＱ配線９
を形成する。このときの酸化膜のコンタクト孔の一辺の
寸法を２□とする。

（２）例えば、ＣＶＤ　（気相化学析出）法によるＰＳ
Ｇ　（リン・シリケートガラス）等よりなる第１の層間
絶縁膜１０を形成し、第４図に示すようにホトエッチに
よりスルーホール（透孔）１１をあけ、ＡＱ配装ｌＡ９
の一部を露出する。このときのスルーホール１１の一辺
の寸法を氾２とする。ｒ１２は１２１よりも大きくとる
ようにする。

（３）第５図に示すようにＡＱを蒸着し、パターニング
エッチして第２層のＡＱ配線１２を形成する。

（４）例えば、ポリイミド系樹脂を全面に塗布すること
により第２の層間絶縁膜１３を第６図に示すように形威
し、ホトエッチにより酸化膜のスルーホール１上にスル
ーホール１４をあけ、第２ＭＡｆｌ配！ｌＡｌ２の一部
露出する。このときのスルーホール１４の一辺の寸法を
氾３とする。この１２３は１２２よりも大きくとること
が必要である。

（５）第７図に示すようにＡＱを蒸着し、第３層のＡＱ
配線１５を完成する。第８図は第７図に対応する完成時
の各ＡＱ配線パターンとスルーホールの位置を示す平面
図である。同図において、スルーホールの径は４２　ｘ
　＜　Ｑ　２　＜　ｎ　３の関係にあることが示されて
いる。

［効果コ 以上、実施例で述べたように本発明では多層配線を有す
る半導体装置において、第ｎ層と第（ｎ＋１）層の配線
間を接続するスルーホールの面積よりも第（ｎ＋１）層
と第（ｎ＋２）層の配線間を接続するスルーホールの面
積を大きくとることで、配線間のスルーホールの適切な
寸法面積を得ることができ断差や膜厚による配線間接続
の支障をなくすことができ、多層配線構造を実現できる
。

なお、ＩＣにおいて周辺部の最上層配線に接続されるポ
ンディングパッドを形成するためのスルーホールについ
ては本発明とは別途に考えるものとする。

特に、本発明によれば、スルーホールの径はＱ工＜ｎ、
＜ｎ、の関係にあるため、実施例から明らかなように、
スルーホール党、上の断差上において第２層ＡＱ配線１
２と第３層ＡＱ配線１５とが第２の眉間絶縁膜１３に設
けられたスルーホール１１を介して十分な接続ができる
。したがって、配線の自由度が増し、高密度配線が可能
となり、集積回路を有する半導体装置に有益である。

［利用分野］ 本発明は前記実施例に限定されるものでなく、これ以外
に種々の変形例を有する６例えば、第１層の配線はＡＱ
配線でなくポリ５ｉＷａ、Ｉ又はＭ。

配線であってもよい。層間＃ＩＡ縁膜はＣＶＤ−ＰＳＧ
やポリイミド樹脂以外にＣｖＤ−８ｉ○２やプラズマＳ
ｉ３Ｎ４等を使用し、あるいはこれらの物質から適当に
選んだものを併用してもよい。

本発明は多層配線を有する半導体装置一般に適用するこ
とができる。

【図面の簡単な説明】

第１図及び第２図は多層配線構造における一部断面図で
ある。 第３図〜第７図は本発明の一実施例を示す半導体装置の
多層配線形成プロセスの工程断面図である。 １・・・絶縁膜、２・・・配線、３・・・絶縁膜、４・
・・配線、５・・・透孔（スルーホール）、６・・・ホ
トレジストマスク、７・・・半導体基体、８・・・酸化
膜、９・・・第１層の配線、１０・・・第１層の層間絶
縁膜、１１・・・スルーホール、１２・・・第２層のＡ
Ｉ２配線、１３・・・第２の層間絶縁膜、 １４・・・スルーホール、 工５・・・第３ 層のＡＱ配線。 第 １ 図 ぐ 第 図 第 図 第 図 第 図 第 図 ／。 手続補正書く方剤 平成 ２年８ Ｊ！！７ 日

Claims (1)

1. 【特許請求の範囲】 １、半導体基体内に形成された半導体素子領域と、その
   半導体基体主面を覆う第１の絶縁膜と、一部がその第１
   の絶縁膜に設けられたスルーホールを介して前記半導体
   素子領域にコンタクトし、その第１の絶縁膜上に延びる
   第１層目の第１配線およびその第１の絶縁膜の他の部分
   上に延びる第１層目の第２配線と、その第１、第２配線
   を覆うように半導体基体主面上に形成された第２の絶縁
   膜と、一部がその第２の絶縁膜に設けられたスルーホー
   ルを介して前記第２配線にコンタクトし、その第２の絶
   縁膜上に延びる第２層目の第３配線およびその第２の絶
   縁膜の他の部分上であって、一部が前記第１の絶縁膜の
   スルーホール上に位置して延在する第２層目の第４配線
   と、その第３、第４配線を覆うように半導体基体主面上
   に形成された第３の絶縁膜と、前記第１の絶縁膜のスル
   ーホール上に位置して一部がその第３の絶縁膜に設けら
   れたスルーホールを介して前記第４配線にコンタクトし
   、その第３の絶縁膜上に延びた第３層目の第５配線とを
   含み、その第３の絶縁膜のスルーホールの径は前記第２
   の絶縁膜のスルーホールの径よりも大きく、また前記第
   ２の絶縁膜のスルーホールの径は前記第１の絶縁膜のス
   ルーホールの径よりも大きく形成されてなることを特徴
   とする集積回路を有する半導体装置。 ２、前記第１、第２配線はポリＳｉまたはＭｏよりなる
   ことを特徴とする特許請求の範囲第１項記載の集積回路
   お有する半導体装置。