JP2002217373A

JP2002217373A - 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置

Info

Publication number: JP2002217373A
Application number: JP2001009322A
Authority: JP
Inventors: Hiroyuki Hiyakunou; 寛之百濃; Katsuya Okada; 克也岡田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-01-17
Filing date: 2001-01-17
Publication date: 2002-08-02

Abstract

(57)【要約】【課題】製造コストが高く、歩留まりが低いという課
題があった。【解決手段】第２の金属膜７を堆積する。誘電体膜を
堆積する。そして、それをフォトエッチングによりパタ
ーニングして、ＭＩＭキャパシタ１を形成する領域に残
された残存誘電体膜８を形成する。その後、第３の金属
膜９を堆積する。その後、第３の金属膜９、残存誘電体
膜８及び第２の金属膜７を同じレジストパターンをマス
クとして用いたフォトエッチングによりパターニングし
て、第２層目配線１０、並びにＭＩＭキャパシタ１の上
部電極１１、誘電体層１２及び下部電極１３を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＩＭ（Ｍｅｔ
ａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造のキャパ
シタ（以下、ＭＩＭキャパシタという）を備えた多層配
線構造の半導体装置の製造方法及びその製造方法を用い
て製造された半導体装置に関するものである。

【０００２】

【従来の技術】図８及び図９は従来例１のＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を示
す工程図である。

【０００３】従来例１の方法により、ＭＩＭキャパシタ
１０１を備えた多層配線構造の半導体装置を製造する場
合、先ず、下地１０２上に第１の金属膜を堆積する。そ
して、それをパターニングして、下層配線１０３を形成
する（図８（ａ））。

【０００４】その後、層間絶縁膜１０４を堆積する。そ
して、それを貫通して下層配線１０３に到達するバイア
ホール１０５を形成する。さらに、バイアホール１０５
に金属１０６を埋め込む（図８（ｂ））。

【０００５】その後、第２の金属膜を堆積する。そし
て、それをパターニングして、ＭＩＭキャパシタ１０１
の下部電極１０７を形成する（図８（ｃ））。この際、
ＭＩＭキャパシタ１０１を形成するためだけのフォトマ
スクを用いる必要がある。ＭＩＭキャパシタ１０１の下
部電極１０７は、バイアホール１０５に埋め込まれた金
属１０６を介して下層配線１０３と接続する。ＭＩＭキ
ャパシタ１０１の下部電極１０７の電位は、下層配線１
０３からとられる。

【０００６】その後、誘電体膜を堆積する。そして、そ
れをパターニングして、ＭＩＭキャパシタ１０１の誘電
体層１０８を形成する（図９（ａ））。この際、ＭＩＭ
キャパシタ１０１を形成するためだけのフォトマスクを
用いる必要がある。

【０００７】その後、第３の金属膜を堆積する。そし
て、それをパターニングして、上層配線１０９及びＭＩ
Ｍキャパシタ１０１の上部電極１１０を形成する（図９
（ｂ））。上層配線１０９には、図示するようなバイア
ホール１０５に埋め込まれた金属１０６を介して下層配
線１０３と接続するもののほかに、ＭＩＭキャパシタ１
０１の上部電極１１０から引き出されるものもある。Ｍ
ＩＭキャパシタ１０１の上部電極１１０の電位は、上層
配線１０９からとられる。

【０００８】このようにして、下から順に下部電極１０
７、誘電体膜１０８、上部電極１１０を有するＭＩＭキ
ャパシタ１０１を備えた多層配線構造の半導体装置を製
造する。

【０００９】図１０及び図１１は従来例２のＭＩＭキャ
パシタを備えた多層配線構造の製造方法を示す工程図で
ある。

【００１０】従来例２の方法により、ＭＩＭキャパシタ
２０１を備えた多層配線構造の半導体装置を製造する場
合、先ず、下地２０２上に第１の金属膜を堆積する。そ
して、それをパターニングして、下層配線２０３及びＭ
ＩＭキャパシタ２０１の下部電極２０４を形成する（図
１０（ａ））。下層配線２０３には、ＭＩＭキャパシタ
２０１の下部電極２０４から引き出されるものもある。
ＭＩＭキャパシタ２０１の下部電極２０４の電位は、下
層配線２０３からとられる。

【００１１】その後、誘電体膜２０５を堆積する（図１
０（ｂ））。その後、第２の金属膜を堆積する。そし
て、それをパターニングして、ＭＩＭキャパシタ２０１
の上部電極２０６を形成する（図１０（ｃ））。この
際、ＭＩＭキャパシタ２０１を形成するためだけのフォ
トマスクを用いる必要がある。また、下層配線２０３を
覆う誘電体膜２０５の段差部には、エッチング残渣２０
７が残る。なお、下層配線２０３を覆う誘電体膜２０５
は、後述する層間絶縁膜として機能する。

【００１２】その後、層間絶縁膜２０８を堆積する。そ
の後、第３の金属膜を堆積する。そして、それをパター
ニングして、上層配線２０９を形成する（図１１）。

【００１３】このようにして、下から順に下部電極２０
４、誘電体膜２０５、上部電極２０６を有するＭＩＭキ
ャパシタ２０１を備えた多層配線構造の半導体装置を製
造する。

【００１４】

【発明が解決しようとする課題】従来例１のＭＩＭキャ
パシタ１０１を備えた多層配線構造の半導体装置の製造
方法は以上のような工程を備えているので、ＭＩＭキャ
パシタ１０１を形成するためだけに用いるフォトマスク
が２枚必要となり、ＭＩＭキャパシタ１０１を備えた多
層配線構造の半導体装置の製造コストが高いという課題
があった。

【００１５】また、従来例２のＭＩＭキャパシタ２０１
を備えた多層配線構造の製造方法は以上のような工程を
備えているので、ＭＩＭキャパシタ２０１を形成するた
めだけに用いるフォトマスクは１枚だけでよいが、下層
配線２０３を覆う誘電体膜２０５の段差部にエッチング
残渣２０７が残り、それが原因で配線のショートが発生
する可能性があり、ＭＩＭキャパシタ２０１を備えた多
層配線構造の半導体装置の歩留まりが低いという課題が
あった。

【００１６】この発明は上記のような課題を解決するた
めになされたもので、製造コストが低く歩留まりが高い
ＭＩＭキャパシタを備えた多層配線構造の半導体装置の
製造方法及びその製造方法を用いて製造された半導体装
置を得ることを目的とする。

【００１７】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、下地上に第１の導電膜を堆積し、その
後、第１の導電膜をパターニングして、第１層目配線を
形成する工程と、第１層目配線の形成後、第１の層間絶
縁膜を堆積する工程と、第１の層間絶縁膜の堆積後、第
２の導電膜、誘電体膜を順に堆積し、その後、誘電体膜
をパターニングして、ＭＩＭキャパシタ形成領域に残さ
れた残存誘電体膜を形成する工程と、残存誘電体膜の形
成後、第３の導電膜を堆積し、その後、第３の導電膜、
残存誘電体膜及び第２の導電膜を同じマスクを用いてパ
ターニングして、第２層目配線、並びにＭＩＭキャパシ
タの上部電極、誘電体層及び下部電極を形成する工程
と、第２層目配線、並びにＭＩＭキャパシタの上部電
極、誘電体層及び下部電極の形成後、第２の層間絶縁膜
を堆積する工程と、第２の層間絶縁膜の堆積後、第４の
導電膜を堆積し、その後、第４の導電膜をパターニング
して、第３層目配線を形成する工程とを備え、ＭＩＭキ
ャパシタの下部電極が第１層目配線と接続するように形
成され、ＭＩＭキャパシタの上部電極が第３層目配線と
接続するように形成されるものである。

【００１８】この発明に係る半導体装置の製造方法は、
第２層目配線、並びにＭＩＭキャパシタの上部電極、誘
電体層及び下部電極の形成工程が、第３の導電膜をエッ
チングするエッチング条件で第３の導電膜をエッチング
する工程と、第３の導電膜のエッチング終了後、エッチ
ング条件を残存誘電体膜をエッチングする条件に切り替
えて、残存誘電体膜をエッチングする工程と、残存誘電
体膜のエッチング終了後、エッチング条件を第２の導電
膜をエッチングする条件に切り替えて、第２の導電膜を
エッチングする工程とを有するものである。

【００１９】この発明に係る半導体装置の製造方法は、
下地上に第１の導電膜、誘電体膜及び第２の導電膜を順
に堆積する工程と、第１の導電膜、誘電体膜及び第２の
導電膜の堆積後、第２の導電膜をパターニングして、Ｍ
ＩＭキャパシタの上部電極を形成する工程と、ＭＩＭキ
ャパシタの上部電極の形成後、第１の導電膜をパターニ
ングして、第１層目配線及びＭＩＭキャパシタの下部電
極を形成する工程と、第１層目配線及びＭＩＭキャパシ
タの下部電極の形成後、層間絶縁膜を堆積する工程と、
層間絶縁膜の堆積後、第３の導電膜を堆積し、その後、
第３の導電膜をパターニングして、第２層目配線を形成
する工程とを備え、ＭＩＭキャパシタの上部電極が第２
層目配線と接続するように形成されるものである。

【００２０】この発明に係る半導体装置の製造方法は、
第１層目配線及びＭＩＭキャパシタの下部電極を形成す
る際、第１の導電膜のパターニングに用いたマスクを用
いて誘電体膜をパターニングして、ＭＩＭキャパシタの
誘電体層を形成するものである。

【００２１】この発明に係る半導体装置の製造方法は、
第１層目配線、並びにＭＩＭキャパシタの誘電体層及び
下部電極の形成工程が、誘電体膜をエッチングするエッ
チング条件で誘電体膜をエッチングする工程と、誘電体
膜のエッチング終了後、エッチング条件を第１の導電膜
をエッチングする条件に切り替えて、第１の導電膜をエ
ッチングする工程とを有するものである。

【００２２】この発明に係る半導体装置の製造方法は、
ＭＩＭキャパシタの上部電極を形成する際、第２の導電
膜のパターニングに用いたマスクを用いて誘電体膜をパ
ターニングして、ＭＩＭキャパシタの誘電体層を形成す
るものである。

【００２３】この発明に係る半導体装置の製造方法は、
ＭＩＭキャパシタの上部電極及び誘電体層の形成工程
が、第２の導電膜をエッチングするエッチング条件で第
２の導電膜をエッチングする工程と、第２の導電膜のエ
ッチング終了後、エッチング条件を誘電体膜をエッチン
グする条件に切り替えて、誘電体膜をエッチングする工
程とを有するものである。

【００２４】この発明に係る半導体装置は、下地上に形
成された第１層目配線と、第１層目配線を覆う第１の層
間絶縁膜上に形成された第２層目配線と、第１の層間絶
縁膜上に形成され、下から順に下部電極、誘電体層及び
上部電極を有するＭＩＭキャパシタと、第２層目配線及
びＭＩＭキャパシタを覆う第２の層間絶縁膜上に形成さ
れた第３層目配線とを備え、ＭＩＭキャパシタの下部電
極が第１層目配線に接続し、ＭＩＭキャパシタの上部電
極が第３層目配線に接続し、下部電極に接続した第１層
目配線及び／又は上部電極に接続した第３層目配線のい
ずれか一方が上下方向から見てＭＩＭキャパシタを覆い
隠す大きさであるものである。

【００２５】この発明に係る半導体装置は、下地上に形
成された第１層目配線と、下地上に形成され、下から順
に下部電極、誘電体層及び上部電極を有するＭＩＭキャ
パシタと、第１層目配線及びＭＩＭキャパシタを覆う層
間絶縁膜上に形成された第２層目配線とを備え、ＭＩＭ
キャパシタの上部電極が第２層目配線に接続し、上部電
極に接続した第２層目配線が上下方向から見てＭＩＭキ
ャパシタを覆い隠す大きさであるものである。

【００２６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１から図３はこの発明の実施の形態１
によるＭＩＭキャパシタを備えた多層配線構造の半導体
装置の製造方法を工程順に示す断面図である。

【００２７】実施の形態１の方法により、ＭＩＭキャパ
シタ１を備えた多層配線構造の半導体装置を製造する場
合、先ず、下地２上に第１の金属膜（第１の導電膜）を
堆積する。そして、それをフォトエッチングによりパタ
ーニングして、第１層目配線３を形成する（図１
（ａ））。ここで、下地２とは、第１の金属膜を堆積す
る表面より下側に位置する部分であり、半導体基板その
ものだけではなく、半導体基板上に種々の構成要素が形
成された状態のものも含まれる。

【００２８】その後、第１の層間絶縁膜４を堆積する。
そして、フォトエッチングにより、第１の層間絶縁膜４
を貫通して第１層目配線３に到達する第１のバイアホー
ル５を形成する。さらに、第１のバイアホール５に金属
６を埋め込む（図１（ｂ））。その後、第２の金属膜
（第２の導電膜）７を堆積する（図１（ｃ））。

【００２９】その後、誘電体膜を堆積する。そして、そ
れをフォトエッチングによりパターニングして、ＭＩＭ
キャパシタ１を形成する領域に残された残存誘電体膜８
を形成する（図２（ａ））。この際、ＭＩＭキャパシタ
１を形成するためだけのフォトマスクを用いる必要があ
る。その後、第３の金属膜（第３の導電膜）９を堆積す
る（図２（ｂ））。

【００３０】その後、第３の金属膜９、残存誘電体膜８
及び第２の金属膜７を同じレジストパターンをマスクと
して用いたフォトエッチングによりパターニングして、
第２層目配線１０、並びにＭＩＭキャパシタ１の上部電
極１１、誘電体層１２及び下部電極１３を形成する（図
２（ｃ））。この場合、レジストパターン形成後、最初
に、第３の金属膜９をエッチングするエッチング条件
（エッチングガスなど）で第３の金属膜９をエッチング
する。第３の金属膜９のエッチング終了後、エッチング
条件を残存誘電体膜８をエッチングする条件に切り替え
て、残存誘電体膜８をエッチングする。残存誘電体膜８
のエッチング終了後、エッチング条件を第２の金属膜７
をエッチングする条件に切り替えて、第２の金属膜７を
エッチングする。第２層目配線１０は、第３の金属膜９
から形成された上層膜１４と第２の金属膜７から形成さ
れた下層膜１５とから構成された２層構造である。従っ
て、第２層目配線１０の信頼性が向上する。第２層目配
線１０の下層膜１５及びＭＩＭキャパシタ１の下部電極
１３は、第１のバイアホール５に埋め込まれた金属６を
介して第１層目配線３と接続する。ＭＩＭキャパシタ１
の下部電極１３の電位は、第１層目配線３からとられ
る。

【００３１】その後、第２の層間絶縁膜１６を堆積す
る。そして、フォトエッチングにより、第２の層間絶縁
膜１６を貫通して第２層目配線１０の上層膜１４及びＭ
ＩＭキャパシタ１の上部電極１１に到達する第２のバイ
アホール１７を形成する。さらに、第２のバイアホール
１７に金属１８を埋め込む（図３（ａ））。

【００３２】その後、第４の金属膜（第４の導電膜）を
堆積する。そして、それをフォトエッチングによりパタ
ーニングして、第３層目配線１９を形成する（図３
（ｂ））。第３層目配線１９は、第２のバイアホール１
７に埋め込まれた金属１８を介して第２層目配線１０の
上層膜１４及びＭＩＭキャパシタ１の上部電極１１と接
続する。ＭＩＭキャパシタ１の上部電極１１の電位は、
第３層目配線１９からとられる。

【００３３】このようにして製造された、下から順に下
部電極１３、誘電体層１２、上部電極１１を有するＭＩ
Ｍキャパシタ１を備えた多層配線構造の半導体装置で
は、同じレジストパターンをマスクとして用いてＭＩＭ
キャパシタ１の上部電極１１、誘電体層１２及び下部電
極１３を形成するので、上部電極１１と下部電極１３の
形状、大きさは同じとなる。また、このような方法でＭ
ＩＭキャパシタ１の上部電極１１及び下部電極１３を形
成するので、上部電極１１及び下部電極１３から配線を
引き出すことができず、上部電極１１の電位は上部電極
１１より上層に形成された第３層目配線１９からとら
れ、下部電極１３の電位は下部電極１３より下層に形成
された第１層目配線３からとられる。

【００３４】以上のように、この実施の形態１によれ
ば、ＭＩＭキャパシタ１を備えた多層配線構造の半導体
装置を製造する際に、ＭＩＭキャパシタ１を形成するた
めだけに用いるフォトマスクを１枚だけ要するので、Ｍ
ＩＭキャパシタ１を備えた多層配線構造の半導体装置の
製造コストが低くなるという効果が得られる。

【００３５】また、この実施の形態１によれば、半導体
装置内の段差部にエッチング残渣が残らないので、ＭＩ
Ｍキャパシタ１を備えた多層配線構造の半導体装置の歩
留まりが高くなるという効果が得られる。

【００３６】実施の形態２．この実施の形態では、実施
の形態１で説明した製造方法により製造可能な、ＭＩＭ
キャパシタを備えた多層配線構造の半導体装置について
説明する。

【００３７】図４はこの発明の実施の形態２による、Ｍ
ＩＭキャパシタを備えた多層配線構造の半導体装置の構
成を示す断面図である。図において、２１は第１のバイ
アホール５に埋め込まれた金属６を介してＭＩＭキャパ
シタ１の下部電極１３と接続し、ＭＩＭキャパシタ１を
覆う第１層目配線、２２は第２のバイアホール１７に埋
め込まれた金属１８を介してＭＩＭキャパシタ１の上部
電極１１に接続し、ＭＩＭキャパシタ１を覆う第３層目
配線である。また、２３は第１層目配線２１の下層に形
成された配線、２４は第３層目配線２２の上層に形成さ
れた配線、２５は第１の層間絶縁膜４の下層に形成され
た層間絶縁膜、２６は第２の層間絶縁膜１６の上層に形
成された層間絶縁膜である。その他の構成要素は、図１
から図３で同一符号を付して示したものと同一あるいは
同等であるため、その詳細な説明は省略する。

【００３８】第１層目配線２１は、ＭＩＭキャパシタ１
を下側から見たとき、ＭＩＭキャパシタ１を覆い隠す大
きさを有し、第３層目配線２２は、ＭＩＭキャパシタ１
を上側から見たとき、ＭＩＭキャパシタ１を覆い隠す大
きさを有する。

【００３９】なお、配線２３及び層間絶縁膜２５は、実
施の形態１で説明した下地の一部である。

【００４０】以上のように、この実施の形態２によれ
ば、ＭＩＭキャパシタ１の下部電極１３が第１のバイア
ホール５に埋め込まれた金属６を介して接続する第１層
目配線２１及び上部電極１１が第２のバイアホール１７
に埋め込まれた金属１８を介して接続する第３層目配線
２２がＭＩＭキャパシタ１を覆い隠す大きさを有してい
るので、第１層目配線２１の下層に形成された配線２３
や第３層目配線２２の上層に形成された配線２４の電位
が変動してもその影響が第１層目配線２１及び第３層目
配線２２により妨げられ、ＭＩＭキャパシタ１に及ばな
いという効果が得られる。また、第１層目配線２１及び
第３層目配線２２がＭＩＭキャパシタ１に対して十分な
大きさである場合には、第１層目配線２１まわりの第１
層目配線３や第３層目配線２２まわりの第３層目配線１
９からの影響も及ばないという効果が得られる。

【００４１】なお、第１層目配線２１及び第３層目配線
２２の一方のみが、ＭＩＭキャパシタ１を覆い隠す大き
さを有している場合でも、同様の効果が得られる。

【００４２】実施の形態３．図５及び図６はこの発明の
実施の形態３によるＭＩＭキャパシタを備えた多層配線
構造の半導体装置の製造方法を工程順に示す断面図であ
る。

【００４３】実施の形態３の方法により、ＭＩＭキャパ
シタ３１を備えた多層配線構造の半導体装置を製造する
場合、先ず、下地３２上に第１の金属膜（第１の導電
膜）３３、誘電体膜３４及び第２の金属膜（第２の導電
膜）３５を順に堆積する（図５（ａ））。

【００４４】その後、第２の金属膜３５をフォトエッチ
ングによりパターニングして、ＭＩＭキャパシタ３１の
上部電極３６を形成する（図５（ｂ））。この際、ＭＩ
Ｍキャパシタ３１を形成するためだけのフォトマスクを
用いる必要がある。

【００４５】その後、誘電体膜３４及び第１の金属膜３
３を同じレジストパターンをマスクとして用いたフォト
エッチングによりパターニングして、第１層目配線３
７、並びにＭＩＭキャパシタ３１の誘電体層３８及び下
部電極３９を形成する（図５（ｃ））。この場合、レジ
ストパターン形成後、最初に、誘電体膜３４をエッチン
グするエッチング条件（エッチングガスなど）で誘電体
膜３４をエッチングする。誘電体膜３４のエッチング終
了後、エッチング条件を第１の金属膜３３をエッチング
する条件に切り替えて、第１の金属膜３３をエッチング
する。第１層目配線３７には、ＭＩＭキャパシタ３１の
下部電極３９から引き出されるものもある。ＭＩＭキャ
パシタ３１の下部電極３９の電位は、第１層目配線３７
などからとられる。なお、第１層目配線３７上に残存す
る残存誘電体膜４０は、後述する層間絶縁膜として機能
する。

【００４６】その後、層間絶縁膜４１を堆積する。そし
て、フォトエッチングにより、層間絶縁膜４１を貫通し
て第１層目配線３７及びＭＩＭキャパシタ３１の上部電
極３６に到達するバイアホール４２を形成する。さら
に、バイアホール４２に金属４３を埋め込む（図６
（ａ））。

【００４７】その後、第３の金属膜（第３の導電膜）を
堆積する。そして、それをフォトエッチングによりパタ
ーニングして、第２層目配線４４を形成する（図６
（ｂ））。第２層目配線４４は、バイアホール４２に埋
め込まれた金属４３を介して第１層目配線３７及びＭＩ
Ｍキャパシタ３１の上部電極３６と接続する。ＭＩＭキ
ャパシタ３１の上部電極３６の電位は、第２層目配線４
４からとられる。

【００４８】このようにして製造された、下から下部電
極３９、誘電体層３８、上部電極３６を有するＭＩＭキ
ャパシタ３１を備えた多層配線構造の半導体装置では、
下地３２上に第１の金属膜３３、誘電体膜３４及び第２
の金属膜３５を順に堆積した後、第２の金属膜３５をパ
ターニングしてＭＩＭキャパシタ３１の上部電極３６を
形成し、その後に、第１の金属膜３３をパターニングし
てＭＩＭキャパシタ３１の下部電極３９を形成するの
で、上部電極３６は下部電極３９より若干小さく、ＭＩ
Ｍキャパシタ３１を上側から見たときに下部電極３９が
位置する領域内に入る。また、このような方法でＭＩＭ
キャパシタ３１の上部電極３６及び下部電極３９を形成
するので、上部電極３６から配線を引き出すことができ
ず、上部電極３６の電位は上部電極３６より上層に形成
された第２層目配線４４からとられる。

【００４９】以上のように、この実施の形態３によれ
ば、ＭＩＭキャパシタ３１を備えた多層配線構造の半導
体装置を製造する際に、ＭＩＭキャパシタ３１を形成す
るためだけに用いるフォトマスクを１枚だけ要するの
で、ＭＩＭキャパシタ３１を備えた多層配線構造の半導
体装置の製造コストが低くなるという効果が得られる。
また、この実施の形態３によれば、半導体装置内の段差
部にエッチング残渣が残らないので、ＭＩＭキャパシタ
３１を備えた多層配線構造の半導体装置の歩留まりが高
くなるという効果が得られる。

【００５０】なお、バイアホール４２に埋め込まれた金
属４３を介してＭＩＭキャパシタ３１の上部電極３６に
接続する第２層目配線４４を、ＭＩＭキャパシタ３１を
覆うように形成した場合、実施の形態２で説明したよう
に、第２層目配線４４の上層に形成される配線の電位が
変動してもその影響がＭＩＭキャパシタに及ばない。

【００５１】実施の形態４．実施の形態３では、誘電体
膜３４及び第１の金属膜３３を同じレジストパターンを
マスクとして用いてパターニングする場合について説明
したが、この実施の形態では、第２の金属膜３５及び誘
電体膜３４を同じレジストパターンをマスクとして用い
てパターニングする場合について説明する。

【００５２】図７はこの発明の実施の形態４によるＭＩ
Ｍキャパシタを備えた多層配線構造の半導体装置の製造
方法を工程順に示す断面図である。

【００５３】実施の形態４の方法により、ＭＩＭキャパ
シタ３１を備えた多層配線構造の半導体装置を製造する
場合、実施の形態３の場合と同様に、先ず、下地３２上
に第１の金属膜３３、誘電体膜３４及び第２の金属膜３
５を順に堆積する。

【００５４】その後、第２の金属膜３５及び誘電体膜３
４を同じレジストパターンをマスクとして用いたフォト
エッチングによりパターニングして、ＭＩＭキャパシタ
３１の上部電極３６及び誘電体層３８を形成する（図７
（ａ））。この場合、レジストパターン形成後、最初
に、第２の金属膜３５をエッチングするエッチング条件
（エッチングガスなど）で第２の金属膜３５をエッチン
グする。第２の金属膜３５のエッチング終了後、エッチ
ング条件を誘電体膜３４をエッチングする条件に切り替
えて、誘電体膜３４をエッチングする。この際、ＭＩＭ
キャパシタ３１を形成するためだけのフォトマスクを用
いる必要がある。

【００５５】その後、第１の金属膜３３をフォトエッチ
ングによりパターニングして、第１層目配線３７及びＭ
ＩＭキャパシタ３１の下部電極３９を形成する（図７
（ｂ））。第１層目配線３７には、ＭＩＭキャパシタ３
１の下部電極３９から引き出されるものもある。ＭＩＭ
キャパシタ３１の下部電極３９の電位は、第１層目配線
３７などからとられる。

【００５６】その後、層間絶縁膜４１を堆積する。そし
て、フォトエッチングにより、層間絶縁膜４１を貫通し
て第１層目配線３７及びＭＩＭキャパシタ３１の上部電
極３６に到達するバイアホール４２を形成する。さら
に、バイアホール４２に金属４３を埋め込む。その後、
実施の形態３の場合と同様に第２層目配線４４を形成す
る（図７（ｃ））。第２層目配線４４は、バイアホール
４２に埋め込まれた金属４３を介して第１層目配線３７
及びＭＩＭキャパシタ３１の上部電極３６と接続する。
ＭＩＭキャパシタ３１の上部電極３６の電位は、第２層
目配線４４からとられる。

【００５７】このようにして製造された、下から下部電
極３９、誘電体層３８、上部電極３６を有するＭＩＭキ
ャパシタ３１を備えた多層配線構造の半導体装置では、
実施の形態３の場合と同様に、上部電極３６は下部電極
３９より若干小さく、ＭＩＭキャパシタ３１を上側から
見たときに下部電極３９が位置する領域内に入る。ま
た、上部電極３６から配線を引き出すことができず、上
部電極３６の電位は上部電極３６より上層に形成された
第２層目配線４４からとられる。

【００５８】以上のように、この実施の形態４によれ
ば、実施の形態３と同様な効果が得られる。

【００５９】

【発明の効果】以上のように、この発明によれば、下地
上に第１の導電膜を堆積し、その後、第１の導電膜をパ
ターニングして、第１層目配線を形成する工程と、第１
層目配線の形成後、第１の層間絶縁膜を堆積する工程
と、第１の層間絶縁膜の堆積後、第２の導電膜、誘電体
膜を順に堆積し、その後、誘電体膜をパターニングし
て、ＭＩＭキャパシタ形成領域に残された残存誘電体膜
を形成する工程と、残存誘電体膜の形成後、第３の導電
膜を堆積し、その後、第３の導電膜、残存誘電体膜及び
第２の導電膜を同じマスクを用いてパターニングして、
第２層目配線、並びにＭＩＭキャパシタの上部電極、誘
電体層及び下部電極を形成する工程と、第２層目配線、
並びにＭＩＭキャパシタの上部電極、誘電体層及び下部
電極の形成後、第２の層間絶縁膜を堆積する工程と、第
２の層間絶縁膜の堆積後、第４の導電膜を堆積し、その
後、第４の導電膜をパターニングして、第３層目配線を
形成する工程とを備え、ＭＩＭキャパシタの下部電極が
第１層目配線と接続するように形成され、ＭＩＭキャパ
シタの上部電極が第３層目配線と接続するように形成さ
れるように半導体装置の製造方法を構成したので、ＭＩ
Ｍキャパシタを形成するためだけに用いるフォトマスク
を１枚だけ要するため製造コストが低く、半導体装置内
の段差部にエッチング残渣が残らないため歩留まりが高
い半導体装置の製造方法が得られる効果がある。

【００６０】この発明によれば、第２層目配線、並びに
ＭＩＭキャパシタの上部電極、誘電体層及び下部電極の
形成工程が、第３の導電膜をエッチングするエッチング
条件で第３の導電膜をエッチングする工程と、第３の導
電膜のエッチング終了後、エッチング条件を残存誘電体
膜をエッチングする条件に切り替えて、残存誘電体膜を
エッチングする工程と、残存誘電体膜のエッチング終了
後、エッチング条件を第２の導電膜をエッチングする条
件に切り替えて、第２の導電膜をエッチングする工程と
を有するように半導体装置の製造方法を構成したので、
ＭＩＭキャパシタの上部電極、誘電体層及び下部電極の
形成を連続して行うことができる半導体装置の製造方法
が得られる効果がある。

【００６１】この発明によれば、下地上に第１の導電
膜、誘電体膜及び第２の導電膜を順に堆積する工程と、
第１の導電膜、誘電体膜及び第２の導電膜の堆積後、第
２の導電膜をパターニングして、ＭＩＭキャパシタの上
部電極を形成する工程と、ＭＩＭキャパシタの上部電極
の形成後、第１の導電膜をパターニングして、第１層目
配線及びＭＩＭキャパシタの下部電極を形成する工程
と、第１層目配線及びＭＩＭキャパシタの下部電極の形
成後、層間絶縁膜を堆積する工程と、層間絶縁膜の堆積
後、第３の導電膜を堆積し、その後、第３の導電膜をパ
ターニングして、第２層目配線を形成する工程とを備
え、ＭＩＭキャパシタの上部電極が第２層目配線と接続
するように形成されるように半導体装置の製造方法を構
成したので、ＭＩＭキャパシタを形成するためだけに用
いるフォトマスクを１枚だけ要するため製造コストが低
く、半導体装置内の段差部にエッチング残渣が残らない
ため歩留まりが高い半導体装置の製造方法が得られる効
果がある。

【００６２】この発明によれば、第１層目配線及びＭＩ
Ｍキャパシタの下部電極を形成する際、第１の導電膜の
パターニングに用いたマスクを用いて誘電体膜をパター
ニングして、ＭＩＭキャパシタの誘電体層を形成し、第
１層目配線、並びにＭＩＭキャパシタの誘電体層及び下
部電極の形成工程が、誘電体膜をエッチングするエッチ
ング条件で誘電体膜をエッチングする工程と、誘電体膜
のエッチング終了後、エッチング条件を第１の導電膜を
エッチングする条件に切り替えて、第１の導電膜をエッ
チングする工程とを有するように半導体装置の製造方法
を構成したので、ＭＩＭキャパシタの誘電体層及び下部
電極の形成を連続して行うことができる半導体装置の製
造方法が得られる効果がある。

【００６３】この発明によれば、ＭＩＭキャパシタの上
部電極を形成する際、第２の導電膜のパターニングに用
いたマスクを用いて誘電体膜をパターニングして、ＭＩ
Ｍキャパシタの誘電体層を形成し、ＭＩＭキャパシタの
上部電極及び誘電体層の形成工程が、第２の導電膜をエ
ッチングするエッチング条件で第２の導電膜をエッチン
グする工程と、第２の導電膜のエッチング終了後、エッ
チング条件を誘電体膜をエッチングする条件に切り替え
て、誘電体膜をエッチングする工程とを有するように半
導体装置の製造方法を構成したので、ＭＩＭキャパシタ
の上部電極及び誘電体層の形成を連続して行うことがで
きる半導体装置の製造方法が得られる効果がある。

【００６４】この発明によれば、下地上に形成された第
１層目配線と、第１層目配線を覆う第１の層間絶縁膜上
に形成された第２層目配線と、第１の層間絶縁膜上に形
成され、下から順に下部電極、誘電体層及び上部電極を
有するＭＩＭキャパシタと、第２層目配線及びＭＩＭキ
ャパシタを覆う第２の層間絶縁膜上に形成された第３層
目配線とを備え、ＭＩＭキャパシタの下部電極が第１層
目配線に接続し、ＭＩＭキャパシタの上部電極が第３層
目配線に接続し、下部電極に接続した第１層目配線及び
／又は上部電極に接続した第３層目配線のいずれか一方
が上下方向から見てＭＩＭキャパシタを覆い隠す大きさ
であるように半導体装置を構成したので、第１層目配線
の下層に形成された配線や第３層目配線の上層に形成さ
れた配線の電位が変動してもその影響がＭＩＭキャパシ
タ１に及ばない半導体装置が得られる効果がある。

【００６５】この発明によれば、下地上に形成された第
１層目配線と、下地上に形成され、下から順に下部電
極、誘電体層及び上部電極を有するＭＩＭキャパシタ
と、第１層目配線及びＭＩＭキャパシタを覆う層間絶縁
膜上に形成された第２層目配線とを備え、ＭＩＭキャパ
シタの上部電極が第２層目配線に接続し、上部電極に接
続した第２層目配線が上下方向から見てＭＩＭキャパシ
タを覆い隠す大きさであるように半導体装置を構成した
ので、第２層目配線の上層に形成された配線の電位が変
動してもその影響がＭＩＭキャパシタ１に及ばない半導
体装置が得られる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である（その１）。

【図２】この発明の実施の形態１によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である（その２）。

【図３】この発明の実施の形態１によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である（その３）。

【図４】この発明の実施の形態２による半導体装置の
構成を示す断面図である。

【図５】この発明の実施の形態３によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である（その１）。

【図６】この発明の実施の形態３によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である（その２）。

【図７】この発明の実施の形態４によるＭＩＭキャパ
シタを備えた多層配線構造の半導体装置の製造方法を工
程順に示す断面図である。

【図８】従来例１によるによるＭＩＭキャパシタを備
えた多層配線構造の半導体装置の製造方法を工程順に示
す断面図である（その１）。

【図９】従来例１によるＭＩＭキャパシタを備えた多
層配線構造の半導体装置の製造方法を工程順に示す断面
図である（その２）。

【図１０】従来例２によるＭＩＭキャパシタを備えた
多層配線構造の半導体装置の製造方法を工程順に示す断
面図である（その１）。

【図１１】従来例２によるＭＩＭキャパシタを備えた
多層配線構造の半導体装置の製造方法を工程順に示す断
面図である（その２）。

【符号の説明】

１，３１ＭＩＭキャパシタ、２，３２下地、３，２
１，３７第１層目配線、４第１の層間絶縁膜、５
第１のバイアホール、６，１８，４３金属、７，３５
第２の金属膜（第２の導電膜）、８残存誘電体膜、
９第３の金属膜（第３の導電膜）、１０，４４第２
層目配線、１１，３６上部電極、１２，３８誘電体
層、１３，３９下部電極、１４上層膜、１５下層
膜、１６第２の層間絶縁膜、１７第２のバイアホー
ル、１９，２２第３層目配線、２３，２４配線、２
５，２６，４１層間絶縁膜、３３第１の金属膜（第
１の導電膜）、３４誘電体膜、４０残存誘電体膜、
４２バイアホール。

Claims

【特許請求の範囲】

【請求項１】下地上に第１の導電膜を堆積し、その
後、該第１の導電膜をパターニングして、第１層目配線
を形成する工程と、上記第１層目配線の形成後、第１の層間絶縁膜を堆積す
る工程と、上記第１の層間絶縁膜の堆積後、第２の導電膜、誘電体
膜を順に堆積し、その後、該誘電体膜をパターニングし
て、ＭＩＭキャパシタ形成領域に残された残存誘電体膜
を形成する工程と、上記残存誘電体膜の形成後、第３の導電膜を堆積し、そ
の後、該第３の導電膜、上記残存誘電体膜及び上記第２
の導電膜を同じマスクを用いてパターニングして、第２
層目配線、並びにＭＩＭキャパシタの上部電極、誘電体
層及び下部電極を形成する工程と、上記第２層目配線、並びに上記ＭＩＭキャパシタの上記
上部電極、上記誘電体層及び上記下部電極の形成後、第
２の層間絶縁膜を堆積する工程と、上記第２の層間絶縁膜の堆積後、第４の導電膜を堆積
し、その後、該第４の導電膜をパターニングして、第３
層目配線を形成する工程とを備え、上記ＭＩＭキャパシタの上記下部電極は上記第１層目配
線と接続するように形成され、上記ＭＩＭキャパシタの
上記上部電極は上記第３層目配線と接続するように形成
される半導体装置の製造方法。
【請求項２】第２層目配線、並びにＭＩＭキャパシタ
の上部電極、誘電体層及び下部電極の形成工程は、第３
の導電膜をエッチングするエッチング条件で該第３の導
電膜をエッチングする工程と、上記第３の導電膜のエッ
チング終了後、エッチング条件を残存誘電体膜をエッチ
ングする条件に切り替えて、誘残存誘電体膜をエッチン
グする工程と、上記残存誘電体膜のエッチング終了後、
エッチング条件を第２の導電膜をエッチングする条件に
切り替えて、該第２の導電膜をエッチングする工程とを
有することを特徴とする請求項１記載の半導体装置の製
造方法。
【請求項３】下地上に第１の導電膜、誘電体膜及び第
２の導電膜を順に堆積する工程と、上記第１の導電膜、上記誘電体膜及び上記第２の導電膜
の堆積後、上記第２の導電膜をパターニングして、ＭＩ
Ｍキャパシタの上部電極を形成する工程と、上記ＭＩＭキャパシタの上記上部電極の形成後、上記第
１の導電膜をパターニングして、第１層目配線及び上記
ＭＩＭキャパシタの下部電極を形成する工程と、上記第１層目配線及び上記ＭＩＭキャパシタの上記下部
電極の形成後、層間絶縁膜を堆積する工程と、上記層間絶縁膜の堆積後、第３の導電膜を堆積し、その
後、該第３の導電膜をパターニングして、第２層目配線
を形成する工程とを備え、上記ＭＩＭキャパシタの上記上部電極は上記第２層目配
線と接続するように形成される半導体装置の製造方法。
【請求項４】第１層目配線及びＭＩＭキャパシタの下
部電極を形成する際、第１の導電膜のパターニングに用
いたマスクを用いて誘電体膜をパターニングして、上記
ＭＩＭキャパシタの誘電体層を形成することを特徴とす
る請求項３記載の半導体装置の製造方法。
【請求項５】第１層目配線、並びにＭＩＭキャパシタ
の誘電体層及び下部電極の形成工程は、誘電体膜をエッ
チングするエッチング条件で該誘電体膜をエッチングす
る工程と、上記誘電体膜のエッチング終了後、エッチン
グ条件を第１の導電膜をエッチングする条件に切り替え
て、該第１の導電膜をエッチングする工程とを有するこ
とを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】ＭＩＭキャパシタの上部電極を形成する
際、第２の導電膜のパターニングに用いたマスクを用い
て誘電体膜をパターニングして、ＭＩＭキャパシタの誘
電体層を形成することを特徴とする請求項３記載の半導
体装置の製造方法。
【請求項７】ＭＩＭキャパシタの上部電極及び誘電体
層の形成工程は、第２の導電膜をエッチングするエッチ
ング条件で該第２の導電膜をエッチングする工程と、上
記第２の導電膜のエッチング終了後、エッチング条件を
誘電体膜をエッチングする条件に切り替えて、該誘電体
膜をエッチングする工程とを有することを特徴とする請
求項６記載の半導体装置の製造方法。
【請求項８】下地上に形成された第１層目配線と、上
記第１層目配線を覆う第１の層間絶縁膜上に形成された
第２層目配線と、上記第１の層間絶縁膜上に形成され、
下から順に下部電極、誘電体層及び上部電極を有するＭ
ＩＭキャパシタと、上記第２層目配線及び上記ＭＩＭキ
ャパシタを覆う第２の層間絶縁膜上に形成された第３層
目配線とを備え、上記ＭＩＭキャパシタの上記下部電極が上記第１層目配
線に接続し、上記ＭＩＭキャパシタの上記上部電極が上
記第３層目配線に接続し、上記下部電極に接続した上記
第１層目配線及び／又は上記上部電極に接続した上記第
３層目配線のいずれか一方が上下方向から見て上記ＭＩ
Ｍキャパシタを覆い隠す大きさである半導体装置。
【請求項９】下地上に形成された第１層目配線と、上
記下地上に形成され、下から順に下部電極、誘電体層及
び上部電極を有するＭＩＭキャパシタと、上記第１層目
配線及び上記ＭＩＭキャパシタを覆う層間絶縁膜上に形
成された第２層目配線とを備え、上記ＭＩＭキャパシタの上記上部電極が上記第２層目配
線に接続し、上記上部電極に接続した上記第２層目配線
が上下方向から見て上記ＭＩＭキャパシタを覆い隠す大
きさである半導体装置。