JPH0513587A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513587A JPH0513587A JP16146291A JP16146291A JPH0513587A JP H0513587 A JPH0513587 A JP H0513587A JP 16146291 A JP16146291 A JP 16146291A JP 16146291 A JP16146291 A JP 16146291A JP H0513587 A JPH0513587 A JP H0513587A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy film
- aluminum alloy
- metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 金属配線間の接続部の配線抵抗および接触抵
抗を低減、安定化させる。 【構成】 半導体基板上に三層構造の第１金属膜（１
２、１３、１４）を形成した後、第１金属配線のフォト
レジストパターン１５を形成し、それをマスクとして第
１金属膜を選択的にエッチングする。その上にバイアホ
ール部を被覆するフォトレジストパターン１６を形成
し、開口部の三層構造から成る第１金属配線の上部１層
目の第２のアルミニウム合金膜１４を選択的にエッチン
グし、二層目のチタン合金膜１３を露出させる。その上
に第１の絶縁膜１７を堆積し、第１の絶縁膜１７を全面
平坦化エッチングする。その後、第２の絶縁膜１８を堆
積しその上部表面全体にフォトレジストパターン１９を
形成し、第１金属配線の上部一層目の第２アルミニウム
合金膜１４の表面が露出するまで平坦化エッチングを行
なった後、第２金属配線になる第３のアルミニウム合金
膜２０を堆積させ金属配線間の接続を完成させる。
抗を低減、安定化させる。 【構成】 半導体基板上に三層構造の第１金属膜（１
２、１３、１４）を形成した後、第１金属配線のフォト
レジストパターン１５を形成し、それをマスクとして第
１金属膜を選択的にエッチングする。その上にバイアホ
ール部を被覆するフォトレジストパターン１６を形成
し、開口部の三層構造から成る第１金属配線の上部１層
目の第２のアルミニウム合金膜１４を選択的にエッチン
グし、二層目のチタン合金膜１３を露出させる。その上
に第１の絶縁膜１７を堆積し、第１の絶縁膜１７を全面
平坦化エッチングする。その後、第２の絶縁膜１８を堆
積しその上部表面全体にフォトレジストパターン１９を
形成し、第１金属配線の上部一層目の第２アルミニウム
合金膜１４の表面が露出するまで平坦化エッチングを行
なった後、第２金属配線になる第３のアルミニウム合金
膜２０を堆積させ金属配線間の接続を完成させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を多層配線す
る際に配線間の接続を精度良く行ない、配線抵抗および
接触抵抗を低減する半導体装置の製造方法に関するもの
である。
る際に配線間の接続を精度良く行ない、配線抵抗および
接触抵抗を低減する半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来、半導体装置における配線間接続は
図４（ａ）〜（ｂ）に示されるように層間膜にバイアホ
ールを形成することにより行なわれている。
図４（ａ）〜（ｂ）に示されるように層間膜にバイアホ
ールを形成することにより行なわれている。
【０００３】まず、図４（ａ）に示すように半導体基板
上の絶縁膜１上に形成された第１金属膜２上に膜厚約２
μｍのフォトレジストパターン３を形成し、塩素系ガス
等を用いて第１金属配膜２を選択的にエッチングし、図
４（ｂ）に示すようにパターン形成する。その後図４
（ｃ）に示すように再び絶縁膜４を約５００〜１０００
ｎｍ堆積させる。つづいて、図４（ｄ）に示すように絶
縁膜４上にフォトレジストパターン５を形成し、これを
マスクとして絶縁膜４をエッチングし図４（ｅ）に示す
ようにバイアホール６を形成する。フォトレジストパタ
ーン５を除去した後、図４（ｆ）に示すように第２金属
膜７を約１μｍ堆積し第１金属配線２との接続を形成す
る。その後、第２金属膜７上にフォトレジストパターン
８を図４（ｇ）に示すように形成し、これをマスクとし
て塩素系ガス等を用いてエッチングを行ない図４（ｈ）
に示すように第２金属配線７をパターン形成する。
上の絶縁膜１上に形成された第１金属膜２上に膜厚約２
μｍのフォトレジストパターン３を形成し、塩素系ガス
等を用いて第１金属配膜２を選択的にエッチングし、図
４（ｂ）に示すようにパターン形成する。その後図４
（ｃ）に示すように再び絶縁膜４を約５００〜１０００
ｎｍ堆積させる。つづいて、図４（ｄ）に示すように絶
縁膜４上にフォトレジストパターン５を形成し、これを
マスクとして絶縁膜４をエッチングし図４（ｅ）に示す
ようにバイアホール６を形成する。フォトレジストパタ
ーン５を除去した後、図４（ｆ）に示すように第２金属
膜７を約１μｍ堆積し第１金属配線２との接続を形成す
る。その後、第２金属膜７上にフォトレジストパターン
８を図４（ｇ）に示すように形成し、これをマスクとし
て塩素系ガス等を用いてエッチングを行ない図４（ｈ）
に示すように第２金属配線７をパターン形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では層間膜中のバイアホール６の大きさによ
り、第２金属膜７の堆積形状が微妙に変化し接触状態が
安定化しないこと、バイアホール６の底部に薄い絶縁膜
が残り、配線間の接続が妨げられること等の課題があっ
た。
来の方法では層間膜中のバイアホール６の大きさによ
り、第２金属膜７の堆積形状が微妙に変化し接触状態が
安定化しないこと、バイアホール６の底部に薄い絶縁膜
が残り、配線間の接続が妨げられること等の課題があっ
た。
【０００５】本発明は上記従来の課題を解決するもの
で、多層配線間の微細な接続を可能にする半導体装置の
製造方法を提供することを目的とする。
で、多層配線間の微細な接続を可能にする半導体装置の
製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、所定の処理を施し
た半導体基板上にバリアメタル膜を含む少なくとも三層
構造の第１金属配線をパターン形成する工程と、その第
１金属配線を構成する最上層の金属膜を選択的にエッチ
ングし、第２金属配線との接続部となる最上層金属膜凸
部を形成する工程と、その凸部を含で半導体基板上に第
１の絶縁膜を形成する工程と、その第１の絶縁膜上部か
ら前面平坦化エッチングする工程と、その薄くなった第
１の絶縁膜上に第２の絶縁膜を形成する工程と、その絶
縁膜上にフォトレジスト膜を形成する工程と、そのフォ
トレジスト膜、前記第１、第２の絶縁膜を順次平坦化エ
ッチングし、上記第１金属配線の最上層金属膜凸部表面
を露出させる工程とを少なくとも有する構成よりなる。
に本発明の半導体装置の製造方法は、所定の処理を施し
た半導体基板上にバリアメタル膜を含む少なくとも三層
構造の第１金属配線をパターン形成する工程と、その第
１金属配線を構成する最上層の金属膜を選択的にエッチ
ングし、第２金属配線との接続部となる最上層金属膜凸
部を形成する工程と、その凸部を含で半導体基板上に第
１の絶縁膜を形成する工程と、その第１の絶縁膜上部か
ら前面平坦化エッチングする工程と、その薄くなった第
１の絶縁膜上に第２の絶縁膜を形成する工程と、その絶
縁膜上にフォトレジスト膜を形成する工程と、そのフォ
トレジスト膜、前記第１、第２の絶縁膜を順次平坦化エ
ッチングし、上記第１金属配線の最上層金属膜凸部表面
を露出させる工程とを少なくとも有する構成よりなる。
【０００７】
【作用】本発明は上記した構成より、層間絶縁膜中にバ
イアホールを開ける必要がなくなり、第２の金属配線形
成時の堆積形状等の影響がなくなり配線抵抗および接触
抵抗の低減、安定化につながる。
イアホールを開ける必要がなくなり、第２の金属配線形
成時の堆積形状等の影響がなくなり配線抵抗および接触
抵抗の低減、安定化につながる。
【０００８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【０００９】図１、図２、図３は本発明の一実施例にお
ける半導体装置の工程別断面図を示すものである。ま
ず、図１（ａ）に示すように半導体基板上の絶縁膜１１
上に例えば、第１のアルミニウム合金膜１２（約２００
〜５００ｎｍ）、チタン合金膜１３（約１０〜１００ｎ
ｍ）、第２のアルミニウム合金膜１４（約２００〜５０
０ｎｍ）の三層構造からなる第１金属配線を堆積したの
ち、フォトレジストパターン１５を形成する。
ける半導体装置の工程別断面図を示すものである。ま
ず、図１（ａ）に示すように半導体基板上の絶縁膜１１
上に例えば、第１のアルミニウム合金膜１２（約２００
〜５００ｎｍ）、チタン合金膜１３（約１０〜１００ｎ
ｍ）、第２のアルミニウム合金膜１４（約２００〜５０
０ｎｍ）の三層構造からなる第１金属配線を堆積したの
ち、フォトレジストパターン１５を形成する。
【００１０】その後、塩素系ガス等を用いて第１のアル
ミニウム合金膜１２、チタン合金膜１３、第２のアルミ
ニウム合金膜１４からなる第１金属膜をエッチングし、
図（ｂ）に示すように第１金属配線パターンを作成す
る。そして図１（ｃ）に示すようにバイアホール部を被
覆するフォトレジストパターン１６を形成する。次に、
フォトレジストパターン１６をマスクとして、再び塩素
系ガス等を用いて図（ｄ）に示すように第２のアルミニ
ウム合金膜１４のみをチタン合金膜１３の表面が露出す
るまで選択的にエッチングし、二層配線間の接続部とな
る第２のアルミニウム合金膜１４の凸部を形成する。次
に、フォトレジストパターンを除去し、図２（ａ）に示
すように第１の絶縁膜１７を約１μｍ堆積させる。続い
て、マグネトロンエッチ法を用いて第１の絶縁膜１７の
平坦部膜厚が約３００ｎｍになるまで第１の絶縁膜１７
を全面エッチングし、図２（ｂ）に示すように第２の絶
縁膜１８を約５００ｎｍ堆積する。次に、図２（ｄ）に
示すように第２の絶縁膜１８上全面にフォトレジストパ
ターン１９を形成する。この状態で、反応性イオンエッ
チングを用いて、図３（ａ）に示すように第２のアルミ
ニウム合金膜１４凸部の表面が露出するまでフォトレジ
ストパターン１９と共に平坦化エッチングを行い、第２
金属配線と接続する第２のアルミニウム合金膜１４凸部
表面が露出した構造を得る。
ミニウム合金膜１２、チタン合金膜１３、第２のアルミ
ニウム合金膜１４からなる第１金属膜をエッチングし、
図（ｂ）に示すように第１金属配線パターンを作成す
る。そして図１（ｃ）に示すようにバイアホール部を被
覆するフォトレジストパターン１６を形成する。次に、
フォトレジストパターン１６をマスクとして、再び塩素
系ガス等を用いて図（ｄ）に示すように第２のアルミニ
ウム合金膜１４のみをチタン合金膜１３の表面が露出す
るまで選択的にエッチングし、二層配線間の接続部とな
る第２のアルミニウム合金膜１４の凸部を形成する。次
に、フォトレジストパターンを除去し、図２（ａ）に示
すように第１の絶縁膜１７を約１μｍ堆積させる。続い
て、マグネトロンエッチ法を用いて第１の絶縁膜１７の
平坦部膜厚が約３００ｎｍになるまで第１の絶縁膜１７
を全面エッチングし、図２（ｂ）に示すように第２の絶
縁膜１８を約５００ｎｍ堆積する。次に、図２（ｄ）に
示すように第２の絶縁膜１８上全面にフォトレジストパ
ターン１９を形成する。この状態で、反応性イオンエッ
チングを用いて、図３（ａ）に示すように第２のアルミ
ニウム合金膜１４凸部の表面が露出するまでフォトレジ
ストパターン１９と共に平坦化エッチングを行い、第２
金属配線と接続する第２のアルミニウム合金膜１４凸部
表面が露出した構造を得る。
【００１１】その後、図３（ｂ）に示すように第２金属
配線、例えば第３のアルミニウム合金膜２０を約１μｍ
の膜厚で堆積する。つぎに図３（ｃ）に示すようにフォ
トレジストパターン２１を形成し図３（ｄ）に示すによ
うに第３アルミニウム合金膜２０を反応性イオンエッチ
ングによって選択的にエッチングすることで、二層金属
配線を完成させる。
配線、例えば第３のアルミニウム合金膜２０を約１μｍ
の膜厚で堆積する。つぎに図３（ｃ）に示すようにフォ
トレジストパターン２１を形成し図３（ｄ）に示すによ
うに第３アルミニウム合金膜２０を反応性イオンエッチ
ングによって選択的にエッチングすることで、二層金属
配線を完成させる。
【００１２】以上のように本実施例によれば、第１金属
配線を三層構造にし三層構造の上部一層目の金属を形成
する際に接続部を残すことにより、接続状態の改善、配
線抵抗および接触抵抗の低減、安定化を図ることができ
る。
配線を三層構造にし三層構造の上部一層目の金属を形成
する際に接続部を残すことにより、接続状態の改善、配
線抵抗および接触抵抗の低減、安定化を図ることができ
る。
【００１３】なお、上記実施例では第１金属配線を第１
のアルミニウム合金膜に、チタン合金膜１３からなるバ
リアメタル膜、第２のアルミニウム合金膜１４の三層構
造としたが、第１のバリアメタル合金膜、第１のアルミ
ニウム合金膜、第２のバリアメタル合金膜、第２のアル
ミニウム合金膜の四層構造にしてもよく、本実施例で
は、バリアメタル膜として、チタン合金膜を用いたが、
タングステン合金膜あるいはモリブデン合金膜を用いて
もよい。
のアルミニウム合金膜に、チタン合金膜１３からなるバ
リアメタル膜、第２のアルミニウム合金膜１４の三層構
造としたが、第１のバリアメタル合金膜、第１のアルミ
ニウム合金膜、第２のバリアメタル合金膜、第２のアル
ミニウム合金膜の四層構造にしてもよく、本実施例で
は、バリアメタル膜として、チタン合金膜を用いたが、
タングステン合金膜あるいはモリブデン合金膜を用いて
もよい。
【００１４】
【発明の効果】以上のように本発明は、所定の処理を施
した半導体基板上にバリアメタル膜を含む少なくとも三
層構造の第１金属配線をパターン形成する工程と、その
第１金属配線を構成する最上層の金属膜を選択的にエッ
チングし、第２金属配線との接続部となる最上層金属膜
凸部を形成する工程と、その凸部を含で半導体基板上に
第１の絶縁膜を形成する工程と、その第１の絶縁膜上部
から全面平坦化エッチングする工程と、その薄くなった
第１の絶縁膜上に第２の絶縁膜を形成する工程と、その
絶縁膜上にフォトレジスト膜を形成する工程と、そのフ
ォトレジスト膜、前記第１、第２の絶縁膜を順次平坦化
エッチングし、上記第１金属配線の最上層金属膜凸部表
面を露出させる工程とを少なくとも有する構成よりなる
ので二層配線間の平坦化と接続状態の改善、配線抵抗お
よび接触抵抗の低減、安定化を再現性良く可能にする優
れた半導体装置の製造方法を提供できる。
した半導体基板上にバリアメタル膜を含む少なくとも三
層構造の第１金属配線をパターン形成する工程と、その
第１金属配線を構成する最上層の金属膜を選択的にエッ
チングし、第２金属配線との接続部となる最上層金属膜
凸部を形成する工程と、その凸部を含で半導体基板上に
第１の絶縁膜を形成する工程と、その第１の絶縁膜上部
から全面平坦化エッチングする工程と、その薄くなった
第１の絶縁膜上に第２の絶縁膜を形成する工程と、その
絶縁膜上にフォトレジスト膜を形成する工程と、そのフ
ォトレジスト膜、前記第１、第２の絶縁膜を順次平坦化
エッチングし、上記第１金属配線の最上層金属膜凸部表
面を露出させる工程とを少なくとも有する構成よりなる
ので二層配線間の平坦化と接続状態の改善、配線抵抗お
よび接触抵抗の低減、安定化を再現性良く可能にする優
れた半導体装置の製造方法を提供できる。
【図１】本発明による半導体装置の製造方法の一実施例
を示す第１工程の断面図および平面図
を示す第１工程の断面図および平面図
【図２】図１に続く第２工程の断面図および平面図
【図３】図２に続く第３工程の断面図および平面図
【図４】従来の半導体装置の製造方法を示す工程断面図
および平面図
および平面図
１１ 絶縁膜 １２ 第１のアルミニウム合金膜 １３ チタン合金膜（バリアメタル合金膜） １４ 第２のアルミニウム合金膜 １５ フォトレジストパターン １６ フォトレジストパターン １７ 第１の絶縁膜 １８ 第２の絶縁膜 １９ フォトレジストパターン ２０ 第３のアルミニウム合金膜 ２１ フォトレジストパターン
Claims (1)
- 【特許請求の範囲】 【請求項１】 所定の処理を施した半導体基板上にバリ
アメタル膜を含む少なくとも三層構造の第１金属配線を
パターン形成する工程と、その第１金属配線を構成する
最上層の金属膜を選択的にエッチングし、第２金属配線
との接続部となる最上層金属膜凸部を形成する工程と、
その凸部を含む前記半導体基板上に第１の絶縁膜を形成
する工程と、その第１の絶縁膜上部から全面平坦化エッ
チングする工程と、その薄くなった第１の絶縁膜上に第
２の絶縁膜を形成する工程と、その絶縁膜上にフォトレ
ジスト膜を形成する工程と、そのフォトレジスト膜、前
記第１、第２の絶縁膜を順次平坦化エッチングし、前記
第１金属配線の最上層金属膜凸部表面を露出させる工程
とを少なくとも有することを特徴とする半導体装置の製
造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16146291A JPH0513587A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16146291A JPH0513587A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513587A true JPH0513587A (ja) | 1993-01-22 |
Family
ID=15735567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16146291A Pending JPH0513587A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513587A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231340A (ja) * | 1984-04-27 | 1985-11-16 | Sony Corp | 半導体装置の製法 |
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6329549A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 多層配線構造 |
-
1991
- 1991-07-02 JP JP16146291A patent/JPH0513587A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231340A (ja) * | 1984-04-27 | 1985-11-16 | Sony Corp | 半導体装置の製法 |
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6329549A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 多層配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233242A (ja) | Ｉｃステージの製造方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH0513587A (ja) | 半導体装置の製造方法 | |
| JP2002217373A (ja) | 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置 | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPS62264642A (ja) | スル−ホ−ルの形成方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH0621238A (ja) | 半導体装置とその製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH0319225A (ja) | 多層配線の形成方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH09186233A (ja) | 半導体装置の製造方法 | |
| JPH03291936A (ja) | 半導体装置の製造方法 |