JPH0621238A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、多層配線を有する半導体装置にお
いて、１層目配線の段差が大きく、その後のスルーホー
ル形成、２層目配線形成などで微細化が困難である点を
解消することを目的とするものである。 【構成】 本発明は、半導体基板１上に埋込みコンタク
ト３ａを形成し、その上に第１層間絶縁膜４を形成して
それに前記埋込みコンタクト３ａ上にテーパー状の溝を
形成し、その溝に１層目配線６ｂを埋込んで上面を平坦
化した後、２層目配線１０の形成を行うようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の特に多層
配線の構造及びその製造方法に関するものである。

【０００２】

【従来の技術】従来の多層配線の構造及びその製造方法
を図３ないし４に示し、以下順を追って説明する。

【０００３】まず半導体基板１に拡散層１７が形成され
ているものとする。その上に絶縁膜２を形成し、所定位
置に配線層と接続するため接続孔（コンタクト孔）２ａ
を形成し、そのコンタクト孔２ａをたとえばタングステ
ン層３で埋める（図３（ａ））。次に、全面を公知のＲ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）ド
ライエッチング装置でエッチングし、埋込みタングステ
ン層３ａを得る（以下拡散層１７の表示は省略する）。

【０００４】次に、コンタクト特性を良好にするために
密着層６ａを形成する。例えばＴｉＮ層である。次に、
１層目メタル配線金属６を形成し（たとえばＡｌ・Ｓｉ
・Ｃｕ合金）、次に再度ホトリソ（ホトリソグラフィ）
対策のために反射率防止膜１１を形成する。例えばＴｉ
Ｎ層である（図３（ａ））。

【０００５】次に、公知のホトリソ技術でパターニング
し、レジストパターン１２を得る（図３（ｃ））。次
に、公知のＲＩＥドライエッチングでＴｉＮ−Ａｌ・Ｓ
ｉ・Ｃｕ−ＴｉＮ層（６ａ，６，１１）をエッチング
し、配線パターン１２ａを得る（図３（ｄ））。

【０００６】次に多層配線工程に入るが、段差軽減策と
してスピンオングラス１３を塗布法で形成する（図３
（ｅ））。

【０００７】次に、層間ＣＶＤ（化学的気相成長）膜１
４を公知の低温ＣＶＤ法にて形成する（図４（ｆ））。
その後、スルーホール孔１４ａを形成すべく、パターニ
ング１５を行ない、公知のドライエッチングでエッチン
グする（図４（ｇ））。

【０００８】次に２層目配線１６を公知の蒸着、ホトリ
ソ、エッチング技術にて形成する（図４（ｈ））。

【０００９】

【発明が解決しようとする課題】しかしながら、以上述
べた方法は、１層目配線の段差が大きく、その後のスル
ーホール開孔、２層目配線形成時に微細なホトリソが不
可能であり、微細化ができない。またＴｉＮ−Ａｌ・Ｓ
ｉ・Ｃｕ−ＴｉＮと蒸着形成するため、特に膜のパーテ
ィクルが多く発生し、その後のパターン欠陥につながる
等の問題点があり集積回路の歩留りを落としていた。

【００１０】本発明は、以上述べた微細加工への対応と
パーティクル低減策を目的として、１層目配線を埋め込
みとし、全面エッチバックしてパーティクルを除去し、
平坦化された所で微細なスルーホールを形成し、かつ微
細な２層目配線が得られる様にしたものである。従って
スピンオングラスの形成も必要なくなる。公知のように
スピンオングラスもパーティクルが多く、これにも効果
が発揮できるものである。

【００１１】

【課題を解決するための手段】前記目的達成のため本発
明は、埋込みコンタクトを形成した後、１層目メタル配
線を形成する前に、層間絶縁膜を形成し、その後、１層
目メタル配線となるべき領域を公知のホト（ホトリソグ
ラフィ）／エッチ（エッチング）技術で開孔し、その後
１層目配線金属を前記開孔部に埋込よう形成して、エッ
チバック技術により全面エッチし１層目を平坦化し、平
坦化のあと微細スルーホール及び２層目配線を形成する
ようにしたものである。

【００１２】

【作用】前述したように本発明は、１層目配線を埋込方
式としたので、ストレスマイグレーションに強くなり、
平坦化ができ微細パターン形成が可能となる。さらに、
１層目配線形成時のホトリソ対策用反射防止膜および段
差軽減対策のスピンオングラス膜が不要となる上１層目
配線をエッチバック方式にて形成するため、パーティク
ルに強い等の効果が生じる。

【００１３】

【実施例】図１ないし２は本発明の実施例を示す断面図
であり、以下順を追って説明する。

【００１４】まずコンタクト孔２ａにタングステン３を
埋込む（３ａ）迄は従来法（図３（ａ）（ｂ））と同様
に形成する（図１（ａ）、（ｂ））。

【００１５】次に、第１の層間絶縁膜となる膜４（本実
施例はＣＶＤＳｉＯ₂ 膜）を形成する（図１（ｃ））。
本実施例の膜厚は８０００Åとした。次に、配線層とな
るべき所のパターニングを公知のホトリソ技術でパター
ニングをし、レジストパターン５を得る（図１
（ｄ））。第１層間絶縁膜４が平坦化されているので配
線幅は微細化が可能である。本実施例は１μｍ配線をね
らい、開孔径は０．８μｍとした。次の蒸着による配線
形成の容易さをねらい、まずウェットエッチで４０００
Å程度エッチングし、その後ドライエッチングで残りを
エッチングした。こうすることにより、テーパーエッチ
５ａ（ワイングラスエッチ）が得られ、蒸着時の埋め込
みが容易になる（図１（ｅ））。

【００１６】次に密着層ＴｉＮ６ａを形成し（１５００
Å程度）、Ａｌ−Ｓｉ−Ｃｕ層６を８０００Å蒸着す
る。次に、平坦化のためレジスト７を塗布する（図２
（ｆ））。

【００１７】次に全面エッチバック技術で全面エッチし
１層目埋込み配線６ｂを形成する（図２（ｇ））。これ
により、埋込み配線以外のパーティクルが除去され、か
つメタル配線ホトリソがないため蒸着によるパーティク
ルでのパターン崩れは回避できる。またメタルホトリソ
が必要ないため、反射防止膜たとえばＴｉＮ膜などは必
要なくなるのである。また、下部・サイド部をＴｉＮ６
ａで覆っているため、ストレスマイグレーションも強く
なる。

【００１８】次に１層目、２層目配線間の第２の層間絶
縁膜８（本実施例は３０００ÅのＣＶＤＳｉＯ₂ 膜）を
形成し、次に公知のホトリソ技術でスルーホール孔９ａ
を形成し、レジストパターン９を得る（図２（ｈ））。
本実施例のスルーホール孔径は０．５μｍとした。

【００１９】次に、公知のドライエッチング技術でスル
ーホール孔９ａを形成し、２層目配線１０を形成する
（図２（ｉ））。本実施例の２層目の厚さは１２００Å
とした。

【００２０】なお、多層配線において、本実施例の方法
は第１層配線のみならず第２層配線以上の層についても
適用可能である。また、ＴｉＮはこれにこだわらずに高
融点金属であれば可能であり、第１層目配線材料もＡｌ
系であれば他の材料でもよいことは明らかである。

【００２１】また、第１層配線については、本実施例は
スパッタ蒸着法としたが、これはＣＶＤ法でも可能であ
り、特に埋込み特性の良いＣＶＤ法の方が期待できる。

【００２２】

【発明の効果】以上詳細に説明したように本発明によれ
ば、１層目配線を埋込方式としたため、ストレスマイグ
レーションに強くなり、平坦化ができ微細パターン形成
が可能となる。さらに、１層目配線形成時のホトリソ対
策用反射防止膜および段差軽減対策のスピンオングラス
膜が不要となる上、１層目配線をエッチバック方式にて
形成するため、パーティクルに強い等の効果が期待でき
る。

【図面の簡単な説明】

【図１】本発明の実施例（その１）

【図２】本発明の実施例（その２）

【図３】従来例（その１）

【図４】従来例（その２）

【符号の説明】

２ａ コンタクト孔 ３，３ａ タングステン層 ４ 第１層間絶縁膜 ５，９ レジストパターン ６ａ 密着層 ６ｂ １層目配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に設けられている埋込みコ
   ンタクトと、 該埋込みコンタクト上に溝を有する絶縁膜が設けられて
   おり、該溝を埋込むよう配線層が設けられていることを
   特徴とする半導体装置。
2. 【請求項２】 （ａ）半導体基板上に、絶縁膜を形成
   し、該絶縁膜の所定位置にコンタクト孔を開孔し、該コ
   ンタクト孔に導電材を埋込む工程、 （ｂ）前記構造の上に、層間絶縁膜を形成し、該層間絶
   縁膜の前記コンタクト孔上の位置に溝を形成する工程、 （ｃ）前記溝に配線金属を埋込み、全面を平坦化する工
   程、 以上の工程を含むことを特徴とする半導体装置の製造方
   法。
3. 【請求項３】 前記溝の形状をテーパー状とすることを
   特徴とする請求項１記載の半導体装置の製造方法。