JP2535908B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2535908B2
JP2535908B2 JP62124665A JP12466587A JP2535908B2 JP 2535908 B2 JP2535908 B2 JP 2535908B2 JP 62124665 A JP62124665 A JP 62124665A JP 12466587 A JP12466587 A JP 12466587A JP 2535908 B2 JP2535908 B2 JP 2535908B2
Authority
JP
Japan
Prior art keywords
layer
wiring layer
spin coating
coating film
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62124665A
Other languages
English (en)
Other versions
JPS63289836A (ja
Inventor
宏紀 保積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62124665A priority Critical patent/JP2535908B2/ja
Publication of JPS63289836A publication Critical patent/JPS63289836A/ja
Application granted granted Critical
Publication of JP2535908B2 publication Critical patent/JP2535908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は多層配線を行う半導体装置の製造方法に関
し、特にその各層の間における平坦化を実現する半導体
装置の製造方法に関する。
B.発明の概要 本発明は、下地層にコンタクトホールを介して接続す
る第1の配線層の平坦化を実現する半導体装置の製造方
法において、その第1の配線層の表面を平坦化してから
パターニングを行い、さらにその第1の配線層の表面お
よび上記第1の絶縁層の表面の平坦化を行うことによ
り、コンタクトホール部等での凹部を確実に埋め込ん
で、より高度な表面の平坦化を図るものである。
C.従来の技術 半導体装置の高集積化,高速化に伴い、金属配線の多
層配線技術はますます重要になってきている。そして、
配線パターンの微細化に従って、段差のアスペクト比も
増大し、段切れ防止やエレクトロマイグレーション耐性
等の点から、多層配線技術では、その平坦化が要求され
ている。
ここで、従来の半導体装置の製造技術における平坦化
技術の一例(スピンコート法)について、第2図a〜
第2図cを参照しながら説明する。なお、この従来例
は、第2層目のアルミ配線層の平坦化を図るためのもの
である。
(a) まず、第2図aに示すように、基体(半導体基
板若しくは各層を意味する。)20上にパターニングされ
た第1層目のアルミ配線層21が形成されており、その上
に被覆された層間絶縁膜22の上記第1層目のアルミ配線
層21上部が開口されてコンタクトホール23が形成されて
いる。そして、この層間絶縁膜22上には、全面に第2層
目のアルミ配線層24が形成され、パターニングによっ
て、このコンタクトホール23内に被着した第2層目のア
ルミ配線層24aが凹部30を有したパターンに形成され、
上記層間絶縁膜22上には、引き回される配線部分の断面
形状を有したアルミ配線層24bが所定のパターンに形成
される。そして、全面にはPSG(リンシリケートガラ
ス)層25が薄く形成される。
(b) 次に、第2図bに示すように、上記PSG層25上
の全面に回転塗布膜(SOG;スピン・オン・ガラス)26を
スピンコーターを用いて形成する。この回転塗布膜26
は、粘性を有した流動体であり、その一部は上記コンタ
クトホール23に形成された第2層目のアルミ配線層24a
の凹部や、配線同士の間の空間部分に流れ込む。
(c) このような回転塗布膜26の形成後、第2図cに
示すように、全面がエッチバックされ、その平坦化が行
われる。
また、他の多層配線の平坦化を図る手法としては、従
来より、CVD膜形成後、エッチバックによりサンドウ
オール形成、次に再びCVD膜形成を行う方法,プラズ
マナイトライドを用いる方法等があり、さらにバイア
ススパッタ法,バイアスCVD法,ビアホールへの高
融点金属の埋め込み技術等が知られている。
D.発明が解決しようとする問題点 半導体装置の製造技術においては、前述の通り微細化
が進められ、また、多層配線の要求も強くなってきてい
る。そして、特に3層以上の金属配線を形成する場合
に、最も技術的な課題を有しているのが、アルミ配線層
のカバレージの悪いコンタクトホール23(ビアホール)
部分である。
すなわち、半導体装置のパターンルールの微細化を図
った場合には、コンタクトホール23のアスペクト比が高
くなり、Al配線層形成時のシャドウ効果等により、例え
ば、第2図bに示すアルミ配線層24aの凹部30は非常に
狭いものとなる。そして、その結果、凹部30への回転塗
布膜26の充填は困難となり、その後の層間絶縁膜の形成
時に例えばクラック発生等の悪影響を与えていた。
また、第2層目のアルミ配線層24は、コンタクトホー
ル23のところだけではなく層間絶縁膜22上にも形成され
るが、第2層目のアルミ配線層24aの上部の回転塗布膜2
6の膜厚と、第2層目のアルミ配線層24bの上部の回転塗
布膜26の膜厚を比較してみると、コンタクトホール23の
ところに形成される第2層目のアルミ配線層24aでは、
上記凹部30への回転塗布膜26の流入によりその回転塗布
膜26の膜厚が薄くなり、逆に第2層目のアルミ配線層24
bの上部の回転塗布膜26の膜厚は厚くなる。そして、エ
ッチバックによっても、その膜厚差が配線上に残ること
になり、例えば広いパット部上では、それが信頼性の問
題につながる。
そこで、上述の問題点に鑑み、本発明は、コンタクト
ホール部等での凹部を確実に埋め込んで、より高度な表
面の平坦化を図る半導体装置の製造方法を提供すること
を目的とする。
E.問題点を解決するための手段 本発明は、第1の絶縁層に形成されたコンタクトホー
ルを介して下地層と接続される第1の配線層を全面に形
成する工程と、上記第1の配線層の表面を平坦化する工
程と、上記第1の配線層をパターニングする工程と、上
記第1の配線層の表面及び上記第1の絶縁層の表面を平
坦化する工程とを有する半導体装置の製造方法により上
述の問題点を解決する。
F.作用 平坦化の手段として、前述の回転塗布膜を用いる場
合、その回転塗布膜は、下地の形状に依存してその流動
性が得られる性質を有する。すなわち、滑らかな面で塗
布する方が回転塗布膜の流動性が高い。そこで、本発明
は、第1の配線層のパターニングの以前に、まず、平坦
化を図り、回転塗布膜の流動性の高い状態で凹部を充填
し且つ均一な膜厚を実現する。そして、次にパターニン
グを施すことで、第1の配線層に対する高度な平坦化を
図ることができることになる。
G.実施例 本発明の好適な実施例を図面を参照しながら説明す
る。
本発明の実施例は、平坦化の手段に回転塗布膜を用い
たものであって、3層のアルミ配線層を形成するもので
ある。以下、本実施例をその製造工程に従って第1図a
〜第1図dを参照しながら説明する。
(a) まず、第1図aに示すように、基体(半導体基
板若しくは各層を意味する。)1上に下地層としてのパ
ターニングされた第1層目のアルミ配線層2が形成さ
れ、その上に第1の絶縁膜である層間絶縁膜3が被覆さ
れる。この層間絶縁膜3の上記第1層目のアルミ配線層
2上部は開口されてコンタクトホール4が形成される。
そして、この層間絶縁膜3上には、全面に第1の配線層
としての第2層目のアルミ配線層5が形成される。この
第2層目のアルミ配線層5の形状は、上記コンタクトホ
ール4のところでは凹部10を有しているが、上記層間絶
縁膜3上ではリフロー他各種層間平滑化手法によった該
層間絶縁膜3の表面に沿って略滑らかな表面を有してい
る。例えばコンタクトホール4の径を1.2μmとした時
では、上記凹部10の底部の寸法は0.6μm,上記凹部10の
側壁の深さの寸法は1.2μm程度のものとなる。
次に、このような第2層目のアルミ配線層5の表面に
は、CVD法によって全面に薄くPSG層6が形成される。PS
G層6は、第2層目のアルミ配線層5の形状を反映し、
層間絶縁膜3上の第2層目のアルミ配線層5の表面にも
該表面に沿って滑らかな表面を有するものとされる。
そして、このPSG層6の形成後、所要のスピンコータ
ーを使用して回転塗布膜7が塗布形成される。このと
き、この回転塗布膜7が形成されるのは、未だパターニ
ングされていない第2層目のアルミ配線層5およびPSG
層6の上部である。したがって、所定の粘性や流動性を
有してなる回転塗布膜7は、略滑らかな表面を有するPS
G層6上を流れて行く。このため凹部10の内部にも高い
流動性から確実に当該回転塗布膜7の一部が充填されて
行き、従来の如く凹部が充填しきれないという問題は解
決される。また、回転塗布膜7の下部層は未だパターニ
ングされていないことから、当該回転塗布膜7は均一に
形成され、膜厚のばらつき等を防止して、その表面は良
好なものとなる。
(b) 次に、回転塗布膜7を形成したところで、全面
をエッチバックする。このエッチバックはRIE法によっ
て行うことができる。また、RIE法に限定されず、ウェ
トエッチングを行うようにしても良い。このエッチバッ
クによって、上記回転塗布膜7や上記PSG膜6は除去さ
れるが、上記第2層目のアルミ配線層5の凹部10に充填
された回転塗布膜7は残存する。すなわち、コンタクト
ホール4での第2層目のアルミ配線層5の凹部10は埋め
込まれ、そのコンタクトホール4の領域での第2層目の
アルミ配線層5の表面は略平坦とされる。
次に、第1図bに示すように、エッチバックされて略
平坦化された第2層目のアルミ配線層5,回転塗布膜7お
よびPSG膜6の全面にフォトレジスト層8を形成し、所
定のフォトリソグラフィ技術を用いて、当該フォトレジ
スト層8をマスクとした第2層目のアルミ配線層5のパ
ターニングを行う。この時、エッチバックによりフォト
レジスト層8の下地が平坦化されているため、フォトレ
ジスト層8の形成およびそのパターニングに便宜であ
る。そして、第2層目のアルミ配線層5の上部に回転塗
布膜7やPSG膜6が残存していれば、これら各膜が反射
防止膜として機能し、さらにフォトレジスト層8の寸法
精度は向上することになる。第2層目のアルミ配線層5
のパターニングは、例えばRIE法によって行われ、所定
の第2層目のアルミ配線層5の配線パターンが形成され
ることになる。また、第2層のアルミ配線層5が除去さ
れた領域では、第1の絶縁膜である層間絶縁膜3の表面
が露出することになる。
(c) 第2層目のアルミ配線層5のパターニングの
後、第1図cに示すように、上記フォトレジスト層8が
除去され、CVD法によりPSG膜11を被着形成する。そし
て、このPSG膜11の形成後、上記第1の配線層である第
2層目のアルミ配線層5の表面および上記第1の絶縁層
である層間絶縁膜3の表面を平坦化するために、全面に
再び回転塗布膜12を形成する。アルミ配線層のパターニ
ングを行った後では、十分な回転塗布膜の流動性を得る
ことができず、従来は狭い凹部への回転塗布膜の充填が
困難であり、また、流れこみによる薄膜化等の問題があ
った。しかしながら、本実施例の半導体装置の製造方法
においては、既に第2層目のアルミ配線層5の凹部10は
埋め込まれており、凹部への充填は不要であり、また、
コンタクトホール4の近傍の回転塗布膜12が凹部への流
れこみによって薄くなる弊害もない。したがって、確実
な平坦化を行うことができる。
なお、この工程で使用する回転塗布膜12は、配線の密
度や段差の高さ等によって最適化を図ることができ、コ
ンタクトホール4のところでの多層配線の課題を解決す
ることになる。
(d) このような回転塗布膜12の形成後、第1図dに
示すように、全面をエッチバックする。このとき、回転
塗布膜12によって、高度な平坦化がなされていることか
ら、エッチバックによって平坦な表面を得ることができ
る。そして、第2の層間絶縁膜13を全面に形成する。こ
の第2の層間絶縁膜13は、例えばCVD法により形成され
るPSG膜である。そして、この第2の層間絶縁膜13にコ
ンタクトホールを形成し、第3層目のアルミ配線層14を
全面に形成し、これをパターニングして所定の配線パタ
ーンを得る。このとき、第3層目のアルミ配線層14は、
上述のような工程によって、第2層目のアルミ配線層5
の凹部10が回転塗布膜7で確実に充填され、且つ回転塗
布膜12によってもパターニングされた第2層目のアルミ
配線層5の間の領域が埋め込まれているため、段切れ等
もなく確実な接続を行うことになる。
以上の工程によって、本実施例の半導体装置の製造方
法は行われ、本実施例の半導体装置の製造方法を用いる
ことで、まず、コンタクトホール部の第2層目のアルミ
配線層5の凹部10は、回転塗布膜7で確実に充填され
る。このため多層配線を施した場合であっても、段切れ
等の問題はなく、確実な多層配線がなされることにな
る。
また、回転塗布膜7の形成時の下地の形状から確実に
アルミ配線層5の凹部10が充填され、このときその周辺
の回転塗布膜7の凹部10への流入は抑えられる。したが
って、第2層目のアルミ配線層5上の回転塗布膜7は全
面に亘って均一なものとなり、高度な平坦化を実現でき
る。
さらに、平坦化のための回転塗布膜は2度形成され、
配線ルールや集積度等に応じて、それぞれ制御すること
で、平坦化をさらに進めることができる。
また、回転塗布膜7のエッチバック後に残存する回転
塗布膜7等は、フォトレジスト層8の形成時の反射防止
膜となり、フォトレジスト層8を精度良く形成すること
が実現できる。さらに、平坦化によって、フォトレジス
ト層8の塗りむら等も有効に防止されることになる。
なお、上述の実施例においては、第3層目のアルミ配
線層14までを説明したが、これに限定されず、さらに多
く層を積層する場合にも本実施例を適用することができ
る。また、配線層はアルミ配線層に限定されず、他の金
属配線や半導体層等の材料であっても良いことは勿論で
ある。
H.発明の効果 本発明の半導体装置の製造方法は、上述のように、第
1の配線層のパターニングの以前に回転塗布膜等の平坦
化処理で凹部を充填するため、容易に高度な平坦化を実
現することができる。
【図面の簡単な説明】
第1図a〜第1図dは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれ断面図
であって、第1図aは回転塗布膜の形成工程、第1図b
は第2層目のアルミ配線層のパターニング工程、第1図
cは回転塗布膜の形成工程、第1図dは第3層目のアル
ミ配線層の形成工程をそれぞれ示す図である。また、第
2図a〜第2図cは従来の半導体装置の製造方法の一例
その工程に従って説明するためのそれぞれ断面図であっ
て、第2図aはPSG膜の形成工程、第2図bは回転塗布
膜の形成工程、第2図cはエッチング工程をそれぞれ示
す図である。 1……基体 2……第1層目のアルミ配線層 3……層間絶縁膜 4……コンタクトホール 5……第2層目のアルミ配線層 6……PSG膜 7……回転塗布膜 8……フォトレジスト層 10……凹部 11……PSG膜 12……回転塗布膜 13……第2の層間絶縁膜 14……第3層目のアルミ配線層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1の絶縁層に形成されたコンタクトホー
    ルを介して下地層と接続される第1の配線層を全面に形
    成する工程と、 上記第1の配線層の表面を平坦化する工程と、 上記第1の配線層をパターニングする工程と、 上記第1の配線層の表面および上記第1の絶縁層の表面
    を平坦化する工程と を有する半導体装置の製造方法。
JP62124665A 1987-05-21 1987-05-21 半導体装置の製造方法 Expired - Fee Related JP2535908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62124665A JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62124665A JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63289836A JPS63289836A (ja) 1988-11-28
JP2535908B2 true JP2535908B2 (ja) 1996-09-18

Family

ID=14891022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124665A Expired - Fee Related JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2535908B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
JPH03153035A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置の製造方法
KR100272673B1 (ko) * 1998-06-02 2000-11-15 윤종용 반도체 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
JPS63289836A (ja) 1988-11-28

Similar Documents

Publication Publication Date Title
JPH10189603A (ja) 半導体素子のコンタクトプラグ形成方法
US6573187B1 (en) Method of forming dual damascene structure
JP2535908B2 (ja) 半導体装置の製造方法
JPH06295908A (ja) 半導体装置の製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPS607737A (ja) 半導体装置の製造方法
JP2737979B2 (ja) 半導体装置
JPS6360539B2 (ja)
JP2590711B2 (ja) 半導体装置の製造方法
JPH0799198A (ja) 半導体装置の製造方法
JPS61287245A (ja) 多層配線法
JPH06140518A (ja) 半導体装置の製造方法
JPS60245254A (ja) 層間絶縁膜の形成方法
US5200880A (en) Method for forming interconnect for integrated circuits
JPH05308073A (ja) 半導体装置の製造方法
KR100198636B1 (ko) 금속 배선 형성 방법
JPH0415926A (ja) 半導体装置の製造方法
KR0186081B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JPH0322431A (ja) 半導体集積回路
JPH0621244A (ja) 半導体装置の製造方法
JP2000058651A (ja) 多層配線を有する半導体装置及びその製造方法
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JPH04168723A (ja) 半導体装置のコンタクトホール形成方法
JPH04369853A (ja) 半導体装置
JPS6281732A (ja) 絶縁膜の平坦化方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees