JPH03153035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03153035A JPH03153035A JP29332989A JP29332989A JPH03153035A JP H03153035 A JPH03153035 A JP H03153035A JP 29332989 A JP29332989 A JP 29332989A JP 29332989 A JP29332989 A JP 29332989A JP H03153035 A JPH03153035 A JP H03153035A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- metal wiring
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 2
- 229910000077 silane Inorganic materials 0.000 abstract description 2
- 230000000994 depressogenic effect Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特にコンタク
トホール内に没入した金属配線膜の凹部表面から金属配
線膜の最上面までの高低段差が大きい部位での金属配線
膜被覆用の眉間絶縁膜表面を平坦化するための技術に関
する。
トホール内に没入した金属配線膜の凹部表面から金属配
線膜の最上面までの高低段差が大きい部位での金属配線
膜被覆用の眉間絶縁膜表面を平坦化するための技術に関
する。
従来の半導体装置の断面構造の一例を第２図に示して説
明する。
明する。
図において、１はシリコン基板などの半導体基板、２は
半導体基板ｌの主面上に全面的に形成され部分的にコン
タクトホール３が形成された第１層間絶縁膜、４Ａは第
１層間絶縁膜２上に所定パターンで断面はぼ凸状に形成
された金属配線膜、４Ｂはコンタクトホール３の内部に
位置して断面凹状に形成された金属配線膜、５は金属配
線膜４Ａ、４Ｂを含む第１層間絶縁膜２上に全面的に堆
積されたシリコン酸化膜などの第２層間絶縁膜、６は第
２層間絶縁膜５においてコンタクトホール３上に対応し
て陥没した陥没部である。
半導体基板ｌの主面上に全面的に形成され部分的にコン
タクトホール３が形成された第１層間絶縁膜、４Ａは第
１層間絶縁膜２上に所定パターンで断面はぼ凸状に形成
された金属配線膜、４Ｂはコンタクトホール３の内部に
位置して断面凹状に形成された金属配線膜、５は金属配
線膜４Ａ、４Ｂを含む第１層間絶縁膜２上に全面的に堆
積されたシリコン酸化膜などの第２層間絶縁膜、６は第
２層間絶縁膜５においてコンタクトホール３上に対応し
て陥没した陥没部である。
このような構造の半導体装置の製造する従来の方法を簡
単に説明する。
単に説明する。
■ 半導体基板１の主面上の全面に第１層間絶縁膜２を
堆積させる。この第１層間絶縁膜２の所定位置にホトリ
ソグラフィ技術などで半導体基板ｌの表面一部を露出す
るようコンタクトホール３を形成する。
堆積させる。この第１層間絶縁膜２の所定位置にホトリ
ソグラフィ技術などで半導体基板ｌの表面一部を露出す
るようコンタクトホール３を形成する。
■ この第１層間絶縁膜２上の全面にスパッタなどで金
属配線膜４を堆積させる。この金属配線膜４を所定パタ
ーン形状にパターニングすることにより、コンタクトホ
ール３内で断面はぼ凹状になった金属配線膜４Ｂと、第
１層間絶縁膜２の平坦部分に断面はぼ凸状になった金属
配線膜４Ａとをそれぞれ残す。
属配線膜４を堆積させる。この金属配線膜４を所定パタ
ーン形状にパターニングすることにより、コンタクトホ
ール３内で断面はぼ凹状になった金属配線膜４Ｂと、第
１層間絶縁膜２の平坦部分に断面はぼ凸状になった金属
配線膜４Ａとをそれぞれ残す。
■ この金属配線膜４Ａ、４Ｂによって表面が凹凸にな
った第１層間絶縁膜２上の全面に、バイアスＥＣＲ−Ｃ
ＶＤ技術（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒ
ｅ５ｏｎａｎｃｅ−Ｃｈｅｓ＋１ｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）で第２層間絶縁膜５を堆積させ
る。
った第１層間絶縁膜２上の全面に、バイアスＥＣＲ−Ｃ
ＶＤ技術（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒ
ｅ５ｏｎａｎｃｅ−Ｃｈｅｓ＋１ｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）で第２層間絶縁膜５を堆積させ
る。
なお、バイアスＥＣＲ−ＣＶＤ技術は、コンタクトホー
ルなどに基づき形成される凹部の内部に隙間、空隙を発
生させずに膜を埋め込むことが可能であることから、他
のＣＶＤ技術に変わって多用されている。
ルなどに基づき形成される凹部の内部に隙間、空隙を発
生させずに膜を埋め込むことが可能であることから、他
のＣＶＤ技術に変わって多用されている。
また、上記第２層間絶縁膜５の厚みは、次のような理由
により、通常、例えば１μｍ程度に薄く制約される。上
述した金属配線膜４Ａ、４Ｂの他に第２層間絶縁膜５の
表面にさらに他の金属配線膜を形成する多層構造とする
場合などに、仮に、第２層間絶縁膜５の膜厚を厚くして
いると、上層金属配線と下層金属配線とを接続するスル
ーボールの高さが大きくなり、そのために、スパッタで
堆積される上層金属配線のスルーホール内部での付着率
が減少し、断線不良を起こすことが懸念される。この断
線不良を防ぐことを考慮して、第２層間絶縁膜５の厚み
を上述したように薄く設定している。
により、通常、例えば１μｍ程度に薄く制約される。上
述した金属配線膜４Ａ、４Ｂの他に第２層間絶縁膜５の
表面にさらに他の金属配線膜を形成する多層構造とする
場合などに、仮に、第２層間絶縁膜５の膜厚を厚くして
いると、上層金属配線と下層金属配線とを接続するスル
ーボールの高さが大きくなり、そのために、スパッタで
堆積される上層金属配線のスルーホール内部での付着率
が減少し、断線不良を起こすことが懸念される。この断
線不良を防ぐことを考慮して、第２層間絶縁膜５の厚み
を上述したように薄く設定している。
ところで、バイアスＥＣＲ−ＣＶＤ技術で第２層間絶縁
膜５を堆積させる場合で、かつ当該第２層間絶縁膜５の
厚みが前述のような理由により薄く制約される場合、コ
ンタクトホール３によって凹状に形成される金属配線膜
４Ｂの上方の第２層間絶縁膜５の表面に陥没する陥没部
６が形成されてしまう。
膜５を堆積させる場合で、かつ当該第２層間絶縁膜５の
厚みが前述のような理由により薄く制約される場合、コ
ンタクトホール３によって凹状に形成される金属配線膜
４Ｂの上方の第２層間絶縁膜５の表面に陥没する陥没部
６が形成されてしまう。
なお、前述の陥没部６は、コンタクトホール３内に位置
する金属間ｖＡ膜４Ｂの中央の凹み部分と第１層間絶縁
膜２上での金属配線膜４Ｂの上方突出部４Ｃとの高低段
差が大きくなっているために、発生すると考えられる。
する金属間ｖＡ膜４Ｂの中央の凹み部分と第１層間絶縁
膜２上での金属配線膜４Ｂの上方突出部４Ｃとの高低段
差が大きくなっているために、発生すると考えられる。
このような陥没部６が発生すると、第２層間絶縁膜５に
おいて凹状の金属配線膜４Ｂの上方突出部４Ｃと第２層
間絶縁膜５の陥没部６との間の厚みΔｈが非常に薄くな
り、ここでの層間絶縁耐圧が著しく劣化し、それが原因
となって層間短絡を招くおそれがある。
おいて凹状の金属配線膜４Ｂの上方突出部４Ｃと第２層
間絶縁膜５の陥没部６との間の厚みΔｈが非常に薄くな
り、ここでの層間絶縁耐圧が著しく劣化し、それが原因
となって層間短絡を招くおそれがある。
本発明はこのような事情に鑑みて創案されたもので、コ
ンタクトホールにより凹状となった金属配線膜上でそれ
を覆う眉間絶縁膜表面が陥没するのを防ぎ、当該眉間絶
縁膜の表面全体を一様に平ｌ旦化することを目的として
いる。
ンタクトホールにより凹状となった金属配線膜上でそれ
を覆う眉間絶縁膜表面が陥没するのを防ぎ、当該眉間絶
縁膜の表面全体を一様に平ｌ旦化することを目的として
いる。
本発明は上記目的を達成するために、次のような構成を
とる。
とる。
本発明の半導体装置の製造方法は、
半導体基板上に堆積させられ所定部位にコンタクトホー
ルが形成された第１層間絶縁膜上に金属配線膜を全面的
に堆積させる工程と、 この金属配線膜をパターニングする前に、当該金属配線
膜上に平坦化用絶縁膜をバイアスＥＣＲＣＶＤ技術にて
全面的に堆積させる工程と、前記コンタクトホール内に
位置して凹状となった金属配線膜の凹部内に詰まった前
記平坦化用絶縁膜のみを残すよう、該金属配線膜上の他
の平坦化用絶縁膜をエツチングにより除去する工程と、
前記金属配線膜を所望パターン形状にパターニングする
工程と、 前記パターニングした金属配線膜を含む前記第１層間絶
縁膜上に第２層間絶縁膜をバイアスＥＣＲ−ＣＶＤ技術
にて全面的に堆積させる工程とを、含むことに特徴を有
する。
ルが形成された第１層間絶縁膜上に金属配線膜を全面的
に堆積させる工程と、 この金属配線膜をパターニングする前に、当該金属配線
膜上に平坦化用絶縁膜をバイアスＥＣＲＣＶＤ技術にて
全面的に堆積させる工程と、前記コンタクトホール内に
位置して凹状となった金属配線膜の凹部内に詰まった前
記平坦化用絶縁膜のみを残すよう、該金属配線膜上の他
の平坦化用絶縁膜をエツチングにより除去する工程と、
前記金属配線膜を所望パターン形状にパターニングする
工程と、 前記パターニングした金属配線膜を含む前記第１層間絶
縁膜上に第２層間絶縁膜をバイアスＥＣＲ−ＣＶＤ技術
にて全面的に堆積させる工程とを、含むことに特徴を有
する。
〔作用］
金属配線膜のパターニング前に、コンタクトホルにより
凹状となった金属配線膜の凹部内に、平坦化用絶縁膜を
埋めこむことで、第１層間絶縁膜の表面と金属配線膜の
表面との高低段差を比較的小さくするから、金属配線膜
の四部の上方での第２層間絶縁膜が部分的に陥没せずに
済んで、当該第２層間絶縁膜の表面全体がほぼ一様に平
坦になる。
凹状となった金属配線膜の凹部内に、平坦化用絶縁膜を
埋めこむことで、第１層間絶縁膜の表面と金属配線膜の
表面との高低段差を比較的小さくするから、金属配線膜
の四部の上方での第２層間絶縁膜が部分的に陥没せずに
済んで、当該第２層間絶縁膜の表面全体がほぼ一様に平
坦になる。
このように第２層間絶縁膜の陥没をなくせるので、特に
コンタクトホール内の金属配線膜の工。
コンタクトホール内の金属配線膜の工。
ジ上での第２層間絶縁膜の厚みが十分なだけ確保される
ことになって層間短絡が回避される。
ことになって層間短絡が回避される。
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
第１図ｆａ）ないしｔｅ＋に本発明の一実施例を示して
いる。以下、同図を参照して本発明に係る半導体装置の
製造方法の一例を詳述する。
いる。以下、同図を参照して本発明に係る半導体装置の
製造方法の一例を詳述する。
■ シリコン基板などの半導体基板１０上に適当な膜生
成技術にて第１層間絶縁膜１１を全面的に堆積させてか
ら、この第１層間絶縁膜１１の所定位置にホトリソグラ
フィ技術などでもってコンタクトホール１２を開口させ
て半導体基板１０の表面一部を露出させる。このコンタ
クトホール１２を含む第１層間絶縁膜ｌｌ上にスパッタ
なとでもってアルミニウムなどからなる金属配線１１９
１３を全面的に堆積させる〔第１図ｔａ＋参照〕。
成技術にて第１層間絶縁膜１１を全面的に堆積させてか
ら、この第１層間絶縁膜１１の所定位置にホトリソグラ
フィ技術などでもってコンタクトホール１２を開口させ
て半導体基板１０の表面一部を露出させる。このコンタ
クトホール１２を含む第１層間絶縁膜ｌｌ上にスパッタ
なとでもってアルミニウムなどからなる金属配線１１９
１３を全面的に堆積させる〔第１図ｔａ＋参照〕。
■ 通常はこのまま前記金属配線膜１３をパターニング
するのであるが、ここでは特に金属配線膜１３をパター
ニングする前に、例えば、シラン（ＳｉＨｏ ）ガスを
原料に用いバイアスＥＣＲ−ＣＶ［）技術でもってシリ
コン酸化膜などの平坦化用絶縁膜１４を金属配線膜１３
上に全面的に堆積させる〔第１図ｔｂｌ参照〕。
するのであるが、ここでは特に金属配線膜１３をパター
ニングする前に、例えば、シラン（ＳｉＨｏ ）ガスを
原料に用いバイアスＥＣＲ−ＣＶ［）技術でもってシリ
コン酸化膜などの平坦化用絶縁膜１４を金属配線膜１３
上に全面的に堆積させる〔第１図ｔｂｌ参照〕。
■ 前記平坦化用絶縁膜１４を、第１層間絶縁膜１１上
の金属配線膜１３の平坦表面が露出するまでエツチング
でもって除去することにより、コンタクトホール１２内
に位置して凹状となった金属配線膜Ｉ３Ａの凹部内にの
み前記平坦化用絶縁膜１４を残存させ、該凹部を埋める
〔第１図（Ｃ１参照〕、このように平坦化用絶縁膜１４
によって凹状の金属配線ｌｌ１１３の凹部が埋められる
ので、金属配線膜１３全体の表面が平坦になる。
の金属配線膜１３の平坦表面が露出するまでエツチング
でもって除去することにより、コンタクトホール１２内
に位置して凹状となった金属配線膜Ｉ３Ａの凹部内にの
み前記平坦化用絶縁膜１４を残存させ、該凹部を埋める
〔第１図（Ｃ１参照〕、このように平坦化用絶縁膜１４
によって凹状の金属配線ｌｌ１１３の凹部が埋められる
ので、金属配線膜１３全体の表面が平坦になる。
■ この金属配線膜１３を例えばホトリソグラフィ技術
でもって所定形状にパターニングする〔第１図ｆｄｌ参
照〕。
でもって所定形状にパターニングする〔第１図ｆｄｌ参
照〕。
■ 第１層間絶縁膜１１とそれの上方の断面はぼ凸状の
金属配線膜１３との高低段差を考慮し、これらの表面に
、バイアスＥＣＲ−ＣＶＤ技術でもってシリコン酸化膜
などの第２層間絶縁膜１５を全面的に堆積する〔第１図
（ｅｌ参照〕、これだと、第２層間絶縁膜１５の膜厚を
薄く制約しても、その表面がコンタクトホール１２の存
在に関係なくほぼ平坦になる。
金属配線膜１３との高低段差を考慮し、これらの表面に
、バイアスＥＣＲ−ＣＶＤ技術でもってシリコン酸化膜
などの第２層間絶縁膜１５を全面的に堆積する〔第１図
（ｅｌ参照〕、これだと、第２層間絶縁膜１５の膜厚を
薄く制約しても、その表面がコンタクトホール１２の存
在に関係なくほぼ平坦になる。
したがって、このように形成された第２層間絶縁膜１５
においては、コンタクトホール１２上において従来例の
ような膜厚の減少による眉間絶縁耐圧の劣化が発生しな
いし、この第２層間絶縁膜１５上に他の金属配線膜を積
層する場合における悪影響が起こりえない。
においては、コンタクトホール１２上において従来例の
ような膜厚の減少による眉間絶縁耐圧の劣化が発生しな
いし、この第２層間絶縁膜１５上に他の金属配線膜を積
層する場合における悪影響が起こりえない。
なお、上記実施例においては、平坦化用絶縁膜１４と第
２層間絶縁膜１５とを同一の素材にしているが、平坦化
用絶縁膜１４は絶縁性素材であれば特に限定されず、必
ずしも第２層間絶縁膜１５と同一素材にせずともよい。
２層間絶縁膜１５とを同一の素材にしているが、平坦化
用絶縁膜１４は絶縁性素材であれば特に限定されず、必
ずしも第２層間絶縁膜１５と同一素材にせずともよい。
また、コンタクトホールが原因となる金属配線膜の凹部
を平坦化用絶縁膜で埋めるようにしているが、スルーホ
ールが原因となる上層の陥没を防ぐために前記平坦化用
絶縁膜を利用することも可能である。
を平坦化用絶縁膜で埋めるようにしているが、スルーホ
ールが原因となる上層の陥没を防ぐために前記平坦化用
絶縁膜を利用することも可能である。
以上のように、本発明によれば、高低段差の大きな部分
について平坦化用絶縁膜を用いて小さくしたから、特に
コンタクトホールによって凹状となる金属配線膜の上方
で眉間絶縁膜が部分的に陥没するのを防止できて、該層
間絶縁膜の表面全体を一様に平坦化できるようになる。
について平坦化用絶縁膜を用いて小さくしたから、特に
コンタクトホールによって凹状となる金属配線膜の上方
で眉間絶縁膜が部分的に陥没するのを防止できて、該層
間絶縁膜の表面全体を一様に平坦化できるようになる。
したがって、従来例のような層間絶縁膜の陥没に伴う層
間絶縁耐圧の劣化を回避できる。
間絶縁耐圧の劣化を回避できる。
第１図ｆａｔないしｔｅ＋は本発明の一実施例に係る半
導体装置の製造方法の手順を示す縦断面図である。 また、第２図は従来例の製造方法にて製作した半導体装
置の縦断面構造図である。 １０・・・半導体基板、 】１・・・第１層間＆！
！縁膜、１２・・・コンタクトホール、１３・・・金属
配線膜、１４・・・平坦化用絶縁膜、 】５・・・第２
Ｍ間絶縁膜。
導体装置の製造方法の手順を示す縦断面図である。 また、第２図は従来例の製造方法にて製作した半導体装
置の縦断面構造図である。 １０・・・半導体基板、 】１・・・第１層間＆！
！縁膜、１２・・・コンタクトホール、１３・・・金属
配線膜、１４・・・平坦化用絶縁膜、 】５・・・第２
Ｍ間絶縁膜。
Claims (1)
- （１）半導体基板上に堆積させられ所定部位にコンタク
トホールが形成された第１層間絶縁膜上に金属配線膜を
全面的に堆積させる工程と、 この金属配線膜をパターニングする前に、当該金属配線
膜上に平坦化用絶縁膜をバイアスＥＣＲ−ＣＶＤ技術に
て全面的に堆積させる工程と、前記コンタクトホール内
に位置して凹状となった金属配線膜の凹部内に詰まった
前記平坦化用絶縁膜のみを残すよう、該金属配線膜上の
他の平坦化用絶縁膜をエッチングにより除去する工程と
、前記金属配線膜を所望パターン形状にパターニングす
る工程と、 前記パターニングした金属配線膜を含む前記第１層間絶
縁膜上に第２層間絶縁膜をバイアスＥＣＲ−ＣＶＤ技術
にて全面的に堆積させる工程とを、含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332989A JPH03153035A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332989A JPH03153035A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03153035A true JPH03153035A (ja) | 1991-07-01 |
Family
ID=17793414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29332989A Pending JPH03153035A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03153035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326064B1 (en) | 1991-05-17 | 2001-12-04 | Lam Research Corporation | Process for depositing a SiOx film having reduced intrinsic stress and/or reduced hydrogen content |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289836A (ja) * | 1987-05-21 | 1988-11-28 | Sony Corp | 半導体装置の製造方法 |
| JPS63299347A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の堆積方法 |
-
1989
- 1989-11-10 JP JP29332989A patent/JPH03153035A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289836A (ja) * | 1987-05-21 | 1988-11-28 | Sony Corp | 半導体装置の製造方法 |
| JPS63299347A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の堆積方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326064B1 (en) | 1991-05-17 | 2001-12-04 | Lam Research Corporation | Process for depositing a SiOx film having reduced intrinsic stress and/or reduced hydrogen content |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710264A (en) | Process for manufacturing a semiconductor arrangement | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| KR20030026838A (ko) | 반도체장치의 제조방법 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| US6184118B1 (en) | Method for preventing the peeling of the tungsten metal after the metal-etching process | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS6255701B2 (ja) | ||
| JPH0337297B2 (ja) | ||
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JP2000068370A (ja) | 表面平坦化方法および半導体装置の製造方法 | |
| JPH0531301B2 (ja) |